JPS595898Y2 - アナログスイツチ - Google Patents
アナログスイツチInfo
- Publication number
- JPS595898Y2 JPS595898Y2 JP1981027185U JP2718581U JPS595898Y2 JP S595898 Y2 JPS595898 Y2 JP S595898Y2 JP 1981027185 U JP1981027185 U JP 1981027185U JP 2718581 U JP2718581 U JP 2718581U JP S595898 Y2 JPS595898 Y2 JP S595898Y2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- drain
- voltage
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案はアナログスイッチに関するものである。
電子オルガン等の鍵盤電子楽器においては、鍵盤の開閉
により、楽音信号を接断するものである。
により、楽音信号を接断するものである。
その方法にはまず第1に鍵盤スイッチそのもので直接楽
音信号を接断する直接キーイング方式があるが、この方
法では楽音信号の立ち上り、立ち下りのエンベロープ制
御が行われず、しかも、信頼性の上からも好ましくない
。
音信号を接断する直接キーイング方式があるが、この方
法では楽音信号の立ち上り、立ち下りのエンベロープ制
御が行われず、しかも、信頼性の上からも好ましくない
。
そこで第2の方法として、半導体装置等を用い、制御端
子のバイアス状態により、楽音信号を開閉する間接キー
イング方式がある。
子のバイアス状態により、楽音信号を開閉する間接キー
イング方式がある。
しかしながら従来の間接キーイング回路は、伝達特性の
直線性が悪く、またダイナミックレンジが充分広くない
ために、アナログ信号の開閉ならびにエンベロープ制御
は行っているものの、対象となる信号波形は方形波であ
った。
直線性が悪く、またダイナミックレンジが充分広くない
ために、アナログ信号の開閉ならびにエンベロープ制御
は行っているものの、対象となる信号波形は方形波であ
った。
また、前記伝達特性の直線性のよいものは、回路が複雑
となり、半導体モノリシツク化には困難であった。
となり、半導体モノリシツク化には困難であった。
そこで、本考案はこれらの問題点を解決する間接キーイ
ング装置等おけるアナログスイッチに係?ものである。
ング装置等おけるアナログスイッチに係?ものである。
さらに具体的に述べるなら、簡単な回路構或で伝達特性
の直線性のすぐれた、かつモノリシツク化に適した間接
キーイング装置におけるアナログスイッチを提供するも
のである。
の直線性のすぐれた、かつモノリシツク化に適した間接
キーイング装置におけるアナログスイッチを提供するも
のである。
本考案の他の特長は、楽音信号を接断時における立ち上
り、立ち下り時、あるいは振巾制御を行う際に、高調波
或分比が変化し、自然楽器音に近い楽音が得られること
である。
り、立ち下り時、あるいは振巾制御を行う際に、高調波
或分比が変化し、自然楽器音に近い楽音が得られること
である。
一般には自然楽器における楽音の立ち上り、立ち下り時
の高調波或分比は、種々の解析結果から、振巾が小さい
時程、基本波或分比率が多く、高次高調波或分比率が少
ない傾向にあることが知られている。
の高調波或分比は、種々の解析結果から、振巾が小さい
時程、基本波或分比率が多く、高次高調波或分比率が少
ない傾向にあることが知られている。
したがって本考案のアナログスイッチを用いた間接キー
イング装置の場合も、前述のごとく微小振巾時に高次高
調波戊分に比して基本波戒分を多くするようにしたもの
である。
イング装置の場合も、前述のごとく微小振巾時に高次高
調波戊分に比して基本波戒分を多くするようにしたもの
である。
また本考案は電子オルガンの間接キーイング装置のみな
らず、他の一般のアナログスイッチとしても利用できる
ものである。
らず、他の一般のアナログスイッチとしても利用できる
ものである。
以下、本考案の内容について詳述する。
第1図に本考案の一実施例のアナログスイッチを記載す
る。
る。
図中、Q1,Q2,Q3の各トランジスタはエンハンス
メントタイプのP−チャンネルMOS FET(MO
S型電界効果トランジスタ)であるが、n一チャンネル
MOS FETであってもさしつかえなく、全く同様
の説明が行える。
メントタイプのP−チャンネルMOS FET(MO
S型電界効果トランジスタ)であるが、n一チャンネル
MOS FETであってもさしつかえなく、全く同様
の説明が行える。
■DD,■ssは各々電源電圧端子、v66は直流電圧
を印加する端子、VINはたとえば鋸歯状波等からなる
楽音信号のアナログ信号を印加する人力端子、voIJ
1は出力端子である。
を印加する端子、VINはたとえば鋸歯状波等からなる
楽音信号のアナログ信号を印加する人力端子、voIJ
1は出力端子である。
またSWは電子オルガンにおける鍵盤スイッチでこのス
イッチの開閉により楽音信号を接断しようとするもので
ある。
イッチの開閉により楽音信号を接断しようとするもので
ある。
次に第1図の実施例の動作について説明する。
今、本実施例の具体例として、Q1,Q2,Q3の各電
界効果トランジスタ(以後FETとする)の相互コンダ
クタンス、閾値電圧は等しいとし、さらに閾値電圧はV
,=−Ivとする。
界効果トランジスタ(以後FETとする)の相互コンダ
クタンス、閾値電圧は等しいとし、さらに閾値電圧はV
,=−Ivとする。
また、■DD=15v , Vss =Ov , Vc
c = 15vとする。
c = 15vとする。
第1のFET(Q)はゲートとドレインが共通になって
いるので常に−VD−>−V6−V一となり、飽和領域
で動作する。
いるので常に−VD−>−V6−V一となり、飽和領域
で動作する。
ただし、VDはMOS FETのドレイン電圧、v6
はゲート電圧、VTはチャンネルの閾値?圧である。
はゲート電圧、VTはチャンネルの閾値?圧である。
次に鍵盤スイッチSWを閉じた場合を考えると、Vcc
=Vcz= 15 Vであり第2のFET(Q2)は完
全にオン状態となっている。
=Vcz= 15 Vであり第2のFET(Q2)は完
全にオン状態となっている。
さらに上記第2のFET (Q2 )の動作領域は3極
管特性領域であり、いわゆる定抵抗領域である。
管特性領域であり、いわゆる定抵抗領域である。
つまり第2のFET(Q2)のドレインソース間での電
圧降下は端子VDDから端子Vssに流れる電流に比例
し、その電流値は端子■INへ印加される信号振巾で決
まる。
圧降下は端子VDDから端子Vssに流れる電流に比例
し、その電流値は端子■INへ印加される信号振巾で決
まる。
ここで第3のFETのゲー}VINへ印加されるアナロ
グ信号の電圧値が上記第3のFETのドレイン電圧vD
1よりも絶対値の比較において小さい状態であるなら、
上記第3のFET(Q3)も上記第1のFET (Ql
)と同様、飽和状態で動作することになる。
グ信号の電圧値が上記第3のFETのドレイン電圧vD
1よりも絶対値の比較において小さい状態であるなら、
上記第3のFET(Q3)も上記第1のFET (Ql
)と同様、飽和状態で動作することになる。
このことは、第2のFET(Q2)のゲート電圧v6が
充分高くて、3極管特性領域にある場合、実現すること
は容易である。
充分高くて、3極管特性領域にある場合、実現すること
は容易である。
本実施例では端子v1Nへ印加される入力アナログ信号
を鋸歯状波とし、信号振巾を−2V〜−5■とする。
を鋸歯状波とし、信号振巾を−2V〜−5■とする。
したがって鍵盤スイッチSWが閉じた状態では、第1の
FET (Q1)を負荷トランジスタとし、第3のFE
T(Qa)をドライバー用トランジスタとしてインバー
タと、ほとんど同様の状態となり、しかも第3のFET
(Qa )は飽和領域で動作しているのであるから、
入出力の波形は第2図の実線a,a′に示すようになり
、伝達特性の直線性の優れたものとなり、またダイナミ
ックレンジも充分広いものとなる。
FET (Q1)を負荷トランジスタとし、第3のFE
T(Qa)をドライバー用トランジスタとしてインバー
タと、ほとんど同様の状態となり、しかも第3のFET
(Qa )は飽和領域で動作しているのであるから、
入出力の波形は第2図の実線a,a′に示すようになり
、伝達特性の直線性の優れたものとなり、またダイナミ
ックレンジも充分広いものとなる。
第2図の一点鎖線b,b’には比較のため、入力信号の
ピーク値がvs5(Ov)とVP(−5■)とした場合
の入力波形と出力波形を示している。
ピーク値がvs5(Ov)とVP(−5■)とした場合
の入力波形と出力波形を示している。
入力電圧が図のごとく、vss VTより小さくなっ
た時は、第3のFET (Qa )はカットオフ領域で
あり、出力電圧は一定になってしまう。
た時は、第3のFET (Qa )はカットオフ領域で
あり、出力電圧は一定になってしまう。
したがって入力信号はaのごと<VssVより小さくな
らないことが望ましい。
らないことが望ましい。
次に鍵盤スイッチSWが開いた場合には、(実際には第
4図に示す如くコンデンサCとインピーダンスZを介し
て、第2のFET (Q2 )のゲート■。
4図に示す如くコンデンサCとインピーダンスZを介し
て、第2のFET (Q2 )のゲート■。
はV5.に接続しておく必要があるが)、第2のFET
(Q2)はカットオフとなって出力V。
(Q2)はカットオフとなって出力V。
U1にはほぼV。
Dの電圧が現われる。以上第2のFET(Q2)が完全
にオンした場合と?フした場合について述べたが、電子
オルガンにおいては、立上り時間、立下り時間を制御す
るのが一般的である。
にオンした場合と?フした場合について述べたが、電子
オルガンにおいては、立上り時間、立下り時間を制御す
るのが一般的である。
したがって本実施例において、第2のFET(Q2)の
ゲート電圧■。
ゲート電圧■。
2を■58がらvo6まで変化させる場合を考慮し、そ
の場合の出力波形について述べる。
の場合の出力波形について述べる。
上記ゲート電圧V6を=15Vから−2Vまで変化させ
た時の鋸歯状波入力に対する出力電圧波形を第3図に示
す。
た時の鋸歯状波入力に対する出力電圧波形を第3図に示
す。
Vo215Vの時には前述のごとく伝達特性が入力振巾
全体にわたって直線のため図中a′の波形のように出力
波形もほぼ完全な鋸歯状波となる。
全体にわたって直線のため図中a′の波形のように出力
波形もほぼ完全な鋸歯状波となる。
SWを開きコンデンサCの電荷をインピーダンスZを通
じて放電させることにより、上記ゲート電圧■6を徐々
に−14 V, −13 V, −12 V・・・と下
げていくと、第2のFET(Q2 )は非飽和領域(す
なわち3極管特性領域)から飽和領域で動作するように
なる。
じて放電させることにより、上記ゲート電圧■6を徐々
に−14 V, −13 V, −12 V・・・と下
げていくと、第2のFET(Q2 )は非飽和領域(す
なわち3極管特性領域)から飽和領域で動作するように
なる。
また、第3のFET(Q3)は入力電圧が−5V付近で
は、ドレイン電圧VD1が下ってくるためにこれまでの
飽和領域での動作から非飽和領域での動作に移ることに
なる。
は、ドレイン電圧VD1が下ってくるためにこれまでの
飽和領域での動作から非飽和領域での動作に移ることに
なる。
すなわち第2のFET(Q2)のゲート電圧V。
2を下げていくことにより、第2,第3のFETは、そ
れぞれ飽和領域、飽和領域で動作するか、あるいは飽和
領域、非飽和領域で動作することとなり、第2のFET
(Q2)のドレインの電圧(すなわち出力電圧)波形は
第3図のb, C, dに示すように徐々にピークが
つぶれた波形となる。
れぞれ飽和領域、飽和領域で動作するか、あるいは飽和
領域、非飽和領域で動作することとなり、第2のFET
(Q2)のドレインの電圧(すなわち出力電圧)波形は
第3図のb, C, dに示すように徐々にピークが
つぶれた波形となる。
この時の波形を構威している周波数威分は、VG2 =
15 Vの時の鋸歯状波に比して、■G2=10V
−5V,−2Vと第2のFET (Q2)のゲート電圧
が下るにつれて、その基本波或分の比率が多くなり、高
次高調波或分の比率が減衰する。
15 Vの時の鋸歯状波に比して、■G2=10V
−5V,−2Vと第2のFET (Q2)のゲート電圧
が下るにつれて、その基本波或分の比率が多くなり、高
次高調波或分の比率が減衰する。
このことは実験および電子計算機によるシュミレーショ
ンにより確認された。
ンにより確認された。
したがって出力波形は、立ち上り、立ち下り時の振巾の
小さい時ほど高次高調波戒分が少ないという結果となり
、前述の自然楽器の立ち上り、立ち下りに近い出力波形
を得ることができる。
小さい時ほど高次高調波戒分が少ないという結果となり
、前述の自然楽器の立ち上り、立ち下りに近い出力波形
を得ることができる。
第4図には立ち下り時のエンベロープ制御(電子栗器で
のサステイン効果)を行う電荷蓄積用コンデンサーCと
放電用インピーダンス素子Zおよび、鋸歯状波(または
階段波等)を分周して希望の分周比率の鋸歯状波(また
は階段波等)を得る鋸歯状波(または階段波等)分周回
路1とを、上?本発明の実施例にかかる第1図のアナロ
グスイッチに接続する場合の構或例を示す。
のサステイン効果)を行う電荷蓄積用コンデンサーCと
放電用インピーダンス素子Zおよび、鋸歯状波(または
階段波等)を分周して希望の分周比率の鋸歯状波(また
は階段波等)を得る鋸歯状波(または階段波等)分周回
路1とを、上?本発明の実施例にかかる第1図のアナロ
グスイッチに接続する場合の構或例を示す。
第2のFET(Q2)のゲート電圧V62は鍵盤スイッ
チSWが開いた後も、電荷蓄積用コンデンサーCに蓄積
された電荷が放電用インピーダンス素子Zによって放電
されつくすまで、■66から徐々に下っていきその結果
出力端子voUoには第3図に示したごとく、徐々にそ
の周波数戒分比が変化する鋸歯状波が得られ、放電終了
により信号は遮断される。
チSWが開いた後も、電荷蓄積用コンデンサーCに蓄積
された電荷が放電用インピーダンス素子Zによって放電
されつくすまで、■66から徐々に下っていきその結果
出力端子voUoには第3図に示したごとく、徐々にそ
の周波数戒分比が変化する鋸歯状波が得られ、放電終了
により信号は遮断される。
上記の実施例は、第1のFET(Qi)のゲートがドレ
インと共通になっている場合であったが、ゲートは第5
図の第2の実施例に示すように必ずしもドレインと共通
にする必要はなく、上記第1のFET(Q)の動作領域
が飽和領域であれば、前述の実施例と全く同じ結果が得
られ、また非飽和領域で動作せしめるようゲート電圧v
6を定めると、第2のFET(Q2)のゲート電圧V6
を充分高くしても第3図のbに示すような出力波形が得
られ、出力波形の高次高調波或分を常に鋸歯状波よりも
減衰させる場合には有効である。
インと共通になっている場合であったが、ゲートは第5
図の第2の実施例に示すように必ずしもドレインと共通
にする必要はなく、上記第1のFET(Q)の動作領域
が飽和領域であれば、前述の実施例と全く同じ結果が得
られ、また非飽和領域で動作せしめるようゲート電圧v
6を定めると、第2のFET(Q2)のゲート電圧V6
を充分高くしても第3図のbに示すような出力波形が得
られ、出力波形の高次高調波或分を常に鋸歯状波よりも
減衰させる場合には有効である。
第6図は第3の実施例で出力端子を第3のFET (Q
3)のドレインから取り出し■。
3)のドレインから取り出し■。
UT’としたものである。
VoUT′より得た出力波形は直流レベルが第2のFE
T(Q2)のゲート電圧V6。
T(Q2)のゲート電圧V6。
の変化により大巾に変動するが、直流分を除いた出力波
形そのものは第1の実施例(第1図)の場合とほとんど
同様であり、問題はない。
形そのものは第1の実施例(第1図)の場合とほとんど
同様であり、問題はない。
また、第5図の実施例において、第1図のFET(Q1
)のゲート電極■6に適当な電圧波形を有する交流電圧
を印加し、それを振巾制御電圧として、出力信号の振巾
変調を行うことも可能である。
)のゲート電極■6に適当な電圧波形を有する交流電圧
を印加し、それを振巾制御電圧として、出力信号の振巾
変調を行うことも可能である。
すなわち第5図によれば、従来電子オルガンにおいて行
われていた振巾変調を回路を新たに設けることなく、キ
ーイングと同時に行えるという利点が生ずる。
われていた振巾変調を回路を新たに設けることなく、キ
ーイングと同時に行えるという利点が生ずる。
以上のように、本考案はソース、ドレイン、ゲートを有
する第1,第2の電界効果トランジスタ、およびソース
、ドレイン、ゲートを有し、相互コンダクタンスが上記
第1の電界効果トランジスタの相互コンダクタンスに等
しい第3の電界効果トランジスタを備え、上記第1の電
界効果トランジスタのゲートに直流電圧または振巾変調
電圧を印加し、上記第2の電界効果トランジスタのゲー
トに信号の接断および信号振巾の制御を行う制御電圧を
印加し、上記第3の電界効果トランジスタを飽和領域で
動作させるべく上記第3の電界効果トランジスタのゲー
トにアナログ信号を印加し、さらに上記第1の電界効果
トランジスタのソースを上記第2の電界効果トランジス
タのドレインに、上記第2の電界効果トランジスタのソ
ースを上記第3の電界効果トランジスタのドレインに接
続し、上記第1の電界効果トランジスタのドレインと上
記第3の電界効果トランジスタのソースとの間に直流電
圧を印加し、上記第2の電界効果トランジスタのドレイ
ンまたは上記第3の電界効果トランジスタのドレインを
出力端子とし、上記アナログ信号を上記制御電圧によっ
て接断し、かつ振巾の制御を行うようにしたものである
から、次のような優れた効果が得られる。
する第1,第2の電界効果トランジスタ、およびソース
、ドレイン、ゲートを有し、相互コンダクタンスが上記
第1の電界効果トランジスタの相互コンダクタンスに等
しい第3の電界効果トランジスタを備え、上記第1の電
界効果トランジスタのゲートに直流電圧または振巾変調
電圧を印加し、上記第2の電界効果トランジスタのゲー
トに信号の接断および信号振巾の制御を行う制御電圧を
印加し、上記第3の電界効果トランジスタを飽和領域で
動作させるべく上記第3の電界効果トランジスタのゲー
トにアナログ信号を印加し、さらに上記第1の電界効果
トランジスタのソースを上記第2の電界効果トランジス
タのドレインに、上記第2の電界効果トランジスタのソ
ースを上記第3の電界効果トランジスタのドレインに接
続し、上記第1の電界効果トランジスタのドレインと上
記第3の電界効果トランジスタのソースとの間に直流電
圧を印加し、上記第2の電界効果トランジスタのドレイ
ンまたは上記第3の電界効果トランジスタのドレインを
出力端子とし、上記アナログ信号を上記制御電圧によっ
て接断し、かつ振巾の制御を行うようにしたものである
から、次のような優れた効果が得られる。
(1)負荷として動作する第1の電界効果トランジスタ
と第3の電界効果トランジスタの相互コンダクタンスを
等しくし、これらの電界効果トランジスタが同じ飽和領
域で動作するようにしているから、入出力特性の直線性
のよいキーイング装置が実現できる。
と第3の電界効果トランジスタの相互コンダクタンスを
等しくし、これらの電界効果トランジスタが同じ飽和領
域で動作するようにしているから、入出力特性の直線性
のよいキーイング装置が実現できる。
(2)電子オルガンの間接キーイング装置としては、立
ち上り、立ち下り時に自然楽器に近いスペクトラムエン
ベロープが得られる。
ち上り、立ち下り時に自然楽器に近いスペクトラムエン
ベロープが得られる。
(3)サステイン用放電素子および鋸歯状波分周回路等
とモノリシックに構或できるため、電子オルガンの構或
が簡単となり、かつ信頼性のよいオルガンシステムが得
られる。
とモノリシックに構或できるため、電子オルガンの構或
が簡単となり、かつ信頼性のよいオルガンシステムが得
られる。
(4)本アナログスイッチをモノリシツク集積回路上に
構或した場合には、製造ロット間でFETの相互コンダ
クタンスが変動しても、1チツプ内の各FETの相互コ
ンダクタンスの相対的なバラツキは極めて少ないために
ゲイン変動は少ない。
構或した場合には、製造ロット間でFETの相互コンダ
クタンスが変動しても、1チツプ内の各FETの相互コ
ンダクタンスの相対的なバラツキは極めて少ないために
ゲイン変動は少ない。
また閾値電圧の変動に対してはダイナミックレンジが狭
くなるのみでゲインの変動はない。
くなるのみでゲインの変動はない。
したがってモノリシックにした場合は、アナログスイッ
チとしての基本的な特性に対して、FETの各特性パラ
メータの製造ロット間のバラツキはほとんど影響しない
。
チとしての基本的な特性に対して、FETの各特性パラ
メータの製造ロット間のバラツキはほとんど影響しない
。
(5)電子オルガンにおけるトレモロ効果等を実現する
振巾変調をキーイングと同時に行うことができる。
振巾変調をキーイングと同時に行うことができる。
以上のように、本考案のアナログスイッチは伝達特性の
直線性がすぐれ、モノリシツク化に適するとともに、電
子オルガンにおけるキーイング装置等にすぐれた効果を
発揮するものである。
直線性がすぐれ、モノリシツク化に適するとともに、電
子オルガンにおけるキーイング装置等にすぐれた効果を
発揮するものである。
第1図は本考案のアナログスイッチの第1の実施例の回
路構戊図、第2図はその入出力波形図、第3図は第1図
のQ3の制御電圧を変えた時の出力波形図、第4図は第
1図のアナログスイッチを用いたサステイン効果回路と
鋸歯状波分周回路を接続した回路構或図、第5図は本考
案のアナログスイッチの第2の実施例の回路構或図、第
6図は本考案のアナログスイッチの第3の実施例の回路
構或図である。 Q1・・・・・・第1のFET. Q2・・・・・・第
2のFET, Q3・・・・・・第3のFET、■DD
,■5.・・・・・・電源電圧端子、v66・・・・・
・直流電圧印加端子、v1N・・・・・・アナログ信号
印加(入力)端子、voU.・・・・・・出力端子、S
W・・・・・・スイッチ。
路構戊図、第2図はその入出力波形図、第3図は第1図
のQ3の制御電圧を変えた時の出力波形図、第4図は第
1図のアナログスイッチを用いたサステイン効果回路と
鋸歯状波分周回路を接続した回路構或図、第5図は本考
案のアナログスイッチの第2の実施例の回路構或図、第
6図は本考案のアナログスイッチの第3の実施例の回路
構或図である。 Q1・・・・・・第1のFET. Q2・・・・・・第
2のFET, Q3・・・・・・第3のFET、■DD
,■5.・・・・・・電源電圧端子、v66・・・・・
・直流電圧印加端子、v1N・・・・・・アナログ信号
印加(入力)端子、voU.・・・・・・出力端子、S
W・・・・・・スイッチ。
Claims (1)
- ソース、ドレイン、ゲートを有する第1,第2の電界効
果トランジスタ、およびソース、ドレイン、ゲートを有
し、相互コンダクタンスが上記第1の電界効果トランジ
スタの相互コンダクタンスに等しい第3の電界効果トラ
ンジスタを備え、上記第1の電界効果トランジスタのゲ
ートに直流電圧または振巾変調電圧を印加し、上記第2
の電界効果トランジスタのゲートに信号の接断および信
号振巾の制御を行う制御電圧を印加し、上記第3の電界
効果トランジスタを飽和領域で動作させるべく上記第3
の電界効果トランジスタのゲートに矩形波以外のアナロ
グ信号を印加し、さらに上記第1の電界効果トランジス
タのソースを上記第2の電界効果トランジスタのドレイ
ンに、上記第2の電界効果トランジスタのソースを上記
第3の電界効果トランジスタのドレインに接続し、上記
第1の電界効果トランジスタのドレインと上記第3の電
界効果トランジスタのソースとの間に直流電圧を印加し
、上記第2の電界効果トランジスタのドレインまたは上
記第3の電界効果トランジスタのドレインを出力端子と
し、上記アナログ信号を上記制御電圧によって接断し、
かつ振巾の制御を行うことを特徴とするアナログスイッ
チ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981027185U JPS595898Y2 (ja) | 1981-02-26 | 1981-02-26 | アナログスイツチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981027185U JPS595898Y2 (ja) | 1981-02-26 | 1981-02-26 | アナログスイツチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56147497U JPS56147497U (ja) | 1981-11-06 |
JPS595898Y2 true JPS595898Y2 (ja) | 1984-02-22 |
Family
ID=29623154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1981027185U Expired JPS595898Y2 (ja) | 1981-02-26 | 1981-02-26 | アナログスイツチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS595898Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8975948B2 (en) * | 2012-11-15 | 2015-03-10 | Texas Instruments Incorporated | Wide common mode range transmission gate |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4862417A (ja) * | 1971-12-03 | 1973-08-31 | ||
JPS493577A (ja) * | 1972-04-19 | 1974-01-12 |
-
1981
- 1981-02-26 JP JP1981027185U patent/JPS595898Y2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4862417A (ja) * | 1971-12-03 | 1973-08-31 | ||
JPS493577A (ja) * | 1972-04-19 | 1974-01-12 |
Also Published As
Publication number | Publication date |
---|---|
JPS56147497U (ja) | 1981-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW437167B (en) | Constant gate drive MOS analog switch | |
JPS58111416A (ja) | 利得制御増幅器 | |
KR790001773B1 (ko) | 증 폭 기 | |
JPS595898Y2 (ja) | アナログスイツチ | |
US6867724B2 (en) | Input stage with switched capacitors for analog-digital converters | |
US6566952B1 (en) | Operational amplifier with extended output voltage range | |
Nairn | Analytic step response of MOS current mirrors | |
Wu et al. | A CMOS OTA with improved linearity based on current addition | |
US4173916A (en) | Tone generator system for an electronic organ | |
US6809590B1 (en) | Output stage using positive feedback to provide large current sourcing capability | |
JPS598919B2 (ja) | バケツト・ブリゲ−ド・シフト・レジスタ装置 | |
JP7341358B2 (ja) | 電力増幅回路 | |
JPH0133974B2 (ja) | ||
JPS584280Y2 (ja) | 論理回路 | |
JPS5924196Y2 (ja) | Fetスイツチ回路 | |
JP3055501B2 (ja) | 差動増幅器及び差動増幅器を用いた電圧制御発振器 | |
JPH08115136A (ja) | 電流源回路および電圧源回路 | |
JPS60165822A (ja) | 電子式可変抵抗器 | |
JPH018013Y2 (ja) | ||
JPS599264Y2 (ja) | 電子楽器の開閉回路装置 | |
JPS6197576A (ja) | 高電位検知回路 | |
JPH10276076A (ja) | 半導体回路 | |
JPS58162126A (ja) | 集積回路装置の出力バツフア回路 | |
Shah et al. | Trading off speed versus dynamic range in switched current circuits | |
JPH0472403B2 (ja) |