CN101069101A - 半导体的测试*** - Google Patents

Abstract

一种半导体的测试***，具备：内部具有多路转换开关及测试合格与否的判定处理部的母板(11)；及内部具有A/D转换部及平均化处理部的子板(12)，将从被检查对象的晶圆W上构成的LSI所具备的多个输出端子输出的多个模拟信号，在母板(11)中在早期阶段进行多路转换来减少信号数，将该结果在子板(12)中进行A/D转换及平均化，将被平均化的特性测量数据提供给母板(12)，来进行合格与否判定，从而，不需要大量被并行化的传送路径或处理电路，可提升吞吐量的同时，通过平均化处理还可减轻各个的模拟信号中的噪声的影响。

Description

半导体的测试***

技术领域

本发明涉及一种半导体的测试***，特别是一种适合用于进行与超多针脚输出的LSI(大规模集成电路)相关的电特性的检查的测试***。

背景技术

在液晶显示装置或有机EL(电激发光)显示装置、等离子显示器、表面电场显示器等的显示装置中，图像数据通过驱动电路等的电子电路而被处理，并被从该驱动电路所具备的多个输出端子输出至显示元件。由于对应驱动电路的各输出端子而配设的驱动晶体管或电子电路的构成元件中，大多电特性存在偏差，因此，从各输出端子所输出的信号值会产生偏差。因此，需要测定从各输出端子所输出的信号值的相对误差或绝对误差，并对不良制品进行分拣的检查装置(测试***)。

图1是概略地表示用于对构成于晶圆W上的LSI进行检查的以往的测试***的示意图。如图1所示，以往的测试***，具备：工作站100、测试机主体101、测试头102、性能基板103、探针卡104、探针105而构成。探针卡104中，配设有多个探针104a。

形成在探针105上的夹头(chuck，未图标出)之上载置有被检查对象的晶圆W，探针卡104的探针104a，抵接于此晶圆W上构成的LSI的各输入输出端子。探针卡104，经由性能基板(performance board)103连接于测试头102，测试头102经由电缆106连接于测试机主体101。

测试头102，执行将被从LSI的各输出端子所输出并且经由探针卡104与性能基板103而被输入的信号放大、或转换为数字数据等的前处理。该前处理，通过构成为可对测试头102拆装的前端卡(front end card)执行。另外，测试机主体101，按照储存于自身的检查程序，根据被经由测试头102送来的特性检测数据，来进行形成于晶圆W的LSI的合格与否判定。包含此合格与否判定的后处理，通过构成为可对测试机主体101拆装的模块执行。

性能基板103，可拆装地电连接于测试头102及探针卡104。通过根据被检查对象的LSI来更换测试机主体101内的模块、测试头102内的前端卡、及性能基板103，从而对于规格不同的LSI的检查也可以灵活地对应。

然而，在以显示装置的驱动LSI为代表的将图像信号通过多针脚进行输出的半导体电路的检查中，由于要测定的输出值相当多，为了提升吞吐量，需要实施对输出值同时测定等的并行化。为此，以往提供一种将与驱动LSI的输出端子(针脚)数相应数目的探针104a配置于探针卡104上的多针脚对应的测试***。

可是，最近驱动LSI的高精细化不断进展，作为探针卡104的探针104a，逐渐需要超过1000针脚。如是1000针脚，则1000针脚份的信号要在测试机主体101、测试头102、性能基板103、探针卡104之间并行地处理。因此，此种多针脚对应的测试***，结构会变得非常巨大。

为了避免此种问题，提出了一种将从驱动LSI的多个输出端子所输出的信号，从对给定个的输出端子以1个的比例设置的检查端子，另行输出至外部的技术(例如，参照专利文献1)。

专利文献1：专利第3199827号公报

根据此专利文献1，1个检查端子与给定个输出端子之间，分别配设有开关，将输出端子中出现的图像信号通过开关依次选择，并输出至检查端子。通过如此构成，可通过从数目比众多的输出端子少的检查端子输出的图像信号来进行检查。因此，即使对于驱动LSI的超多针脚化也能够应对。

但是，在专利文献1所记载的技术中，众多的输出端子中出现的图像信号，被经由检查端子依次输出。因此，和同时测定全部的输出值的情形相比，需要更多的检查时间，因此，会产生测试价格相应增加的问题。另外，由于在专利文献1所记载的技术中，来自检查端子的输出信号是模拟信号，因此噪声成分容易进入输出信号，也存在无法进行高精度的检查的问题。

发明内容

本发明正是为了解决这种问题而提出的，其目的在于：提供提供一种可针对超多针脚输出的LSI，高速且高精度地进行电特性的检查的小型的测试***。

为了解决上述课题，本发明的半导体的测试***中，在早期阶段对从被检查对象的半导体所具备的多个输出端子输出的多个模拟信号进行多路转换来减少信号数，将其结果进行A/D转换、平均化及校正，并将校正过的特性测量数据提供给半导体的合格与否判定部。

通过如上这样构成的本发明，从多个输出端子所输出的多个模拟信号，被在早期阶段实施多路转换使得信号数减少的同时，在A/D转换后的早期阶段，数据被平均化使数据量减少，所以不需要大量被并行化的传送路径或处理电路，可使装置小型化。另外，由于信号数和数据量少，吞吐量也得到提升，可高速处理来大幅缩短检查时间。另外，对多个样本的数据进行平均化的同时加以校正，来判定合格与否，因此各数据中的随机噪声或***噪声的影响得到减轻，可以进行高精度的检查。作为多路转换开关及A/D转换部，通过使用可高速动作者，可增加能在短时间内进行的取样次数来进行平均化，可将检查精度变得更高。

另外，在本发明的其它方式中，以对从半导体所具备的多个模拟输出端子输出的多个模拟信号进行A/D转换而得的数字的特性测量数据为基础，来进行1次的合格与否判定。然后，根据1次的合格与否判定中合格的数字数据，来进行2次的合格与否判定。

根据如此构成的本发明，除了前述的效果之外，还可达成以下的效果。即，根据本发明，只有1次的合格与否判定中合格的数字数据才被设为2次的合格与否判定的对象。从而，被送至2次合格与否判定部的数字数据量得到减少，吞吐量提升，可更高速进行处理来大幅缩短检查时间。

另外，在本发明的另一方式中，对从被检查对象的半导体所具备的多个输出端子输出的数字信号进行T/D转换、平均化及校正，将被校正过的特性测量数据提供给半导体的合格与否判定部。

根据如此构成的本发明，从多个输出端子输出的数字信号被T/D转换、在T/D转换后的早期阶段被平均化，使得数据量减少，因此，不需要大量被并行化的传送路径或处理电路，可使装置小型化。另外，由于数据量减少，吞吐量也得到提升，可高速进行处理来大幅缩短检查时间。另外，由于将多个样本的数据平均化的同时加以校正，来进行合格与否判定，因此各数据中的随机噪声或***噪声的影响得到减轻，可以进行高精度的检查。

附图说明

图1是表示用于对晶圆上构成的LSI进行检查所需的以往的测试***的简略构成图。

图2是表示第1～第5实施方式的测试***的全体的概略构成例的图。

图3是表示第1实施方式的母板及子板的内部构成例的框图。

图4是表示第1、第2及第5实施方式的多路转换开关的概略构成例的框图。

图5是表示第2实施方式的母板及子板的内部构成例的框图。

图6是表示第3实施方式的母板及子板的内部构成例的框图。

图7是表示第4实施方式的母板及子板的内部构成例的框图。

图8是表示第5实施方式的母板及子板的内部构成例的框图。

具体实施方式

(第1实施方式)

以下，根据附图说明本发明的第1实施方式。图2是表示第1实施方式的测试***的全体的概略构成例的图。如图2所示，第1实施方式的测试***，具备：个人计算机10、母板(mother board)11、子板(daughterboard)12、探针卡13、夹头14、探测器(prober)15所构成。探针卡13上，配设有多个探针13a。

形成于探测器15上的夹头14之上，载置有被检查对象的晶圆W，探针卡13的探针13a，抵接此晶圆W上构成的LSI的各输入输出端子。探针卡13，经由子板12而连接于母板11，母板11经由I/O电缆16连接于个人计算机10。另外，此处虽设将母板11通过I/O电缆16而直接连接于个人计算机10，但是，也可以经由互联网或LAN(Local Area Network：局域网)等的网络来连接。

子板12，可拆装地与母板11及探针卡13电连接。通过根据被检查对象的LSI来更换此子板12，即使对于规格不同的LSI的检查也可灵活应对。

图3是表示母板11及子板12的内部构成例的框图。如图3所示，母板11具备：多路转换开关21与判定处理部22而构成。另外，子板12，具备：模拟接口部31、A/D(Analog/Digital)转换部32、平均化处理部33、校正处理部34、数字接口部35而构成。

子板12的模拟接口部31，将从晶圆W之上形成的LSI所具有的多个模拟输出端子经由探针卡13所输出的多个模拟信号输入后，将其输出至母板11的多路转换开关21。此处所输入的模拟信号，是在对被检查对象的LSI输入测试数据时，通过该LSI的内部电路而从多个模拟输出端子输出的电压值。

多路转换开关21，将由模拟接口部31所输入的多个模拟信号多路转换，来减少信号数，将其结果提供给子板12的A/D转换部32。A/D转换部32将从母板11的多路转换开关21返回的模拟信号转换为数字数据。

平均化处理部33，进行对通过A/D转换部32所获得的多个样本份的数字数据(被数字化的电压值)进行平均化的处理。通过此平均化处理，可使被检查对象的LSI产生的噪声所引起的电压值的随机误差减少。另外，通过在A/D转换后的早期阶段先进行平均化数据量会减少，以后的处理会变得轻松。

校正处理部34，进行使LSI的***误差(不基于偶然的、具有一定的倾向的噪声)变小的处理。例如，进行从平均化处理部33所输出的数字数据值减去给定的偏移值(offset)的处理。此情形的偏移值，作为将测试数据输入LSI时从输出端子所输出的电压的期望值起的偏差量，设定适当的值。

数字接口部35，输入通过校正处理部34所校正的数字数据，将其输出至母板11。母板11的判定处理部22，以从数字接口部35所输入的数字数据为基础，来进行被检查对象的LSI的合格与否判定，将其结果经由I/O电缆16而输出至个人计算机10。

如图4所示，上述的多路转换开关21，具有连接为竞争状(tournament)的多个晶体管开关41，从LSI的多个模拟输出端子经由探针卡13输出的多个模拟信号，通过依次通过这多个晶体管开关41而被多路转换，信号数被减少。例如，被检查对象的LSI为1000针脚输出时(例如，源极：720针脚，栅极：320针脚)，对从1000针脚所输出的1000个模拟信号进行多路转换，将源极的模拟信号减少为1个，将栅极的模拟信号减少为1个。

通常，由于在将多个晶体管开关连接为竞争状时，后段侧的晶体管开关中，还施加连接于其前段的多个晶体管开关的负载，所以，其负载量越往后越大。因此，如将众多的晶体管开关连接为竞争状，由于这一很大负载的影响，动作速度会变慢。因此，在本实施方式中，在晶体管开关的各处设置继电器开关，使此继电器开关做ON/OFF动作。通过使继电器开关成为断开状态，将连接于前段的晶体管开关的负载切离，可使施加于后段侧的晶体管开关的负载量减少。从而，可使多路转换开关21的动作变得高速。在本实施方式中，可在1ms左右的少许时间，结束1000针脚输出的多路转换动作。

作为对被高速地多路转换的模拟信号进行A/D转换的A/D转换部32，使用能以与多路转换开关21的动作速度同等的100ns程度高速动作的A/D转换部。另外，转换精度，例如使用12位精度。这样，可将从被检查对象的LSI的多个模拟输出端子输出的1000个模拟信号，分别一面进行10样本的平均化，一面以1ms左右的少许时间来转换为12位精度的数字数据。

本实施方式中，对LSI输入相同的测试数据，将从各输出端子所输出的模拟信号，以A/D转换部32进行例如10次取样，将其结果于平均化处理部33进行平均化。通过此平均化处理，各个的模拟信号中的噪声的影响被减轻，可以获得高精度的特性测量数据。如上所述，将1000针脚份的模拟信号进行1次取样所需要的时间，仅仅是100μs左右。然后，由于通过将此数字数据的10取样份平均化，可获得特性测量数据，所以全体的测量时间成为1ms。这与1次检查需要1s左右的时间的以往相比，是非常短的时间，和以往相比，可以格外缩短检查时间。

即以往如图1所示，以专用电缆106来连接测试机主体101与测试头102的间，经由此专用电缆106来发送众多的数据后，由测试机主体101进行数据处理。因此，不单受到专用电缆106的传送速度的限制，还要使用被送至测试机主体101的众多数据来进行LSI的合格与否判定，1次的检查需要很多的时间。

相对于此，本实施方式中，配线止于母板11和子板12的基板上，并且使用高速的多路转换开关21与高速的A/D转换部32。通过这样，多路转换动作与A/D转换动作可在100ns左右的短时间进行，可提高处理频率至10MH左右。而且，为了提升测量数据的精度，即使进行取样10次后加以平均化，全体的处理时间也非常小，仅为1ms程度。再有，被从子板12输出至母板11的判定处理部22的信号数，在早期的多路转换动作中，被变得非常小的同时，由于A/D转换后，数据量也在比较早期的阶段通过平均化处理部33的平均化处理而减少，所以吞吐量也得到提升。

如以上详细说明的那样，根据第1实施方式，针对超多针脚输出的LSI，可以高速且高精度地进行电特性的检查(进行驱动器电压测定的栅极驱动器测试或源极驱动器测试等)。而且，在早期阶段将从LSI的多个输出端子输出的多个模拟信号多路转换，使信号数减少的同时，在A/D转换后的早期阶段中，将数字数据进行平均化，来减少数据量，所以，不需要大量被并行化的传送路径或处理电路，和以往相比，可使测试***的构成显著减小。

(第2实施方式)

接着，根据附图说明本发明的第2实施方式。第2实施方式的测试***的全体构成，和图2相同。

图5是表示第2实施方式的母板11及子板12的内部构成例的框图。另外，在此图5中，赋予与图3所示的符号相同的符号的具有相同功能，此处，省略重复的说明。

如图5所示，第2实施方式的母板11，取代图3所示的判定处理部22，具备2次判定处理部23所构成。另外，第2实施方式的子板12，在校正处理部34及数字接口部35之间进而具备有1次判定处理部36而构成。

1次判定处理部36，通过校正处理部34所校正的数字数据为对象而进行1次的合格与否判定，并进行将多余的数据删减的处理。此处进行的处理的内容，例如，在校正处理部34中，即使从数字数据值减去给定的偏移值，该运算结果的数据值仍与期望值大有偏差时(例如，由校正处理部34所输出的数据值与期望值的差在给定值以上时)，判断为被检查对象的LSI有不当，将该数据废弃。

在第2实施方式中，数字接口部35，只将在由1次判定处理部36实施的1次的合格与否判定中判定为合格的数字数据输出至母板11。母板11的2次判定处理部23，以从数字接口部35所输入的数字数据为基础，进行被检查对象的LSI的2次的合格与否判定，将其结果经由I/O电缆16输出至个人计算机10。此处进行的2次的合格与否判定的处理，与图3所示的判定处理部22所进行的合格与否判定的处理相同，与由1次判定处理部36进行的1次的合格与否判定相比，进行更高度的判定。因此，与由1次判定处理部36进行的合格与否判定相比，由2次判定处理部23进行的合格与否判定，在处理上需要更多时间。

如以上详细说明的那样，在第2实施方式中，在进行高度的合格与否判定前，先进行简易的合格与否判定，不对被检查对象的LSI中被认为明显有不当者进行更进一步的检查。即，只有在1次判定处理部36的1次的合格与否判定中合格的数字数据，被送至2次判定处理部23被作为2次的合格与否判定的对象，因此可以删减被送至检查更花时间的2次判定处理部23的数字数据量。从而，和前述的第1实施方式相比，吞吐量更为提升，可更高速地处理来大幅地缩短检查时间。

(第3实施方式)

接着，根据附图说明本发明的第3实施方式。上述的第1及第2实施方式中，以在将测试数据输入至被检查对象的LSI时，从模拟输出端子输出的电压值为基准，来进行LSI的检查。相对于此，以下所述的第3实施方式，以在对LSI输入脉冲状的数字数据时，从数字输出端子所输出的数字数据的时间上的错位(响应时间等)为基准，来进行LSI的检查(所谓的时序测试)。

第3实施方式的测试***的全体构成，与图2相同。图6是表示第3实施方式的母板11及子板12的内部构成例的框图。

如图6所示那样，第3实施方式的母板11，具备：时序产生部41、开关阵列42、判定处理部43而构成。另外，第3实施方式的子板12，具备：数字接口部51、T/D(Time/Digital)转换部52、平均化处理部53、校正处理部54而构成。

母板11的时序产生部41，产生供给至被检查对象的LSI的数字输入信号(例如，在给定的时序具有上升和下降的脉冲信号)，并输出至子板12的数字接口部51。数字接口部51，将从时序产生部41所供给的数字输入信号输出至LSI的数字输入端子，其结果为：输入从LSI的各数字输出端子返回的数字输出信号(LSI的特性测量数据)。然后，将从LSI输入的数字数据输出至母板11的开关阵列42。

开关阵列42，切换从数字接口部51输入的多个数字数据后，提供给子板12的T/D转换部52。此处，使用开关阵列42而非多路转换开关，但这是由于数字输出端子的数目并不太巨大，将继电器开关配置为阵列状的开关阵列42便足以应对的缘故。在数字输出端子的数目非常多，输入至数字接口部51的数字数据的数目变得巨大时，也可取代开关阵列42而使用多路转换开关。此时，和图3的多路转换开关21相同，也可以晶体管开关与继电器开关的组合来构成。另外，在开关阵列42的情况下，并不会像多路转换开关那样晶体管开关被连接为竞争状，因此不会施加很大的负载，可以实现高速的动作。

T/D转换部52，将数字数据由数字接口部51输入至LSI的数字输入端子后，数字数据被从LSI的数字输出端子输出，将其经由开关阵列42被输入至T/D转换部52为止的时间(对LSI输入脉冲起至获得测定数据为止的响应时间)转换为数字数据。

平均化处理部53，进行将通过T/D转换部52所获得的多个数字数据(被数字化的响应时间)进行平均化的处理。例如，对LSI输入相同脉冲数据时，使用从数字输出端子所输出的数字信号，用T/D转换部52将例如10次份的响应时间数字化，将其结果用平均化处理部53进行平均化的处理。通过此平均化处理，可使被检查对象的LSI中产生的噪声所引起的响应时间的随机误差变小。另外，通过在早期阶段先进行平均化数据量可以减少，使以后的处理变得轻松。

校正处理部54，进行用于使被检查对象的LSI的***误差变小的处理。例如，进行从平均化处理部53所输出的响应时间的数字数据值减去给定的偏移值的处理。此情况下的偏移值，在将数字数据输入至LSI时，作为到获得测定数据为止的响应时间的期望值的偏差量，而先设定适当的值。通过此校正处理部54所校正的数字数据，经由数字接口部51提供给子板12的判定处理部43。

判定处理部43，以从数字接口部51输入的数字数据为基础，进行被检查对象的LSI的合格与否判定，将其结果经由I/O电缆16输出至个人计算机10。

在如以上所构成的第3实施方式中，配线也只限于母板11与子板12的基板上。另外，由于在T/D转换后的早期阶段中，通过由平均化处理部53实施的平均化处理，数据量得以减少，因此吞吐量也得到提升。

因此，在超多针脚输出的LSI中，可高速且高精度地进行电特性的检查(观察响应时间等的时序测试)。而且，由于在T/D转换后的早期阶段中，将数字数据进行平均化来减少数据量，因此不需要大量被并行化的传送路径或处理电路，和以往相比，可使测试***的构成显著减小。

(第4实施方式)

接着，根据附图说明本发明的第4实施方式。第4实施方式的测试***的全体构成和图2相同。

图7是表示第4实施方式的母板11及子板12的内部构成例的框图。另外，在此图7中，赋予和图6所示符号相同符号的具有相同功能，此处，省略重复的说明。

如图7所示，第4实施方式的母板11，取代图6所示的判定处理部43具备2次判定处理部44来构成。另外，第4实施方式的子板12，在校正处理部54与数字接口部51之间进一步具备1次判定处理部55而构成。

1次判定处理部55，以通过校正处理部54所校正的数字数据为对象，来进行1次的合格与否判定，并进行将多余的数据删除的处理。此处进行的处理的内容是，例如即使在校正处理部54中，从数字数据值减去给定的偏移值，该运算结果的数据值还与期望值大有偏差时(例如，由校正处理部54所输出的数据值与期望值的差在给定值以上时)，判断为检查对象的LSI有不当，将该数据进行废弃。

第4实施方式中，数字接口部51，只将在由1次判定处理部55进行的1次的合格与否判定中被判定为合格的数字数据输出至母板11。

母板11的2次判定处理部44，以从数字接口部51所输入的数字数据为基础，来进行被检查对象的LSI的2次的合格与否判定，将其结果经由I/O电缆16而输出至个人计算机10。此处进行的2次的合格与否判定的处理，和图6所示的判定处理部43所进行的合格与否判定的处理相同，与通过1次判定处理部55所进行的1次的合格与否判定相比，进行更高度的判定。因此，与由1次判定处理部55进行的合格与否判定相比，由2次判定处理部44进行的合格与否判定，处理上比较花时间。

如以上详细说明的那样，第4实施方式中，在进行高度的合格与否判定前，先进行简易的合格与否判定，不对被检查对象的LSI中被认为明显有不当者进行进一步的检查。即，只有在1次判定处理部55的1次的合格与否判定中合格的数字数据，被送至2次判定处理部44作为2次的合格与否判定的对象，因此，可以删减被送至检查更花时间的2次判定处理部44的数字数据的量。从而，和上述的第3实施方式相比，吞吐量进一步提升，可更高速地处理来大幅地缩短检查时间。

(第5实施方式)

接着，根据附图说明本发明的第5实施方式。第5实施方式，组合上述第2实施方式与第4实施方式而成。第5实施方式的测试***的全体构成，和图2相同。

图8是表示第5实施方式的母板11及子板12的内部构成例的框图。另外，在此图8中，赋予与图5及图7所示符号相同的符号的具有相同的功能，此处，省略重复的说明。

如图8所示的那样，第5实施方式的母板11，具备：多路转换开关21、时序产生部41、开关阵列42、2次判定处理部61而构成。另外，第5实施方式的子板12，具备：模拟接口部31、A/D转换部32、T/D转换部52、平均化处理部71、校正处理部72、1次判定处理部73、数字接口部74而构成。

子板12的平均化处理部71，具有图5所示的平均化处理部33及图7所示的平均化处理部53双方的功能。即此平均化处理部71，进行将由A/D转换部32获得的多个样本份的数字数据(将作为对LSI输入测试数据的结果而获得的电压值数字化而得到，相当于本发明的第1数字数据)平均化的处理。另外，进行将由T/D转换部52所获得的多个数字数据(将对LSI输入脉冲后至获得测定数据为止的响应时间进行数字化得到，相当于本发明的第2数字数据)平均化的处理。

校正处理部72，具有图5所示的校正处理部34及图7所示的校正处理部54双方的功能。即，此校正处理部72，进行从平均化处理部71所输出的数字数据值减去给定的偏移值的处理。此情况下的偏移值，在对LSI输入测试数据时，作为从输出端子所输出的电压的期望值的偏差量预先设定为适当的值，在对LSI输入脉冲时，作为到获得测定数据为止的响应时间的期望值的偏差量预先设定为适当的值。

1次判定处理部73，具有图5所示的1次判定处理部36及图7所示的1次判定处理部55双方的功能，以由校正处理部72所校正的数字数据为对象，进行删减多余数据的处理。即，此1次判定处理部73，在即使1次判定处理部36中，从第1数字数据值减去关于电压值的第1偏移值，其运算结果的数据值与期望值仍大有偏差时，判断为检查对象的LSI有不当，将该数据进行废弃。另外，在即使校正处理部54中，从第2数字数据值减去关于响应时间的第2偏移值，其运算结果的数据值仍与期望值大有偏差时，判断为检查对象的LSI有不当，将该数据进行废弃。

数字接口部74，只将在由1次判定处理部73进行的1次的合格与否判定中被判定为合格的数字数据输出至母板11。

母板11的2次判定处理部61，以从数字接口部74所输入的数字数据为基础，进行被检查对象的LSI的2次的合格与否判定，将其结果经由I/O电缆16而输出至个人计算机10。在此2次判定处理部61中，进行包含：被从LSI的模拟输出端子输出，并经过A/D转换从1次判定处理部73供给的第1数字数据(将电压值数字化得到)，及被从LSI的数字输出端子输出，经由1次判定处理部73供给的第2数字数据(将响应时间进行数字化得到)这双方的综合性判定。

另外，以上所示的平均化处理部71、校正处理部72、1次判定处理部73，例如可通过一个DSP(Digital Signal Processor：数字信号处理器)来构成。

根据如此构成的第5实施方式，对于可进行实施驱动器电压测定的驱动器测试、或观察响应时间等的时序测试这双方的测试***，可高速且高精度地进行关于超多针脚输出的LSI的电特性的检查。而且，和以往相比，可使该测试***的构成显著减小。另外，由于进行包含：基于从LSI的模拟输出端子所输出的模拟信号的合格与否判定、及基于从LSI的数字输出端子所输出的数字信号的合格与否判定这双方的综合性判定，因此可进行更高精度的检查。

另外，在上述第1～第5实施方式中，虽就将母板11与子板12分开设置，在各个基板内配置各功能块的例子进行了说明，但是，此不过是配置的一例。即，将哪种功能块设置于母板11与子板12的哪方，完全是任意的。另外，也可不将母板11与子板12加以区别，构成为1片的基板。

另外，上述第1～第5实施方式中，作为测试的种类，虽就进行驱动器测试及时序测试的例子进行了说明，但是，本发明也可以适用于此以外的测试。

另外，在上述第1～第5实施方式中，虽针对将被在液晶显示装置或有机EL显示装置、等离子显示器、表面电场显示器等的显示装置中使用的超多针脚输出的LSI作为被检查对象的例子进行了说明，但是，被检查对象的半导体并不限定于此。

另外，在上述第1～第5实施方式中所示的数值，都不过表示一例，本发明并不限定于此。

此外，上述实施方式，都不过是表示实施本发明时的具体化的一例而已，并非藉此来限定地解释本发明的技术范围。即，本发明在不脱离其精神或其主要特征的情况下，可以种种形式来实施。

产业上的利用可能性

本发明，适用于进行关于超多针脚输出的LSI的电特性的检查的测试***中。

Claims (11)

1.一种半导体的测试***，从多个输出端子输出模拟信号，其特征为，具备：

多路转换开关，对从所述多个输出端子输出的多个模拟信号进行多路转换，来减少信号数；

A/D转换部，将从所述多路转换开关输出的模拟信号转换为数字数据；

平均化处理部，对由所述A/D转换部所获得的数字数据的多个样本份进行平均化；

校正处理部，通过从所述平均化处理部所输出的数字数据值减去给定的偏移值，来去除所述半导体的***误差；以及，

判定处理部，以从所述校正处理部所输出的数字数据为基础，来进行所述半导体的合格与否判定。

2.如权利要求1所述的半导体的测试***，其特征在于：

所述多路转换开关，具备：被连接为竞争状的多个晶体管开关；及

设置于所述多个晶体管开关的各处的继电器开关而构成，

对所述继电器开关进行接通/断开。

3.如权利要求1所述的半导体的测试***，其特征在于：

还具备：根据由所述校正处理部输出的数字数据，进行所述半导体的1次的合格与否判定的1次判定处理部，

所述判定处理部中，以在由所述1次判定处理部进行的1次的合格与否判定中被判定为合格的数字数据为基础，来进行2次的合格与否判定。

4.一种半导体的测试***，从多个输出端子输出数字信号，其特征为，具备：

T/D转换部，对从所述多个输出端子输出的数字信号，将到获得该数字信号为止的响应时间转换为数字数据；

平均化处理部，对由所述T/D转换部获得的数字数据的多个样本份进行平均化；

校正处理部，通过从所述平均化处理部输出的数字数据值减去给定的偏移值，来去除所述半导体的***误差；以及，

判定处理部，以由所述校正处理部输出的数字数据为基础，来进行所述半导体的合格与否判定。

5.如权利要求4所述的半导体的测试***，其特征在于：

还具备：根据由所述校正处理部输出的数字数据，来进行所述半导体的1次的合格与否判定的1次判定处理部，

所述判定处理部中，以在由所述1次判定处理部进行的1次的合格与否判定中被判定为合格的数字数据为基础，来进行2次的合格与否判定。

6.一种半导体的测试***，从多个模拟输出端子输出模拟信号的同时，从多个数字输出端子输出数字信号，其特征为，具备：

多路转换开关，对从所述多个模拟输出端子所输出的多个模拟信号进行多路转换，来减少信号数；

A/D转换部，将从所述多路转换开关输出的模拟信号转换为第1数字数据；

T/D转换部，对于从所述多个数字输出端子所输出的数字信号，将到获得该数字信号为止的响应时间转换为第2数字数据；

平均化处理部，对由所述A/D转换部获得的第1数字数据的多个样本份进行平均化的同时，对由所述T/D转换部获得的第2数字数据的多个样本份进行平均化；

校正处理部，从所述平均化处理部所输出的第1数字数据值减去第1偏移值的同时，从所述乒均化处理部所输出的第2数字数据值减去第2偏移值，从而去除所述半导体的***误差；以及，

判定处理部，以由所述校正处理部所输出的第1数字数据及第2数字数据为基础，来进行所述半导体的合格与否判定的。

7.如权利要求6所述的半导体的测试***，其特征在于：

还具备：根据由所述校正处理部所输出的第1数字数据及第2数字数据，来进行所述半导体的1次的合格与否判定的1次判定处理部，

所述判定处理部中，以在由所述1次判定处理部进行的1次的合格与否判定中被判定为合格的第1数字数据及第2数字数据为基础，来进行2次的合格与否判定。

8.一种半导体的测试***，从多个输出端子输出模拟信号，其特征为：

具备：探针卡，其探针抵接所述多个输出端子；

母板，连接于外部的计算机或网络；以及，

子板，可拆装地连接于所述探针卡与所述母板之间，

所述母板及所述子板之一，具备：

模拟接口部，将从所述多个输出端子经由所述探针卡输出的多个模拟信号输入后进行输出；

多路转换开关，对从所述模拟接口部输入的多个模拟信号进行多路转换，来减少信号数；

A/D转换部，将从所述多路转换开关输出的模拟信号转换为数字数据；

平均化处理部，对由所述A/D转换部所获得的数字数据的多个样本份进行平均化；

校正处理部，通过从所述平均化处理部所输出的数字数据值减去给定的偏移值，来去除所述半导体的***误差；

数字接口部，将由所述校正处理部输出的数字数据输入后进行输出；以及，

以从所述数字接口部输入的数字数据为基础，来进行所述半导体的合格与否判定的判定处理部。

9.如权利要求8所述的半导体的测试***，其特征在于：

所述多路转换开关，具备：被连接为竞争状的多个晶体管开关；以及，

设置于所述多个晶体管开关的各处的继电器开关而构成，

对所述继电器开关进行接通/断开。

10.一种半导体的测试***，从多个输出端子输出数字信号，其特征为：

具备：探针卡，其探针抵接所述多个输出端子；

母板，连接于外部的计算机或网络；以及，

子板，可拆装地连接于所述探针卡与所述母板之间，

所述母板及所述子板之一，具备：

数字接口部，将从所述多个输出端子经由所述探针卡输出的多个数字信号输入后进行输出；

T/D转换部，对从所述数字接口部输入的数字信号，将到获得该数字信号为止的响应时间转换为数字数据；

平均化处理部，对由所述T/D转换部获得的数字数据的多个样本份进行平均化；

校正处理部，通过从所述平均化处理部输出的数字数据值减去给定的偏移值，来去除所述半导体的***误差，并将其结果提供给所述数字接口部；以及，

判定处理部，以从所述数字接口部输入的校正完毕的数字数据为基础，来进行所述半导体的合格与否判定。

11.如权利要求8～10的任一项所述的半导体的测试***，其特征在于：

还具备：根据由所述校正处理部所输出的数字数据，来进行所述半导体的1次的合格与否判定的1次判定处理部，

所述判定处理部中，以在由所述1次判定处理部进行的1次的合格与否判定中被判定为合格的数字数据为基础，来进行2次的合格与否判定。

Images