JP2007527110A - オンボード特徴化ユニットを有するｉｃ - Google Patents

Abstract

半導体デバイス（２０１）の組み込み特徴化を提供するためのシステムおよび方法。このデバイスは、外部テスト機器の必要性なしにデバイスの特徴化を可能にする組み込み一体式特徴化ユニット（２０３）が備えられている。

Description

本発明は集積回路（ＩＣ）テストの分野に関する。

製造中に、とりわけ生産サイクルの終わりに、ＩＣは品質および機能を保証するためにテストされる。生産サイクルの任意の時点で、ＩＣが正確に機能しないことが発見されるか、あるいは指定された範囲から外れる動作パラメータを有する場合、時間および金銭を節約するために廃棄されることがある。

このようなテストは安価で効率的でなければならず、かつテスト費用を最小とするためにできるだけ少ない専門テスト機器を使用しなければならない。

機能を決定するためのテストに加えて、たとえば最大および最小動作電圧および／または温度、ならびに最大および最小適用可能クロック周波数などのＩＣの幾つかの動作パラメータを確認するために、その他のテストも行われる。

これらテストはＩＣの“特徴化（characterization）”を可能にし、さらには高価なテスト機器を用いて行われる。特徴化は、消費者がＩＣ製品の仕様を容易に入手できるようにし、それにより消費者は、特定のアプリケーションに対してデバイスの適合性を決定することができる。したがって、行われるあらゆる特徴化は正確でなければならず、かつ集積回路デバイスの生産サイクルにおいて重要な部分である。

しかし費用が原因で、すべてのＩＣが特徴化されるわけではない。現在のプロセス技法においては、これは依然として許容できる。しかし将来の技法では、単一ウエハ上の各ダイが異なる物理パラメータを得て、したがって品質良好な製品を保証するためにすべてのＩＣを特徴化することが必須となるようにしてプロセスの普及が進む。この場合、特徴化は、すべてのＩＣに適用できるように十分に安価でなければならない。

図１は、高価なテスト機器を使用して行われる典型的特徴化プロセスの結果を示している。図１は、当該のＩＣの周波数対ＩＣの供給電圧の特徴化を示す、いわゆる「シュムー・プロット」を示している。

具体的には、図１によって例示されるようなシュムー・プロットは、周波数、電圧、または温度などのパラメータが変動するときに特定のテストがどのように合格または不合格となり、どのようなテストが当該のＩＣで繰返し行われるかを表すグラフである。不合格領域の形状は意味のあるものであり、失敗の原因を決定するのを助ける。図１のシュムー・プロットでは、合格は白い正方形で示され、不合格は灰色の正方形として示されている。図１に示されるように、通常回路動作のシュムー・プロットは、供給電圧の増加につれて、より良好な高周波数性能を示す。

特徴化テストを実行可能にするために、これらは迅速に行なわれ、かつできるだけ少ないテスト機器を利用するものでなければならならない。しかし、述べたように、新しい半導体ＩＣ技法へとプロセスの転換（単一ウエハの上であっても）が進んでいるので、特徴化テストが、すべてのＩＣに同じ結果（すなわち動作パラメータ）を生じさせる可能性は低い。しかし、低い生産費用を保証するためには、生産プロセスの終わりにテスト機器を使用してすべてのＩＣを別々に特徴化することは実際的でない。

米国特許出願公開第２００１／００３５７６６号（Ｎａｋａｊｉｍａへ）は、デバイス（または製品）の特徴化を提供する方法および装置を開示している。Ｎａｋａｊｉｍａの書類は、この方法がＩＣテスト・デバイスへ実施できることを開示している。しかし、この埋め込み式デバイスはテストすべきデバイスと別であり、したがってＮａｋａｊｉｍａ特許の方法およびデバイスが別のデバイスの特徴化を目的としているので現在の特徴化問題を解消しない。

したがって費用効率が良く空間効率が良いＩＣの特徴化を提供でき、別体の、高価で、かつ／または広汎なテスト機器に対する必要性を取り除き、各ＩＣに対して信頼できる特徴化データを提供する方法およびシステムに対する必要性が存在する。

本発明の一態様によれば、半導体デバイスへ特徴化データを提供する一体式特徴化ユニットを特徴とする半導体デバイスが提供される。

本発明の一態様によれば、半導体デバイス内に一体式特徴化ユニットを設けること、および一体式特徴化ユニットから特徴化データを得ることを特徴とする、機能デバイスを備える半導体デバイスを特徴化する方法が提供される。

図２は、本発明の一態様によるアーキテクチャを有するＩＣ２０１を示している。

ＩＣ２０１の供給電圧およびクロック信号は、それぞれ電圧制御器２０３およびクロック制御器２０５により制御される。本発明の一態様によれば、電圧制御器２０３は、特徴化されるデバイス（ＤＵＣ）へ可変電圧供給を提供するために動作可能であり、一方クロック制御器２０５は、ＤＵＣ２０７へ可変クロック信号（すなわち、可変期間を有するクロック信号）を提供するために動作可能である。制御器２０３、２０５は一般に、ＤＵＣ２０７の特徴化パラメータを制御するように動作可能な制御器としてのそれらの機能を表すために、「特徴化パラメータ制御器」として表されることができる。

制御器２０３、２０５へ命令を供給するために、テスト・インタフェースが設けられる。図２の実施形態では、特徴化を行うために、ハードウェアまたはソフトウェア制御器はＩＣ２０１の外部で利用可能である。テスト刺激はインタフェースによりＤＵＣ２０７の外部から印加される。また、クロック制御器２０５は、テスト刺激を同期させるためにＩＣ２０１からのクロック信号を出力するように動作可能であり、それに応答して外界へと出力する。

特に、図２のシステムの実施形態は、特徴化プロセスを開始するために、電圧制御器２０３およびクロック制御器２０５に必要なパラメータを提供するように動作可能であるテスト・インタフェースが必要である。ＤＵＣ２０７は、別のインタフェースを介して外部のハードウェアまたはソフトウェア源からテスト刺激が提供される。

本発明によれば、ＤＵＣ２０７はＩＣ２０１の機能を提供し、電圧制御器２０３およびクロック制御器２０５などのＩＣ２０１の他の部分は全て、ＩＣ２０１にテスト機能を提供する補助的な要素である。

それぞれ電圧制御器およびクロック制御器２０３、２０５を介しての、供給するテスト刺激と可変電圧とクロック信号との組み合わせは、制御器２０３、２０５によって制御されるパラメータに関してＤＵＣ２０７が特徴化されるのを可能にする。したがって図２に示す例では、特徴化を行うために使用されるパラメータは電圧およびクロック期間である。しかし、ＤＵＣ２０７の特徴化を形成するために適したあらゆるパラメータが、制御器２０３、２０５によって制御されることができることが理解されよう。

このようにして、ＩＣ特徴化は「オンチップ」で行われ、これにより組み込みチップ特徴化（ＢＩＣＣ）システム（built-in chip characterization system）を提供することができる。

図３は、本発明の第２実施形態によるアーキテクチャを有するＩＣ３０１を示している。特徴化されるデバイス３０３（ＤＵＣ）は、テスト刺激を生成し、応答を観察するように動作可能な組み込み自己テスト（ＢＩＳＴ）ハードウェア（built-in self test hardware）３０５によって包囲されている。ＢＩＳＴの使用は当技術においては周知である。本発明は、ＢＩＳＴとは直接関係しておらず、したがってＢＩＳＴは、これ以上の詳細が説明されない。

ＩＣ３０１の供給電圧およびクロック信号は、電圧制御器３０７およびクロック制御器３０９によって制御される。以前の実施形態の場合のように、電圧制御器３０７は、可変電圧供給をＤＵＣ３０３およびＢＩＳＴハードウェア３０５の両方へ提供するように動作可能であり、一方クロック制御器３０９は、可変クロック信号をＤＵＣ３０３へ提供するように動作可能である。クロック信号もＢＩＳＴハードウェア３０５へ供給される。両制御器３０７、３０９は、外部のソフトウェアまたはハードウェア制御手段（図示せず）の使用により制御される。制御器３０７、３０９は、ＩＣ３０１のテスト・インタフェースを介してデータを受信する。

前述したように、ＤＵＣ３０３はＩＣ３０１の機能を提供し、ＢＩＳＴハードウェア３０５、電圧制御器３０７、およびクロック制御器３０９などの、ＩＣ３０１の他の部分はすべて、ＩＣ３０１のテスト機能を提供する補助的な要素である。

図３の実施形態では、外部ハードウェアまたはソフトウェア制御器が、特徴化プロセスを行うために使用される。テスト刺激は、ＢＩＳＴモジュール３０９によって内部で生成される。テスト結果は、テスト・インタフェースによって出力される。

図２のシステムと同様の方式で、制御器３０７、３０９は、ＤＵＣ３０３の特徴化パラメータを変化させるように動作可能である。特徴化パラメータの各値に対し、テストがＤＵＣ３０３で行なわれる。このようにして。ＤＵＣ３０３の特徴化が行われ、その結果は上記のようにＩＣから出力される。この結果は、制御器３０７、３０９により制御されるパラメータ（すなわち、図３の例におけるそれぞれ電圧およびクロック期間）に関してＤＵＣ３０３の特徴化を提供するように、図１に示されているものと同様のシュムー・プロットを生成するために使用されることができる。

図２および図３の実施形態はＢＩＣＣ機能を提供するが、外部（ＩＣ２０１、ＩＣ３０１に対して）のソフトウェアまたはハードウェアの使用が必要となる。このようにして、内部グローバル制御モジュールが必要とされないので、ＩＣの面積が節約される。

図４は、本発明の別の実施形態によるＩＣ４０１を示している。図４では、ＢＩＣＣシステムは、図３に示すものと同様の電圧制御器４０３、クロック制御器４０５、ＤＵＣ４０７、およびＢＩＳＴハードウェア４０９によって提供されるＢＩＳＴ機能を備える。

テスト・インタフェースは、グローバル制御器４１１に命令を供給するために設けられる。動作の一方法では、グローバル制御器４１１は、特徴化プロセスを開始するために、テスト・インタフェースを介してプロンプトを受信する。プロンプトは、プロセスを始めるためのグローバル制御器４１１に対する要求を含み、またプロセス中に特徴化されるべきチップ４０１のパラメータを含むこともできる。

プロンプト・データを受信すると、制御器４１１は、制御器４０３、４０５の使用により、チップ４０１の幾つかのパラメータ（この場合はそれぞれ電圧およびクロック信号を制御する）を変化させるように動作可能である。

特に、グローバル制御器４１１は、テスト・インタフェースを介して必要なプロンプトおよび特徴化パラメータを受信した後、制御器４０３、４０５の使用によりＤＵＣ４０７の幾つかのパラメータを変化させるように動作可能である。図４に示された例では、制御器４０３、４０５は、ＤＵＣ４０７の電圧およびクロック信号それぞれを制御し、したがってＩＣ供給電圧およびクロック周波数に関してＤＵＣ４０７の特徴化を行えるようにするであろう。このような特徴化は通常、図１を参照して前述したようにシュムー・プロットの形態で示される。

グローバル制御器４１１は、「仮想」シュムー・プロットが生成されることができるように、制御器４０３、４０５を繰り返しプログラムするように動作可能である。

図２および図３により例示されるような本発明の実施形態は、「仮想」シュムー・プロットの生成を可能にするのに有利であるが、特徴化パラメータ制御器にデータを提供するグローバル制御器の代わりに、ソフトウェアまたはハードウェアからテスト・インタフェースを介してデータが提供される。

ＢＩＳＴが特徴化プロセスに使用される（図３および図４）場合、シュムー・プロットは、合格／不合格情報だけを有するであろう。しかし、ＢＩＳＴが使用されない（図２）場合、シュムー・プロットは、１テスト当りの不合格の数も含むことができる。しかし、通常は、本発明の特徴化プロセスによって生成されるような仮想シュムー・プロットは、外部テスト機器を使用して生成されたものと同じである。テスト機器によって生成されたシュムー・プロットに対して必要な場合には、シュムー・プロットを見て評価することができるように、外部ソフトウェアが必要とされる。

本発明は電圧制御器およびクロック制御器に関して説明されているが、ＤＵＣ４０３の任意の適当なパラメータが制御器４０３、４０５によって制御されることができることが当業者には理解されよう。電圧制御器およびクロック制御器の使用は、限定することが意図されてはおらず、本発明によりもたらされる発明概念および特定の利点をより良く説明するために含まれているにすぎない。

ＩＣ４０１に利用可能なメモリ・モジュール４１３がある場合、シュムー・プロット生成の終わりにそれを読み出せるように、生成されたシュムー・プロットをメモリに保存できる。このことは、クロック／電圧データが測定サイクル毎に引き続いてＩＣから出力される必要がなくなるので、特徴化プロセスが迅速化されるのを可能にする。

しかし利用可能なメモリ・モジュールがない場合、特徴化情報はテスト・インタフェースを介して直接出力される。

図２〜図４を参照して、かつこれらの図に示された例は、本発明によって実施される発明概念をより良く説明するために提示され、限定されることが意図されていないことが当業者には理解されよう。特に、本明細書で明示的に述べられていない本発明の代替実施形態も可能であることが理解されよう。具体的には、（チップ上に存在する制御モジュールおよびテスト・モジュールの数を決定する）オンチップおよびオフチップで行なわれるタスクの厳密な性質は、たとえば特定のアプリケーションに適合させるために、またはチップ面積を節約するために変化させられることができる。したがって、図面を参照して上述した実施形態は、本発明の発明概念によるＩＣアーキテクチャの３つの特定例を提示しているにすぎない。

特徴化されるデバイスに対するシュムー・プロットである。 本発明の一態様によるＩＣアーキテクチャを示す図である。 本発明の別の態様によるＩＣアーキテクチャを示す図である。 本発明の別の態様によるＩＣアーキテクチャを示す図である。

Claims (24)

1. 機能デバイスを備える半導体デバイスであって、
   前記デバイスに対して特徴化データを提供するように動作可能である一体式特徴化ユニットを特徴とする、半導体デバイス。
2. 前記一体式特徴化ユニットが、前記デバイスの動作パラメータを制御するための制御信号を提供するように動作可能である、請求項１に記載の半導体デバイス。
3. 前記一体式特徴化ユニットが、前記デバイスの電圧供給を制御するための制御信号を提供するように動作可能である、請求項２に記載の半導体デバイス。
4. 前記一体式特徴化ユニットが、前記デバイスのクロック信号を制御するための制御信号を提供するように動作可能である、請求項２または３に記載の半導体デバイス。
5. 前記機能デバイスがテスト・データを受信するように動作可能である、請求項１から４のいずれか一項に記載の半導体デバイス。
6. 前記機能デバイスが、前記テスト・データに応答して、テスト応答を提供するように動作可能である、請求項５に記載の半導体デバイス。
7. 前記機能デバイスが、前記一体式特徴化ユニットから制御信号を受信するように動作可能である、請求項５または６に記載の半導体デバイス。
8. 前記一体式特徴化ユニットが、前記デバイスの外部からクロック信号を提供するように動作可能である、請求項４に記載の半導体デバイス。
9. テスト・インタフェースを備え、前記一体式特徴化ユニットが、前記テスト・インタフェースを介してデータを受信するように動作可能である、前記請求項のいずれか一項に記載の半導体デバイス。
10. 前記一体式特徴化ユニットへ制御データを提供するように動作可能であるソフトウェア制御手段をさらに含む、前記請求項のいずれか一項に記載の半導体デバイス。
11. 前記一体式特徴化ユニットへ制御データを提供するように動作可能であるハードウェア制御手段をさらに含む、前記請求項のいずれか一項に記載の半導体デバイス。
12. 前記制御手段が、前記デバイスのテスト・インタフェースを介して前記一体式特徴化ユニットへ制御データを提供するように動作可能である、請求項１０または１１に記載の半導体デバイス。
13. 前記機能デバイスへテスト・データを提供するように動作可能である組み込みテスト・ハードウェアをさらに含む、請求項５に記載の半導体デバイス。
14. 前記組み込みテスト・ハードウェアがＩＥＥＥ１１４９．１に準拠している、請求項１３に記載の半導体デバイス。
15. テスト・インタフェースを備え、前記組み込みテスト・ハードウェアが前記デバイスのテスト・インタフェースを介してテスト・データを受信するように動作可能である、請求項１３または請求項１４に記載の半導体デバイス。
16. 前記組み込みテスト・ハードウェアが、前記機能デバイスへ供給する前記テスト・データに応答して、テスト応答データを提供するように動作可能である、請求項１３から１５のいずれか一項に記載の半導体デバイス。
17. 前記組み込みテスト・ハードウェアが、前記デバイスから前記テスト応答データを出力するように動作可能である、請求項１６に記載の半導体デバイス。
18. 前記デバイスの特徴化データを保存するように動作可能であるメモリ・モジュールをさらに含む、前記請求項のいずれか一項に記載の半導体デバイス。
19. 前記一体式特徴化ユニットへ制御データを提供するように動作可能である制御器をさらに含む、前記請求項のいずれか一項に記載の半導体デバイス。
20. 前記制御器が、前記組み込みテスト・ハードウェアへ制御データを提供するように動作可能である、請求項１３に付加された場合の請求項１９に記載の半導体デバイス。
21. 前記制御器が前記メモリ・モジュールと通信するように動作可能である、請求項１８に付加された場合の請求項１９に記載の半導体デバイス。
22. 前記制御器が、前記デバイスのテスト・インタフェースを越えてデータを受信するように動作可能である、請求項１９に記載の半導体デバイス。
23. 機能デバイスを備える半導体デバイスを特徴化する方法であって、
    前記半導体デバイスに一体式特徴化ユニットを設けること、および前記一体式特徴化ユニットから特徴化データを得ることを特徴とする、方法。
24. 前記デバイスの動作パラメータを制御するための制御信号を提供することをさらに含む、請求項２３に記載の方法。

Images