JPH028450B2 - - Google Patents
Info
- Publication number
- JPH028450B2 JPH028450B2 JP58119507A JP11950783A JPH028450B2 JP H028450 B2 JPH028450 B2 JP H028450B2 JP 58119507 A JP58119507 A JP 58119507A JP 11950783 A JP11950783 A JP 11950783A JP H028450 B2 JPH028450 B2 JP H028450B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- substrate
- algaas
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 35
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 33
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 10
- 230000008020 evaporation Effects 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims description 7
- 230000005533 two-dimensional electron gas Effects 0.000 description 11
- 239000007789 gas Substances 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 125000005842 heteroatom Chemical group 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は高速半導体素子特にヘテロ接合境界面
に形成された二次元電子層をチヤネルとする半導
体素子の製造方法に関する。
に形成された二次元電子層をチヤネルとする半導
体素子の製造方法に関する。
（従来技術の説明）
従来より珪素を主体とした高速集積回路が知ら
れている。しかしながら最近この従来の高速集積
回路の代わり、分子線エピタキシー（MBE）法
或いは有機金属熱分解（MOCVD）法で形成し
たGaAs／GaAlAsのヘテロ接合を有効に利用し
た半導体素子を用いた超高速集積回路が提案され
ている。
れている。しかしながら最近この従来の高速集積
回路の代わり、分子線エピタキシー（MBE）法
或いは有機金属熱分解（MOCVD）法で形成し
たGaAs／GaAlAsのヘテロ接合を有効に利用し
た半導体素子を用いた超高速集積回路が提案され
ている。
第１図及び第２図はこのような超高速集積回路
に用いられる従来の半導体素子の一例の構造及び
その製造方法を説明するための断面図である。
に用いられる従来の半導体素子の一例の構造及び
その製造方法を説明するための断面図である。
第１図はGaAs／AlGaAsのヘテロ接合境界面
（以下単にヘテロ界面と称する）における高移動
二次元電子ガスをチヤネル層とする従来の電界効
果トランジスタ（以下単にFETと称する）を示
す。このFET素子はGaAs基板１上に高純度
GaAs層２、AlGaAs層３を分子線エピタキシー
法（以下単にMBEと称する）により順次に連続
成長させた後、このAlGaAs層３上にソース電極
４、ドレイン電極５及びゲート電極６を形成して
いる。尚、点線８及び９で囲まれた領域はソース
領域及びドレイン領域として夫々作用する領域で
ある。このように構成されたFET素子は高速
FETとして動作する。これは、バンドギヤツプ
（禁制帯幅）の小さい高純度GaAsの半導体層と、
バンドギヤツプの大きいAlGaAsの半導体層とを
交互に成長させた超格子構造又は両半導体層の単
一のヘテロ接合構造において、不純物の変調ドー
ピングすなわちAlGaAs層にのみ選択的にｎ型の
ドーピングを行うGaAsとAlGaAsとの電子親和
力の差によりAlGaAs層の電子が高純度GaAs層
に移り、ヘテロ界面に第１図に破線７で示すよう
に二次元的に広がつた電子ガスの層が出来、この
電子ガスはイオン化したドナー不純物と空間的に
離れているためクーロン散乱が少なく従つて特に
低温において電子移動度が高くなりよつて高速動
作すると説明されている。
（以下単にヘテロ界面と称する）における高移動
二次元電子ガスをチヤネル層とする従来の電界効
果トランジスタ（以下単にFETと称する）を示
す。このFET素子はGaAs基板１上に高純度
GaAs層２、AlGaAs層３を分子線エピタキシー
法（以下単にMBEと称する）により順次に連続
成長させた後、このAlGaAs層３上にソース電極
４、ドレイン電極５及びゲート電極６を形成して
いる。尚、点線８及び９で囲まれた領域はソース
領域及びドレイン領域として夫々作用する領域で
ある。このように構成されたFET素子は高速
FETとして動作する。これは、バンドギヤツプ
（禁制帯幅）の小さい高純度GaAsの半導体層と、
バンドギヤツプの大きいAlGaAsの半導体層とを
交互に成長させた超格子構造又は両半導体層の単
一のヘテロ接合構造において、不純物の変調ドー
ピングすなわちAlGaAs層にのみ選択的にｎ型の
ドーピングを行うGaAsとAlGaAsとの電子親和
力の差によりAlGaAs層の電子が高純度GaAs層
に移り、ヘテロ界面に第１図に破線７で示すよう
に二次元的に広がつた電子ガスの層が出来、この
電子ガスはイオン化したドナー不純物と空間的に
離れているためクーロン散乱が少なく従つて特に
低温において電子移動度が高くなりよつて高速動
作すると説明されている。
しかしながら、この第１図のFET素子では表
面がAlGaAs層であるため、ゲート６のシヨツト
キ接合の特性が不安定となるばかりか、AlGaAs
層３のキヤリア数が多いため、ゲート電圧によつ
て二次電子ガスの濃度を変調するためには
AlGaAs層３の厚さを精密に制御しなくてはなら
ないという欠点があつた。さらに、AlGaAs層を
介して二次元電子ガスにオーム性電極を形成する
ため、接触抵抗が大きくなるという欠点もあつ
た。
面がAlGaAs層であるため、ゲート６のシヨツト
キ接合の特性が不安定となるばかりか、AlGaAs
層３のキヤリア数が多いため、ゲート電圧によつ
て二次電子ガスの濃度を変調するためには
AlGaAs層３の厚さを精密に制御しなくてはなら
ないという欠点があつた。さらに、AlGaAs層を
介して二次元電子ガスにオーム性電極を形成する
ため、接触抵抗が大きくなるという欠点もあつ
た。
他方、第１図のFET素子のヘテロ接合を形成
する半導体層を入れ替えた第２図に示すような従
来の他のFET素子が提案されており、この素子
においては、GaAs基板１１上に、MBE法によ
り、GaAsバツフアー層１２、AlGaAsバツフア
ー層１３、ｎ型AlGaAs層１４、高純度GaAs層
１５を連続的に成長させた後、高純度GaAs層１
５上にソース電極１６、ドレイン電極１７及びゲ
ート電極１８を夫々形成した構造となつている。
ここにおいて、点線２０及び２１で囲まれた領域
は通常の半導体製造技術で形成されているソース
及びドレインとして作用する領域である。そして
このFET素子では高純度GaAs１５とその下側ｎ
型AlGaAs層１４とのヘテロ界面に破線１９で示
すようなチヤネル層すなわち二次元電子層（ガ
ス）が形成される。
する半導体層を入れ替えた第２図に示すような従
来の他のFET素子が提案されており、この素子
においては、GaAs基板１１上に、MBE法によ
り、GaAsバツフアー層１２、AlGaAsバツフア
ー層１３、ｎ型AlGaAs層１４、高純度GaAs層
１５を連続的に成長させた後、高純度GaAs層１
５上にソース電極１６、ドレイン電極１７及びゲ
ート電極１８を夫々形成した構造となつている。
ここにおいて、点線２０及び２１で囲まれた領域
は通常の半導体製造技術で形成されているソース
及びドレインとして作用する領域である。そして
このFET素子では高純度GaAs１５とその下側ｎ
型AlGaAs層１４とのヘテロ界面に破線１９で示
すようなチヤネル層すなわち二次元電子層（ガ
ス）が形成される。
この第２図に示す構造のFET素子は第１図に
示した構造のFETの有する欠点を除去するが、
文献刊行物「Journal of Applied Physics」
Vol.53、No.２、1982年２月の第1030頁〜1033頁に
掲載されたH.Morkoc、T.J.Drummond及びR.
Fischer等による論文の記載（特に第３図）から
も明らかなように、二次元電子ガス１９の移動度
は同一条件下で成長させた第１図のFET素子の
二次元電子ガス７の移動度より遥かに低く、例え
ば、成長時の基板温度600−680℃の範囲で得られ
た後者の78〓の平均移動度は90000cm2／Vsである
のに対し、前者の680℃の基板温度までの範囲で
得られた78〓の移動度は2000cm2／Vs程度で、最
大700℃ろ基板温度での8500cm2／Vsであり、特に
前者のすなわち第２図に示す構造のFET素子の
移動度はMBE法による成長時の基板温度に著し
く依存することが判つた。
示した構造のFETの有する欠点を除去するが、
文献刊行物「Journal of Applied Physics」
Vol.53、No.２、1982年２月の第1030頁〜1033頁に
掲載されたH.Morkoc、T.J.Drummond及びR.
Fischer等による論文の記載（特に第３図）から
も明らかなように、二次元電子ガス１９の移動度
は同一条件下で成長させた第１図のFET素子の
二次元電子ガス７の移動度より遥かに低く、例え
ば、成長時の基板温度600−680℃の範囲で得られ
た後者の78〓の平均移動度は90000cm2／Vsである
のに対し、前者の680℃の基板温度までの範囲で
得られた78〓の移動度は2000cm2／Vs程度で、最
大700℃ろ基板温度での8500cm2／Vsであり、特に
前者のすなわち第２図に示す構造のFET素子の
移動度はMBE法による成長時の基板温度に著し
く依存することが判つた。
従来、MBE法によつてGaAs基板上にGaAs或
いはAlGaAsの膜を成長させる場合、GaAs基板
上の表面酸化膜が蒸発するのを確認して膜の成長
を行つている。この表面酸化膜の蒸発温度は約
580℃程度であるので、この成長時の基板温度を
580℃以上に設定している。他方、文献刊行物
「Applied Physics Letter」Vol.38、No.９、1981
年５月１日の第708頁〜第710頁に掲載されたW.I.
Wang、S.Judaprawira、C.E.C.Wood及びL.F.
Eastman等による論文及び「Applied Physcs
Letter」Vol.38、No.６、1981年３月15日の第427
頁〜第429頁に掲載されたP.D.Kirchner、J.M.
Woodall、J.L.Freeout及びG.D.Pettit等による論
文からも明らかなように、AlGaAs膜の成長に関
しては基板温度が高いほど良い膜が出来ることが
報告されている。しかしながら、第２図に示す構
造のFET素子の場合には前述したように成長時
の基板温度を700℃と高く設定しても78〓での移
動度は8500cm2／Vs程度であり、この素子を高速
度半導体素子に適用するには移動度が低すぎる欠
点がある。
いはAlGaAsの膜を成長させる場合、GaAs基板
上の表面酸化膜が蒸発するのを確認して膜の成長
を行つている。この表面酸化膜の蒸発温度は約
580℃程度であるので、この成長時の基板温度を
580℃以上に設定している。他方、文献刊行物
「Applied Physics Letter」Vol.38、No.９、1981
年５月１日の第708頁〜第710頁に掲載されたW.I.
Wang、S.Judaprawira、C.E.C.Wood及びL.F.
Eastman等による論文及び「Applied Physcs
Letter」Vol.38、No.６、1981年３月15日の第427
頁〜第429頁に掲載されたP.D.Kirchner、J.M.
Woodall、J.L.Freeout及びG.D.Pettit等による論
文からも明らかなように、AlGaAs膜の成長に関
しては基板温度が高いほど良い膜が出来ることが
報告されている。しかしながら、第２図に示す構
造のFET素子の場合には前述したように成長時
の基板温度を700℃と高く設定しても78〓での移
動度は8500cm2／Vs程度であり、この素子を高速
度半導体素子に適用するには移動度が低すぎる欠
点がある。
（発明の目的）
本発明は上述した従来の半導体素子の欠点に鑑
みなれたもので、その目的は高純度GaAs層の厚
さの精密な制御を必要とせず、接触抵抗が小さく
しかも二次元電子ガスの移動度が高い高速半導体
素子の製造方法を提供することにある。
みなれたもので、その目的は高純度GaAs層の厚
さの精密な制御を必要とせず、接触抵抗が小さく
しかも二次元電子ガスの移動度が高い高速半導体
素子の製造方法を提供することにある。
（発明の構成）
この目的の達成を図るため、本発明による方法
ではヘテロ接合形成時の基板温度を、この基板の
表面酸化膜の蒸発温度より低い温度とすることを
特徴とする。
ではヘテロ接合形成時の基板温度を、この基板の
表面酸化膜の蒸発温度より低い温度とすることを
特徴とする。
この基板温度は蒸発温度を基準として約20℃〜
180℃低い温度範囲に設定するのが好適である。
180℃低い温度範囲に設定するのが好適である。
又、この基板をGaAs基板とし、第一半導体層
をAlGaAs層とし、第二半導体層をGaAs層とす
ることが出来る。
をAlGaAs層とし、第二半導体層をGaAs層とす
ることが出来る。
（実施例の説明）
以下、図面により本発明の実施例につき説明す
る。
る。
本発明は上述した第２図に示す構造のFET素
子に対応する構造を有する半導体素子の製造に係
るものであり、従つてこの第２図を再び用いて本
発明の一実施例であるFET素子につき説明する。
子に対応する構造を有する半導体素子の製造に係
るものであり、従つてこの第２図を再び用いて本
発明の一実施例であるFET素子につき説明する。
第２図に示すように、MBE法を用いて、
GaAs基板１１上にこの基板側から順次に約1000
Åの厚さのGaAsバツフア層１２、約1000Åの
AlGaAsバツフア層１３、第一半導体層としての
約500Åの厚さの珪素ドープAlGaAs層１４、第
二半導体層としての約5000Åの厚さのノンドープ
GaAs層１５を連続させ、珪素ドープAlGaAs層
１４とノンドープGaAs層１５とのヘテロ接合２
２を形成する。そして通常の半導体装置の製造技
術を用いて、ソース及びドレイン用の領域（点線
２０，２１で囲まれた領域）と、ノンドープ
GaAs層１５上のソース電極１６、ドレイン電極
１７及びゲート電極１８とを形成する。このよう
に形成された半導体素子では、ヘテロ接合２２の
境界面に存在する二次元電子ガス１９によりチヤ
ネル層が形成され、このチヤネル層をゲート電極
１８の印加電圧により制御してソース電極１６か
らドレイン電極１７に流れる電流を変調すること
が出来る。
GaAs基板１１上にこの基板側から順次に約1000
Åの厚さのGaAsバツフア層１２、約1000Åの
AlGaAsバツフア層１３、第一半導体層としての
約500Åの厚さの珪素ドープAlGaAs層１４、第
二半導体層としての約5000Åの厚さのノンドープ
GaAs層１５を連続させ、珪素ドープAlGaAs層
１４とノンドープGaAs層１５とのヘテロ接合２
２を形成する。そして通常の半導体装置の製造技
術を用いて、ソース及びドレイン用の領域（点線
２０，２１で囲まれた領域）と、ノンドープ
GaAs層１５上のソース電極１６、ドレイン電極
１７及びゲート電極１８とを形成する。このよう
に形成された半導体素子では、ヘテロ接合２２の
境界面に存在する二次元電子ガス１９によりチヤ
ネル層が形成され、このチヤネル層をゲート電極
１８の印加電圧により制御してソース電極１６か
らドレイン電極１７に流れる電流を変調すること
が出来る。
ところで、既に説明した通り、この半導体素子
を高速素子とするためにはチヤネル層１９を形成
する二次形電子ガスの移動度を高くすることが必
要であり、この移動度は成長時の基板温度と関係
するものであつた。そこでこの出願の発明者はこ
の移動度と成長時の基板温度との関係を実験によ
り調べたところ、第３図に示すような関係がある
ことが判つた。この第３図は横軸を二次元電子ガ
スが形成されるヘテロ界面形成時の基板温度
（℃）とし、縦軸をシートキヤリア数５×10″cm-2
の二次元電子ガスの液体窒素温度（77〓）におけ
るホール移動度としてプロツトして示した図であ
る。この場合、基板温度をGaAs表面酸化膜が蒸
発する温度（T0）を基準として示す。この実験
結果より、基板温度を約T0−20℃〜T0−180℃の
範囲で77〓のホール移動度が40000cm2／Ｖ・sec以
上となることが判つた。
を高速素子とするためにはチヤネル層１９を形成
する二次形電子ガスの移動度を高くすることが必
要であり、この移動度は成長時の基板温度と関係
するものであつた。そこでこの出願の発明者はこ
の移動度と成長時の基板温度との関係を実験によ
り調べたところ、第３図に示すような関係がある
ことが判つた。この第３図は横軸を二次元電子ガ
スが形成されるヘテロ界面形成時の基板温度
（℃）とし、縦軸をシートキヤリア数５×10″cm-2
の二次元電子ガスの液体窒素温度（77〓）におけ
るホール移動度としてプロツトして示した図であ
る。この場合、基板温度をGaAs表面酸化膜が蒸
発する温度（T0）を基準として示す。この実験
結果より、基板温度を約T0−20℃〜T0−180℃の
範囲で77〓のホール移動度が40000cm2／Ｖ・sec以
上となることが判つた。
この第３図に示すような関係が得られるのは、
MBE法による成長中の珪素ドーパント（Si）の
表面蓄積効果が基板温度の低下に従つて少なくな
り、この基板温度を下げるとこれに応じて移動度
が上がり、又基板温度をさらに下げるとヘテロ界
面の平坦さが悪くなり移動度が下がることに起因
すると思われる。
MBE法による成長中の珪素ドーパント（Si）の
表面蓄積効果が基板温度の低下に従つて少なくな
り、この基板温度を下げるとこれに応じて移動度
が上がり、又基板温度をさらに下げるとヘテロ界
面の平坦さが悪くなり移動度が下がることに起因
すると思われる。
そこで本発明においては、上述したMBE法を
用いて珪素ドープAlGaAs層１４とノンドープ
GaAs層１５とのヘテロ界面を成長させる時の基
板温度をGaAsの表面酸化膜が蒸発する温度を基
準としてこの蒸発温度よりも低い温度、特にこの
蒸発温度を基準として約20℃〜180℃下の温度範
囲に設定するのが好適である。
用いて珪素ドープAlGaAs層１４とノンドープ
GaAs層１５とのヘテロ界面を成長させる時の基
板温度をGaAsの表面酸化膜が蒸発する温度を基
準としてこの蒸発温度よりも低い温度、特にこの
蒸発温度を基準として約20℃〜180℃下の温度範
囲に設定するのが好適である。
（発明の効果）
このように本発明によれば基板の上側にMBE
法でこの基板側からバンドギヤツプの大きい第一
半導体層であるｎ型AlGaAs層１４とバンドギヤ
ツプの小さい第二半導体層である高純度GaAs層
１５とのヘテロ界面を成長させる時の基板温度を
上述したように表面酸化物である膜の蒸発温度よ
り約20℃〜180℃低い温度範囲に設定するので、
このようにして形成された半導体素子のヘテロ界
面における二次元電子ガスの移動度を高くするこ
とが出来、従つてこの二次元電子層すなわち電子
ガス１９をチヤネル層として使用する高速度の半
導体素子を実現することが出来る。
法でこの基板側からバンドギヤツプの大きい第一
半導体層であるｎ型AlGaAs層１４とバンドギヤ
ツプの小さい第二半導体層である高純度GaAs層
１５とのヘテロ界面を成長させる時の基板温度を
上述したように表面酸化物である膜の蒸発温度よ
り約20℃〜180℃低い温度範囲に設定するので、
このようにして形成された半導体素子のヘテロ界
面における二次元電子ガスの移動度を高くするこ
とが出来、従つてこの二次元電子層すなわち電子
ガス１９をチヤネル層として使用する高速度の半
導体素子を実現することが出来る。
又、本発明による方法に従つて製造された半導
体素子例えばFET素子の構造では、ゲート電極
１８を高純度GaAs層１５上に形成するので、ｎ
型のAlGaAs層１４の表面にゲート電極を形成し
たようにゲート電極に加えた電圧がイオン化した
ドナー不純物によつて減少することはなく、この
印加電圧が直接二次元電子ガス層に伝えられる。
このため高純度GaAs層１５の厚さを精密に制御
する必要はなく、高い相互コンダクタンスが得ら
れる。又FET素子表面がGaAs層１５であるため
ゲート電極１８のシヨツトキ接合の特性が安定に
なると共に、ソース電極１６、ドレイン電極１７
のオーム性電極を形成しやすく、その抵抗値も小
さくしやすい。さらに、GaAsはAlGaAsに対し
て安定であり、信頼性の高い素子を実現出来る。
体素子例えばFET素子の構造では、ゲート電極
１８を高純度GaAs層１５上に形成するので、ｎ
型のAlGaAs層１４の表面にゲート電極を形成し
たようにゲート電極に加えた電圧がイオン化した
ドナー不純物によつて減少することはなく、この
印加電圧が直接二次元電子ガス層に伝えられる。
このため高純度GaAs層１５の厚さを精密に制御
する必要はなく、高い相互コンダクタンスが得ら
れる。又FET素子表面がGaAs層１５であるため
ゲート電極１８のシヨツトキ接合の特性が安定に
なると共に、ソース電極１６、ドレイン電極１７
のオーム性電極を形成しやすく、その抵抗値も小
さくしやすい。さらに、GaAsはAlGaAsに対し
て安定であり、信頼性の高い素子を実現出来る。
（変形例の説明）
本発明は上述した実施例にのみ限定されるもの
ではなく多くの変更又は変形を行い得ること明ら
かである。例えば本発明を電界効果トランザスタ
につき説明したが、他の高移動度デバイスや超高
周波デバイスにも適用出来る。
ではなく多くの変更又は変形を行い得ること明ら
かである。例えば本発明を電界効果トランザスタ
につき説明したが、他の高移動度デバイスや超高
周波デバイスにも適用出来る。
又、上述した実施例とは異なり、基板上に直接
第一半導体層を形成した構造としてもよいし、或
いは又ヘテロ接合を超格子構造としてもよい。
第一半導体層を形成した構造としてもよいし、或
いは又ヘテロ接合を超格子構造としてもよい。
第１図は従来のGaAs−AlGaAsヘテロ界面に
おける高移動度二次元電子ガスをチヤネル層とす
る電界効果トランジスタを示す断面図、第２図は
従来及び本発明による半導体素子の製造方法の説
明に供する第１図と同様な電界効果トランジスタ
ではあるが第１図とは構造が異なる電界効果トラ
ンジスタの一実施例を示す図式的拡大断面図、第
３図は本発明の説明に供する第２図に示した電界
効果トランジスタの製造時における基板温度とホ
ール移動度との開係を示す特性曲線図である。 １１……基板（例えばGaAs基板）、１２……
バツフアー層（例えばGaAs）、１３……バツフ
アー層（例えばAlGaAs）、１４……第一半導体
層（例えばｎ型AlGaAs層）、１５……第二半導
体層（例えば高純度GaAs層）、１６……ソース
電極、１７……ドレイン電極、１８……ゲート電
極、１９……二次元電子ガス（又はチヤネル層）、
２０……ソース領域の境界を示す線、２１……ゲ
ート領域の境界を示す線。
おける高移動度二次元電子ガスをチヤネル層とす
る電界効果トランジスタを示す断面図、第２図は
従来及び本発明による半導体素子の製造方法の説
明に供する第１図と同様な電界効果トランジスタ
ではあるが第１図とは構造が異なる電界効果トラ
ンジスタの一実施例を示す図式的拡大断面図、第
３図は本発明の説明に供する第２図に示した電界
効果トランジスタの製造時における基板温度とホ
ール移動度との開係を示す特性曲線図である。 １１……基板（例えばGaAs基板）、１２……
バツフアー層（例えばGaAs）、１３……バツフ
アー層（例えばAlGaAs）、１４……第一半導体
層（例えばｎ型AlGaAs層）、１５……第二半導
体層（例えば高純度GaAs層）、１６……ソース
電極、１７……ドレイン電極、１８……ゲート電
極、１９……二次元電子ガス（又はチヤネル層）、
２０……ソース領域の境界を示す線、２１……ゲ
ート領域の境界を示す線。
Claims (1)
- １ GaAs基板上に分子線エピタキシー法で、
AlGaAsからなる第一半導体層及びGaAsからな
る第二半導体層をこの順序で成長し、両半導体層
間にヘテロ接合を形成する工程と、前記第一半導
体層に変調ドーピングを選択的に行なう工程とを
用い、ヘテロ接合境界面の二次元電子層をチヤネ
ルとする半導体素子を製造するに当り、前記ヘテ
ロ接合形成時の基板温度を該基板の表面酸化膜の
蒸発温度より20℃〜180℃低い温度とすることを
特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11950783A JPS6012773A (ja) | 1983-07-02 | 1983-07-02 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11950783A JPS6012773A (ja) | 1983-07-02 | 1983-07-02 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6012773A JPS6012773A (ja) | 1985-01-23 |
| JPH028450B2 true JPH028450B2 (ja) | 1990-02-23 |
Family
ID=14762969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11950783A Granted JPS6012773A (ja) | 1983-07-02 | 1983-07-02 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6012773A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2921835B2 (ja) * | 1988-02-04 | 1999-07-19 | 松下電器産業株式会社 | ヘテロ接合型電界効果トランジスタ |
| JP2650411B2 (ja) * | 1989-04-17 | 1997-09-03 | 日立電線株式会社 | 電界効果トランジスタ |
| JPH081955B2 (ja) * | 1991-08-21 | 1996-01-10 | ヒューズ・エアクラフト・カンパニー | 反転変調ドープされたヘテロ構造の製造方法 |
| JP3301357B2 (ja) * | 1997-08-26 | 2002-07-15 | 株式会社村田製作所 | 平行平板型プラズマｃｖｄ装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5752126A (en) * | 1980-09-16 | 1982-03-27 | Oki Electric Ind Co Ltd | Compound semiconductor device |
| JPS5913376A (ja) * | 1982-07-13 | 1984-01-24 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合を有する半導体薄膜 |
| JPS59106158A (ja) * | 1982-12-10 | 1984-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1983
- 1983-07-02 JP JP11950783A patent/JPS6012773A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5752126A (en) * | 1980-09-16 | 1982-03-27 | Oki Electric Ind Co Ltd | Compound semiconductor device |
| JPS5913376A (ja) * | 1982-07-13 | 1984-01-24 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合を有する半導体薄膜 |
| JPS59106158A (ja) * | 1982-12-10 | 1984-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6012773A (ja) | 1985-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0435904B2 (ja) | ||
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3604502B2 (ja) | 高電子移動度トランジスタ | |
| US5981986A (en) | Semiconductor device having a heterojunction | |
| JPH081955B2 (ja) | 反転変調ドープされたヘテロ構造の製造方法 | |
| JPH0810751B2 (ja) | 半導体装置 | |
| JP3447438B2 (ja) | 電界効果トランジスタ | |
| JPH028450B2 (ja) | ||
| KR100548047B1 (ko) | 전계효과트랜지스터 | |
| US6043143A (en) | Ohmic contact and method of manufacture | |
| JP2703885B2 (ja) | 半導体装置 | |
| JP2500459B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0669248A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| EP0552067A2 (en) | Field effect transistor and a fabricating method thereof | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP2001007324A (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2689877B2 (ja) | ヘテロ接合ｆｅｔの製造方法 | |
| JP2800457B2 (ja) | 半導体装置 | |
| JP2614490B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH03165576A (ja) | 量子細線半導体装置およびその製造方法 | |
| JPH01120871A (ja) | 半導体装置 | |
| JPH0695534B2 (ja) | ヘテロ構造半導体装置およびその製造方法 | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH10107257A (ja) | 電界効果トランジスタ |