JPS6012773A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は高速半導体素子特にヘテロ接合境界面に形成さ
れた二次元電子層をチャネルとする半導体素子の製造方
法に関する。

（従来技術の説明） 従来よ）珪素を主体とした高速集積回路が知られている
。しかしながら最近この従来の高速集積回路に代わシ、
分子線エピタキシー（ＭＢＥ　）法或いは有機金属熱分
解（ｙＩＤＣ■）法で形成したＧａＡｓ／ＧａＡｔＡｓ
のへテロ接合を有効に利用した半導体素子を用いた超高
速集積回路が提案されている。

第１図及び第２図はこのような超高速“集積回路＃１１
ｉｔｈいられる従来の半導体素子の一例の構造及び轡腔
製造方法を説明するための断面図である。

第１図はＧａＡｓ／ＡｔＧａＡｇのへテロ接合境界面（
以下単にヘテロ界面と称する）における高移動二次元電
子ガスをチャネル層とする従来の電界効果トランジスタ
（以下単にＦＥＴと称する）を示す。こ、のＦＥＴ素子
はＱａＡ３基板１上に高純度ＧａＡｓ層２゜ＡｔＧａＡ
ｓ層３を分子線エピタキシー法（以下単ニＭＢＥ法と称
する）によシ順次に連続成長させた後、このＡＡＧａＡ
ｓＡｔａＡｓ層ス電極４．ドレイン電極５及びダート電
極６を形成している。尚、点線８及び９で囲まれた領域
はソース領域及びドレイン領域として夫々作用する領域
である。このように構成されたＦＥＴ素子は高速ＦＥＴ
として動作する。

これは、バンドギャップ（禁制帯幅）の小さい高純度Ｇ
ａＡＳの半導体層と、バンドギャップの大きいＡｔＧａ
Ａｓの半導体層とを交互に成長させた超格子構造又は両
生導体層の単一のへテロ接合構造において、不純物の変
調ドーピングすなわちＡｔＧａＡｓ層にのみ選択的にｎ
型のドーピングを行うとＧａＡｓとＡｔＧａＡｓとの電
子、親和力の差によ、ｉｌ）　ＡｔＧａＡｓ層の電子が
高純度Ｇ　ａＡｓ層に移シ、ヘテロ界面にｍ１１図に破
線７で示すように二次元的に広がった電子ガスのがＡＡ
ＧａＡｓ層３であるため、ゲート６のショットキ接合の
特性が不安定となるばかりか、ＡＡＧａＡｓ層３のキャ
リア数が多いため、ダート電圧によって二次電子ガスの
濃度を変調するためにはＡＩＧ　ａＡ　ｓ層３の厚さを
精密に制御しなくてはならないという欠点があった。さ
らに、ＡｔＧａＡｓ層を介して二次元電子ガスにオーム
性電極を形成するため、接触抵抗が大きくなるという欠
点もあった。

他方、第１図のＦＥＴ素子のへテロ接合を形成する半導
体層を入れ替えた第２図に示すような従来の他のＦＥＴ
素子が提案されておシ、この素子においては、ＧａＡｓ
基板１１上に、ＭＢＥ法によ−９、ＧａＡｓバッファ一
層Ｊ　２　、　ＡＡＧａＡｓバッファ一層１３．ｎ型Ａ
ｔＧａＡｓ層１４．高純度ＧａＡｓ層１５を連続的に成
長させた後、高純度ＧａＡｓ層１５上にソース電極１６
、ドレイン電極１７及びダート電極１８を夫々形成した
構造となっている。ここにおいて、点線２０及び２ノで
囲まれた領域は通常の半導体製造技術で形成されている
ソース及びドレインとしこ、の第２図に示す構造のＦＥ
Ｔ素子は第１図に示した′構造のＦＥＴの有する欠点を
除゛去するが、文献刊ｍｌ物ｒ　Ｊｏｕｒｎａｌ　ｏｆ
　Ａｐｐｔｉｅｄ　Ｐｈｙｓｉｃｓ　Ｊ　Ｖｏｌ、５３
゜１（ｒ、２’−１９８２年２月の第１０３０頁〜第１
０３３頁に掲載されたＨ、Ｍｏｒｋｏｃ、Ｔ、Ｊ−Ｄｒ
ｕｍｍｏｎｄ及びＲ，Ｆｉ　５ｃｈｅｒ等による論文の
記載（特に第３図）からも明らかなように、二次元電子
ガス１９の移動度は同一条件下て成長させた第１図のＦ
ＥＴ素子の二次元電子ガス７の移動度より遥かに低く、
例えば、成長時の基板６１４度６００−６８０℃の範囲
で得られた後者のｑｋの平均移動度は約９０，０００　
ｃｍ２／　Ｖ＋であるのに対し前者の６８０℃の基板温
度までの範囲で得られた７８°Ｉ（の移動度は２，００
０　（７ｎ２／　Ｖｓ程度で、最大７００℃の基板温度
での８．５００　Ｃｒｎ２／Ｖｓであシ、特に前者のす
なわち第２図に示す構造のＦＥＴ素子の移動度はＭＢＥ
法による成長時の基板温度に著しく依存することが判っ
た。

従来、ＭＢＦＪ法によってＧａＡｓ基板上にＧａＡｓ或
いはＡｔＧａＡｓの膜を成長させる場合、ＧａＡｓ基板
上の表面酸化膜が蒸発するのを確認して膜の成長を行Ｓ
、Ｊｕｄａｐｒａｗｉｒａ、Ｃ，Ｅ、Ｃ，Ｗｏｏｄ及び
り、Ｆ、Ｅａｓｔｍａｎ等による論文及びｒ　Ａｐｐｌ
ｉｅｄ　Ｐｈｙｓｃｓ　Ｌｅｔｔｅｒ　Ｊ　Ｖｏｌ。

３８、Ａ６，１９８１年３月１５日の第４２７頁〜第４
２９頁に掲載されたＰ、Ｄ、Ｋｉｒｃｈｎｅｒ、Ｊ、Ｍ
、ＷｏｏｄａｔＡ、Ｊ’、Ｌ。

Ｆｒｅｅｏ’ｕｔ及びＧ、Ｄ、Ｐｅｔｔｉｔ等による論
文からも明らかなように、ＡｔＧａＡｓ膜の成長に関し
ては基板温度が高いほど良い膜が出来ることが報告され
ている。

しかしながら、第２図に示す構造のＦＥＴ素子の場合に
は前述したように成長時の基板温度を７００℃と高く設
定しても７８°にでの移動度は８，５００ｔ１ｎ２／ｖ
ｓ程度であシ、この素子を高速半導体素子に適用するに
は移動度が低すぎる欠点がある。

（発明の目的） 本発明は上述した従来の半導体素子の欠点に鑑みなされ
たもので、その目的は高純度ＧａＡｓ層の厚さの精密な
制御を必要とせず、接触抵抗が小さくしかも二次元電子
ガスの移動度が高い高速半導体素子の製造方法を提供す
ることにある。

（発明の構成） １の目的の達成を図るため、本発明による方法−７，；
、１１．ヘテロ接合形成時の基板温度を、この基板の枦
ト酸化膜の蒸発温度より低い温度とすることを有機とす
る。

・この基板温度は蒸発温度を基準として約２０℃〜１８
０℃低い温度範囲に設定するのが好適である。１ 又、この基板をＧａＡｓ基板とし、第一半導体層をＡｉ
ｎａＡ　ｓ層とし、第二半導体層をＧａＡ　８層とする
ことが出来る。

（実施例の説明） 以下、図面によシ本発明の実施例につき説明する。

本発明は上述した第２図に示す構造のＦＥＴ素子に対応
する構造を有する半導体素子の製造に係るものであシ、
従ってこの第２図を再び用いて本発明の一実施例である
ＦＥＴ素子につき説明する。

第２図に示すように、ＭＢＥ法を用いて、ＧａＡＳ基板
１１上にこの基板側から順次に約１０００Ｘの厚さのＧ
ａＡｓバッファ層１２．約１ｏ、ｏ　ＯＸのＡＡＧａＡ
ａノぐッファ層１３．第−半導体層としての約５００Ｘ
の厚さの珪素ドープＡＡＧａＡｓ層１４．第二半導体層
としての約５，０ＯＯＸの厚さのノンドープＧａＡｓ層
１５を連続成長させ、珪素ドープＡＬＧａＡｓ層１４と
ノン’＋ｙ旧プＧａＡｓ層１５とのへテロ接合２２を形
成する。

傭、て通常の半導体装置の製造技術を用いて、７１杯４
；及びドレイン用の領域（点線２０．　、２１で囲まれ
た領域）と、ノンドープＧａＡｓ層１５上のソース電極
１６．ドレイン電極１７及びりゝ−ト電極１８とを形成
する。このように形成された半導体素子では、ヘテロ接
合２２の境界面に存在する二次元電子ガス１９によシチ
ャネル層が形成され、このチャネル層をケ゛−ト電極１
８の印加電圧によシ制御してソース電極１６からドレイ
ン電極１７に流れる電流を変調することが出来る。

ところで、既に説明した通シ、この半導体素子を高速素
子とするためにはチャネル層１９を形成する二次元電子
ガスの移動度を高くすることが必要であシ、この移動度
は成長時の基板温度と関係するものであった。そこでこ
の出願の発明者はこの移動度と成長時の基板温度との関
係を実験により調べたところ、第３図に示すような関係
があることが判った。この第３図は横軸を二次元電子ガ
スが形成されるヘテロ界面形成時の基板温度（℃）とし
、縦軸をシートキャリア数が５　Ｘ　Ｉ　Ｏ”　ｃＩｎ
−２の二次元電子ガスの液体窒素温度（７７°Ｋ）にお
けるホール移動度としてプロットして示した図であイ、
−１この場合、基板温度をＧａＡｓ表面酸化膜が蒸発６
！１４＋、’ｍ度（Ｔｏ）を基準として示す。この実験
結看よ１９、基板温度を約Ｔｏ−２０℃〜’ｒｏ−ｉ８
Ｑ℃の興亜で７７°にのホール移動度が４０．０００　
ａｎ２／Ｖ　−５ｅｅ−８’ｌとなることが判った。

この第３図に示すような関係が得られるのは、ＭＢＥ法
による成長中の珪素ドーパン）（Ｓｉ）の表面蓄積効果
が基板温度の低下に従って少なくなり、この基板温度を
下げるとこれに応じて移動度が上がシ、又基板温度をさ
らに下げるとヘテロ界面の平坦さが悪くなシ移動度が下
がることに起因すると思われる。

そこで本発明においては、上述したＭＢＥ法を用いて珪
素ドープＡＡＧａＡｓ層１４とノンドープＧａＡｓ層Ｊ
５とのへテロ界面を成長させる時の基板温度をＧａＡｓ
の表面酸化膜が蒸発する温度を基準とじてとの蒸発温度
よシも低い温度、特にこの蒸発温度を　゛基準として約
２０℃〜１８０℃下の温度範囲に設定するのが好適であ
る。

（発明の効果） このように本発明によれば基板の上側にＭＢＥ法てこの
基板側からバンドギャップの大きい第一半導体層である
ｎ型ＡｔＧａＡｓ層１４とバンドギャップの小さい第二
半導体層である高純度ＧａＡｓ層１５とのへテロ界面を
成長させる時の基板温度を上述しｋＱうに表面酸化物で
ある膜の蒸発温度よシ約Ｔ！、や１℃〜１８０亡低い温
度範囲に設定するので、この胞ｐ・にして形成された半
導体素子のへテロ界面にシける二次元電子ガスの移動度
を高くすることが出来、従ってこの二次元電子層すなわ
ち電子ガス層９をチャネル層として使用する高速度の半
導体層＋１を実現することが出来る。

又、本発明による方法に従って製造された半導体素子例
えばＦＥＴ素子の構造では、デート電極１８を高純度Ｑ
ａＡｓ層１５上に形成するので、ｎ型のＡＡＧａＡｓ層
１４の表面にダート電極を形成したようにダート電極に
加えた電圧がイオン化したドナー不純物によって減少す
ることはなく、この印加電圧が直接二次元電子ガス層に
伝えられる。このため高純度ＧａＡｓ層１５の厚さを精
密に制御する必要はなく、高い相互コンダクタンスが得
られる〇又ＦＥＴ素子表面がＧａＡｓ層１５であるため
ダート電極１８のショットキ接合づ特性が安定になると
共に、ソース電極１６．ドレイン電極１７０オーム性電
極を形成しやすく、その抵抗値も小さくしやすい。さら
に、ＧａＡｓはＡｔＧａＡｓに対して安定であシ、信頼
性の高い素子を実現出来る。

（変形例の説明） 本発明は上述した実施例にのみ限定されるものでｈなく
多くの変更又は変形を行い得ること明らか！ｊ田ある。

例えば本発明を電界効果トランジスタに得き説明したが
、他の高移動度デバイスや超高層〜波デバイスにも適用
出来る。

又、上述した実施例とは異なり、基板上に直接第一半導
体層を形成した構造としてもよいし、或いは又ヘテロ接
合を超格子構造としてもよい。

【図面の簡単な説明】

第１図は従来のＧａＡｓ　−ＡＢ：１ａＡｇヘテロ界面
における高移動度二次元電子ガスをチャネル層とする電
界効果トランジスタを示す断面図、 第２図は従来及び本発明による半導体素子の製造方法の
説明に供する第１図と同様な電界効果トランジスタでは
あるが第１図とは構造が異なる電界効果トランジスタの
一実施例を示す図式的拡大断面図、 第３図は本発明の説明に供する一第２図に示した電界効
果トランジスタの製造時における基板温度と糸−ル移動
度との関係を示す特性曲線図である。 １１・・・基板（例えばＧａＡａ基板）、１２・・・バ
ッファ一層（例えばＧａＡａ　）、１３・・・バッファ
一層（例えばＡＬＧａＡｓ　）、１４・・・第一半導体
層（例えばｎ型ＡｔＧａＡｓ層）、１５・・・第二半導
体層（例えば高純度ＧａＡｓ層）、１６・・・ソース電
４Ｌ　Ｊ　７・・・ドレイン電極、１８・・・り）ＩＥ
４ｔｌｉｉ、’１９・・・二次元電子ガス（ｉ、’＋、
＜％チャネル層）、２ｏ・・・ソース領域の境界を示Ｉ
繍Ｎ、２１・・・ダート領域の境界を示す線。 特許出願人工業技術院長　川　１）裕　部第１図

Claims (1)

1. 【特許請求の範囲】 １、基板の上側に分子線エピタキシー法で該基板側から
   バンドギャップの異なる第−及び第二半導体層をこの順
   序で成させて両生導体層間にヘテロ接合を形成する工程
   と、前記第一半導体層に変調ドーピングを選択的に行う
   工程とを用い、ヘテロ接合境界面の二次元電子層をチャ
   ネルとする半島体、素子を製造するに当シ、前記へテロ
   接合形成精！の・基板温度を該基板の表面酸化膜の蒸発
   温度よ准１低い温度とすることを特徴とする半導体素子
   の複造方法。 −２，前記基板温度を前記表面酸化膜蒸発温度を基準と
   して約２０℃〜１８０℃低い温度範囲に設定す、ること
   を特徴とする特許請求の範囲第１項記載の半゛導体素子
   の製造方法。 ３、前記基板をＧａＡｓ基板とし、前記第一半導体層を
   ＡｔＧａＡｓ層とし及び前記第二半導体層をＧａＡｓ層
   としたことを特徴とする特許請求の範囲第１項又は第２
   項記載の半導体素子の製造方法。