JP2703885B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2703885B2 JP2703885B2 JP61111428A JP11142886A JP2703885B2 JP 2703885 B2 JP2703885 B2 JP 2703885B2 JP 61111428 A JP61111428 A JP 61111428A JP 11142886 A JP11142886 A JP 11142886A JP 2703885 B2 JP2703885 B2 JP 2703885B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- arsenide
- gallium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電子親和力が異なる半導体あるいは電子親和
力とエネルギーギャップとの和が異なる半導体のヘテロ
接合界面における２次元伝導を用いた半導体装置に関す
る。 （従来の技術） 電子親和力が異なる半導体あるいは電子親和力とエネ
ルギーギャップが異なる半導体のヘテロ接合界面に蓄積
される２次元電子あるいは正孔を用いた電界効果トラン
ジスタ（FET）はその蓄積される電子又は正孔が特に低
温において高移動度となることより近年ますます着目さ
れているものである。例えばガリウム砒素（以下、GaA
s）とｎ型にドープされたGaAs層より電子親和力の小さ
い半導体層例えばアルミニウムガリウム砒素（以下、Al
GaAs）層とのヘテロ接合界面のGaAs層側に蓄積される２
次元電子チャネルをゲート電子の電圧で制御して動作す
る。 さてこのようなトランジスタにおいて、界面に蓄積さ
れる２次元電子の面電荷密度はGaAsとGaAlAsのエネルギ
バンドの不連続量及びGaAlAs層へのｎ型不純物のドーピ
ング量によって決定され、エネルギーバンドの不連続量
が大きい方が電子の面電荷密度は増加し、トランジスタ
の動作においてはゲート及びソース間の抵抗の低減につ
ながる。したがってGaAlAs層のアルミニウム（以下Al）
組成を大きくすればエネルギバンドの不連続量が増加す
るが、Al組成が0.4付近でAlGaAsのエネルギーバンドが
直接遷移型より間接遷移型になり、エネルギバンドの不
連続量は大きくならない。しかもアルミニウム組成が0.
3近傍では直接遷移であっても間接遷移の影響をうけ制
御不可能な不純物準位を形成し、トランジスタの電流電
圧特性にヒステリシスを生じさせる。さらにAl組成の大
きいGaAlAs層は結晶成長中に酸素をとりこむ可能性が大
きくなり、コンタクト抵抗増大等の電気的特性劣化の場
合がある。したがってAlGaAs及びGaAsのヘテロ接合界面
に蓄積される２次元電子を用いた電界効果トランジスタ
（FET）の場合AlGaAsのAl組成は0.3程度である。同様に
２次元正孔を用いた場合AlGaAsのAl組成は0.5程度であ
る。 （発明が解決しようとする問題点） さて、半導体ヘテロ接合界面に２次元電子又は正孔を
蓄積させる場合、その接合界面近傍には界面準位等の電
子又は正孔捕獲中心が存在してはいけない。したがって
電子親和力の異なる二種類の半導体あるいは電子親和力
とエネルギ・ギャップの和の異なる二種類の半導体を用
いる場合捕獲中心の原因となる格子転位の発生をおさえ
るため両者の格子定数がほぼ同程度のものを選ぶ。した
がってたとえばIII族及びＶ族化合物半導体結晶の場合
基板特にGaAs及びインジウム基板と格子整合し、電子親
和力の異なる二種類の半導体、あるいは電子親和力とエ
ネルギギャップの和の異なる二種類の半導体を用いるこ
とによりおのずと電子親和力の差又は電子親和力とエネ
ルギギャップの和の違いに制約をうける。 本発明の目的は電子親和力の異なるあるいは電子親和
力とエネルギギャップの和の異なる２種類の半導体が格
子整合の制限をうけることなくより大きな電子親和力の
差、あるいは電子親和力とエネルギ・ギャップの和の違
いを形成し、たとえばヘテロ接合界面に蓄積する界面電
子濃度を高めることを可能にし、したがってソース抵抗
の小さいFET等の半導体装置を提供することにある。 （問題点を解決するための手段） 本発明は、第１の半導体上にこれより電子親和力の大
きい高純度あるいはｐ型の第２の半導体層が設けられ、
さらに該第２の半導体層上にこれより電子親和力の小さ
い第３の半導体層が設けられ、それらの第２と第３の半
導体層の界面の第２の半導体層側に電子チャネルが形成
された半導体装置において、前記第２の半導体層はイン
ジウムガリウム砒素、前記第１の半導体層はガリウム砒
素もしくはガリウムアルミニウム砒素であり、第３の半
導体層はガリウムアルミニウム砒素であり、前記第２と
第３の半導体層および第１と第２の半導体層は格子整合
せずしかも第２の半導体層の厚みを転位が生じる最小厚
み未満にし、かつ、第２の半導体層の伝導帯と第３の半
導体層の伝導帯の不連続量はガリウム砒素及びアルミニ
ウム組成が0.3のガリウムアルミニウム砒素層より形成
される伝導帯の不連続量よりも大きいことを特徴として
いる。 また本発明は第１の半導体上にこれより電子親和力と
エネルギーギャップの和の小さい高純度あるいはｎ型の
第２の半導体層が設けられさらに該第２の半導体層上に
これより電子親和力とエネルギーギャップの和の大きい
第３の半導体層が設けられそれらの第２と第３の半導体
層の界面の第２の半導体層側に正孔チャネルが形成され
た半導体装置において、前記第２の半導体層はインジウ
ムガリウム砒素で、前記第１の半導体層はガリウム砒素
もしくはガリウムアルミニウム砒素であり、第３の半導
体層はガリウムアルミニウム砒素であり、前記第２と第
３の半導体層および第１と第２の半導体層は格子整合せ
ずしかも第２の半導体層の厚みを転位の生じる最小厚み
未満にし、かつ、第２の半導体層の価電子帯と第３の半
導体層の価電子帯の不連続量はガリウム砒素及びアルミ
ニウム組成が0.5のガリウムアルミニウム砒素層より形
成される価電子帯の不連続量よりも大きいことを特徴と
している。 （作用） 第１の半導体上にこれより電子親和力の大きい第２の
半導体層を設け、さらに該第２の半導体層上にこれより
電子親和力の小さい第３の半導体層を設ける。したがっ
て電子は第２と第３又は第１と第２の半導体層の界面の
第２の半導体側に電子チャネルが形成されるが、このと
き第２の半導体層は従来のような格子整合していない。
しかし第２の半導体層の厚みはある一定の厚さ以下であ
り格子不整合による転位の発生は生じない。したがって
従来のような格子整合による伝導帯の不連続量への制約
がなくなりより大きな不連続量となるような二種類の半
導体を選ぶことができる。しかも転位が発生せず、した
がって界面準位等の電子捕獲中心も生じない。しかも、
２次元電子の場合、電子親和力の差がすくなくとも従来
のGaAlAs/GaAsヘテロ接合系でなおかつアルミニウム組
成が0.25以上の場合にはじめて電子の密度が大きくな
り，しかもIn組成を制御することによりAl組成比を下げ
ることができる。したがって、AlGaAs層を従来より直接
遷移型にすることができ、結晶成長中に酸素の取り込む
可能性が小さくなり、コンタクト抵抗が向上し、電子濃
度の向上によるシート抵抗の向上とともにシート抵抗と
コンタクト抵抗の和であるソース抵抗が低減し、トラン
ジスタの特性が向上する。 （実施例１） 以下図示に従いGaAs、インジウム組成が0.3のインジ
ウムガリウム砒素（以下In0.3Ga0.7As）及びAl組成が0.
25以上例えば0.3アルミニウムガリウム砒素（以下Al0.3
Ga0.7As）より構成する半導体装置の実施例を用いて本
発明を説明する。第１図は第１の半導体層として高純度
GaAs層１、第２の半導体層として高純度In0.3Ga0.7As層
２、第３の半導体層としてｎ型Ga0.7Al0.3As層３を用い
半導縁型GaAs基板４上にエピタキシャル成長した素子端
面図を示したものである。図中５はソース電極、６はゲ
ート電極、７はドレイン電極である。エピタキシャル法
は分子線エピタキシャル法で高純度ガリウム砒素層１を
約8000オングストローム、In0.3Ga0.7As層２を80オング
ストローム、シリコンを２×1018cm-3ドーピングしたAl
0.3Ga0.7As層を400オングストローム成長させ、アルミ
ニウムによりゲート電極６、さらに金及びゲルマニウム
さらにニッケルによりオーミック電極5,7を形成したも
のである。 第２図はこのトランジスタにおいて例えばノーマリオ
ン型の場合、ゲート下における深さ方向の熱平衡状態で
のエネルギーバンド状態図である。ここでEC,EV,EFはそ
れぞれ伝導帯下端のエネルギレベル、価電子帯上端のエ
ネルギレベル、フェルミレベルであり、ΔEC1はIn0.3Ga
0.7As及びGa0.7Al0.3As界面での電子親和力の差、ΔEC2
はGaAsとIn0.3Ga0.7As界面の電子親和力の差、φＢはゲ
ートショットキバリアのバリア高さ、９は電子の電荷量
であり、はGaAlAs層中のイオン化したドナーを模式的
に表わしている。 このような状態において透過型電子顕微鏡による観察
の結果In0.3Ga0.7As層中にはGaAs基板を上回る結晶転移
は観察されなかった。一方、In0.3Ga0.7Asの厚みが100
オングストロームでは基板を上回る結晶転位が観察さ
れ、100オングストロームが転位発生の最小厚みである
ことが判明した。 このような構造においてGa0.7Al0.3As層３はすべて空
乏化し、Ga0.7Al0.3As層３及びIn0.3Ga0.7As層２の境界
には２次元電子が蓄積することがこの面電荷密度はΔE
C1が大きいほど高くなりIn0.3Ga0.7AsとGa0.7Al0.3Asと
不連続量はIn0.3Ga0.7Asのバンドギャップを1.1eVさら
にGaAlAs層とのバンドギャップの差のうち３分の２が価
電子帯の不連続量になると仮定すると、約0.45eVと推定
される。その結果従来のGaAs及びGa0.7Al0.3Asを用いた
場合の不連続量0.25eVと比べ、本発明を用いた場合のΔ
EC1は約80％大きいと考えられる。又第２図に示される
構造において、シュボニコフデハース効果によって測定
された２次元電子の面電荷密度は1.5×1012cm-2であっ
た。一方従来の構造つまり第２図においてIn0.3Ga0.7As
層２を除いた構造の場合、測定された２次元電子の面電
荷密度は1.1×1012cm-2と本発明の約70％であった。さ
らに第１図に示したFETにおいてソース抵抗はミリメー
トル当り0.4オームであった。一方In0.3Ga0.7As層２を
除いた構造で同一工程により製作したFETではソース抵
抗はミリメートル当り0.6オームであった。又In0.3Ga
0.7As層が100オングストローム以上ではソース抵抗の低
減はみられなかった。本実施例ではインジウム組成は0.
3であったが、たとえばインジウム組成0.15及び0.23の
場合そのシート抵抗は0.3の場合と同様の値が得られ、
本発明のインジウム組成は0.3に限らない。 （実施例２） 以上実施例１と同様な構造GaAs,InGaAs,AlGaAsよりな
る半導体装置の実施例を用いて説明する。 本実施例は実施例１と異なり第３の半導体層としてAl
組成が0.2のGa0.8Al0.2Asを用いている。第１図に示す
ように第１の半導体層として高純度GaAs層1,第２の半導
体層として高純度In0.3Ga0.7As2、そしてGa0.8Al0.2As
を用い半絶縁型GaAs基板４上にエピタキシャル成長した
ものである。 このような構造においてIn0.3Ga0.7Asのバンドギャッ
プを1.1eVさらにGa0.8Al0.2As層とのバンドギャップの
差のうち３分の２が価電子帯の不連続量になると仮定す
ると約0.36eVと推定される。したがって実施例１と同様
従来のGaAs及びGa0.7Al0.3Asを用いた場合の不連続量0.
25eVと比べΔEC1は大きくなっている。そして２次元電
子の面電荷密度は1.4×1012cm-3となり従来の構造にお
ける２次元電子の面電荷密度より大きくなることが判明
した。そしてFETにおいて、実施例１と比較し、ソース
抵抗の低減がみとめられた。 以上の説明ではキャリアが電子の場合について説明し
た。キャリアが正孔の場合についても本発明は全く同様
に適用できる。この場合は正孔は価電子帯側に蓄積され
るため、第１図における第２の半導体としては電子親和
力とエネルギギャップの和が第１の半導体より小さいも
のを用いてさらに第１図の第３の半導体として電子親和
力とエネルギギャップの和が第２の半導体より大きいも
のを用い第３の半導体層にアクセプタを高密度にドーピ
ングする。ここで熱平衡状態におけるエネルギバンド状
態図は第３図のとおりである。ここでθはイオン化した
アクセプターを模式的に表わしたもので２′は２次元正
孔層である。 本実施例では基板は半絶縁性GaAsを用い、第１の半導
体層として高純度GaAs層、さらに第２の半導体層として
In0.3Ga0.7As層、第３の半導体層としてAl0.5Ga0.5Asを
用いる。本実施例ではインジウム組成は0.3であった
が、本発明のインジウム組成は0.3に限らない。 （発明の効果） 以上の説明から明らかなように本発明は格子定数の異
なる半導体を用いるにもかかわらず半導体層の厚みを薄
くすることにより、転位発生をおさえ、格子整合のとれ
た半導体を用いる場合と比べより大きな電子親和力の差
あるいは電子親和力とエネルギーギャップの和の違いを
もつヘテロ接合を形成でき、これを用いたFETにおいて
ソース抵抗を低減することが可能となるという利点があ
り、従来例に比較して半導体素子の性能向上を図ること
ができる効果は著しい。
力とエネルギーギャップとの和が異なる半導体のヘテロ
接合界面における２次元伝導を用いた半導体装置に関す
る。 （従来の技術） 電子親和力が異なる半導体あるいは電子親和力とエネ
ルギーギャップが異なる半導体のヘテロ接合界面に蓄積
される２次元電子あるいは正孔を用いた電界効果トラン
ジスタ（FET）はその蓄積される電子又は正孔が特に低
温において高移動度となることより近年ますます着目さ
れているものである。例えばガリウム砒素（以下、GaA
s）とｎ型にドープされたGaAs層より電子親和力の小さ
い半導体層例えばアルミニウムガリウム砒素（以下、Al
GaAs）層とのヘテロ接合界面のGaAs層側に蓄積される２
次元電子チャネルをゲート電子の電圧で制御して動作す
る。 さてこのようなトランジスタにおいて、界面に蓄積さ
れる２次元電子の面電荷密度はGaAsとGaAlAsのエネルギ
バンドの不連続量及びGaAlAs層へのｎ型不純物のドーピ
ング量によって決定され、エネルギーバンドの不連続量
が大きい方が電子の面電荷密度は増加し、トランジスタ
の動作においてはゲート及びソース間の抵抗の低減につ
ながる。したがってGaAlAs層のアルミニウム（以下Al）
組成を大きくすればエネルギバンドの不連続量が増加す
るが、Al組成が0.4付近でAlGaAsのエネルギーバンドが
直接遷移型より間接遷移型になり、エネルギバンドの不
連続量は大きくならない。しかもアルミニウム組成が0.
3近傍では直接遷移であっても間接遷移の影響をうけ制
御不可能な不純物準位を形成し、トランジスタの電流電
圧特性にヒステリシスを生じさせる。さらにAl組成の大
きいGaAlAs層は結晶成長中に酸素をとりこむ可能性が大
きくなり、コンタクト抵抗増大等の電気的特性劣化の場
合がある。したがってAlGaAs及びGaAsのヘテロ接合界面
に蓄積される２次元電子を用いた電界効果トランジスタ
（FET）の場合AlGaAsのAl組成は0.3程度である。同様に
２次元正孔を用いた場合AlGaAsのAl組成は0.5程度であ
る。 （発明が解決しようとする問題点） さて、半導体ヘテロ接合界面に２次元電子又は正孔を
蓄積させる場合、その接合界面近傍には界面準位等の電
子又は正孔捕獲中心が存在してはいけない。したがって
電子親和力の異なる二種類の半導体あるいは電子親和力
とエネルギ・ギャップの和の異なる二種類の半導体を用
いる場合捕獲中心の原因となる格子転位の発生をおさえ
るため両者の格子定数がほぼ同程度のものを選ぶ。した
がってたとえばIII族及びＶ族化合物半導体結晶の場合
基板特にGaAs及びインジウム基板と格子整合し、電子親
和力の異なる二種類の半導体、あるいは電子親和力とエ
ネルギギャップの和の異なる二種類の半導体を用いるこ
とによりおのずと電子親和力の差又は電子親和力とエネ
ルギギャップの和の違いに制約をうける。 本発明の目的は電子親和力の異なるあるいは電子親和
力とエネルギギャップの和の異なる２種類の半導体が格
子整合の制限をうけることなくより大きな電子親和力の
差、あるいは電子親和力とエネルギ・ギャップの和の違
いを形成し、たとえばヘテロ接合界面に蓄積する界面電
子濃度を高めることを可能にし、したがってソース抵抗
の小さいFET等の半導体装置を提供することにある。 （問題点を解決するための手段） 本発明は、第１の半導体上にこれより電子親和力の大
きい高純度あるいはｐ型の第２の半導体層が設けられ、
さらに該第２の半導体層上にこれより電子親和力の小さ
い第３の半導体層が設けられ、それらの第２と第３の半
導体層の界面の第２の半導体層側に電子チャネルが形成
された半導体装置において、前記第２の半導体層はイン
ジウムガリウム砒素、前記第１の半導体層はガリウム砒
素もしくはガリウムアルミニウム砒素であり、第３の半
導体層はガリウムアルミニウム砒素であり、前記第２と
第３の半導体層および第１と第２の半導体層は格子整合
せずしかも第２の半導体層の厚みを転位が生じる最小厚
み未満にし、かつ、第２の半導体層の伝導帯と第３の半
導体層の伝導帯の不連続量はガリウム砒素及びアルミニ
ウム組成が0.3のガリウムアルミニウム砒素層より形成
される伝導帯の不連続量よりも大きいことを特徴として
いる。 また本発明は第１の半導体上にこれより電子親和力と
エネルギーギャップの和の小さい高純度あるいはｎ型の
第２の半導体層が設けられさらに該第２の半導体層上に
これより電子親和力とエネルギーギャップの和の大きい
第３の半導体層が設けられそれらの第２と第３の半導体
層の界面の第２の半導体層側に正孔チャネルが形成され
た半導体装置において、前記第２の半導体層はインジウ
ムガリウム砒素で、前記第１の半導体層はガリウム砒素
もしくはガリウムアルミニウム砒素であり、第３の半導
体層はガリウムアルミニウム砒素であり、前記第２と第
３の半導体層および第１と第２の半導体層は格子整合せ
ずしかも第２の半導体層の厚みを転位の生じる最小厚み
未満にし、かつ、第２の半導体層の価電子帯と第３の半
導体層の価電子帯の不連続量はガリウム砒素及びアルミ
ニウム組成が0.5のガリウムアルミニウム砒素層より形
成される価電子帯の不連続量よりも大きいことを特徴と
している。 （作用） 第１の半導体上にこれより電子親和力の大きい第２の
半導体層を設け、さらに該第２の半導体層上にこれより
電子親和力の小さい第３の半導体層を設ける。したがっ
て電子は第２と第３又は第１と第２の半導体層の界面の
第２の半導体側に電子チャネルが形成されるが、このと
き第２の半導体層は従来のような格子整合していない。
しかし第２の半導体層の厚みはある一定の厚さ以下であ
り格子不整合による転位の発生は生じない。したがって
従来のような格子整合による伝導帯の不連続量への制約
がなくなりより大きな不連続量となるような二種類の半
導体を選ぶことができる。しかも転位が発生せず、した
がって界面準位等の電子捕獲中心も生じない。しかも、
２次元電子の場合、電子親和力の差がすくなくとも従来
のGaAlAs/GaAsヘテロ接合系でなおかつアルミニウム組
成が0.25以上の場合にはじめて電子の密度が大きくな
り，しかもIn組成を制御することによりAl組成比を下げ
ることができる。したがって、AlGaAs層を従来より直接
遷移型にすることができ、結晶成長中に酸素の取り込む
可能性が小さくなり、コンタクト抵抗が向上し、電子濃
度の向上によるシート抵抗の向上とともにシート抵抗と
コンタクト抵抗の和であるソース抵抗が低減し、トラン
ジスタの特性が向上する。 （実施例１） 以下図示に従いGaAs、インジウム組成が0.3のインジ
ウムガリウム砒素（以下In0.3Ga0.7As）及びAl組成が0.
25以上例えば0.3アルミニウムガリウム砒素（以下Al0.3
Ga0.7As）より構成する半導体装置の実施例を用いて本
発明を説明する。第１図は第１の半導体層として高純度
GaAs層１、第２の半導体層として高純度In0.3Ga0.7As層
２、第３の半導体層としてｎ型Ga0.7Al0.3As層３を用い
半導縁型GaAs基板４上にエピタキシャル成長した素子端
面図を示したものである。図中５はソース電極、６はゲ
ート電極、７はドレイン電極である。エピタキシャル法
は分子線エピタキシャル法で高純度ガリウム砒素層１を
約8000オングストローム、In0.3Ga0.7As層２を80オング
ストローム、シリコンを２×1018cm-3ドーピングしたAl
0.3Ga0.7As層を400オングストローム成長させ、アルミ
ニウムによりゲート電極６、さらに金及びゲルマニウム
さらにニッケルによりオーミック電極5,7を形成したも
のである。 第２図はこのトランジスタにおいて例えばノーマリオ
ン型の場合、ゲート下における深さ方向の熱平衡状態で
のエネルギーバンド状態図である。ここでEC,EV,EFはそ
れぞれ伝導帯下端のエネルギレベル、価電子帯上端のエ
ネルギレベル、フェルミレベルであり、ΔEC1はIn0.3Ga
0.7As及びGa0.7Al0.3As界面での電子親和力の差、ΔEC2
はGaAsとIn0.3Ga0.7As界面の電子親和力の差、φＢはゲ
ートショットキバリアのバリア高さ、９は電子の電荷量
であり、はGaAlAs層中のイオン化したドナーを模式的
に表わしている。 このような状態において透過型電子顕微鏡による観察
の結果In0.3Ga0.7As層中にはGaAs基板を上回る結晶転移
は観察されなかった。一方、In0.3Ga0.7Asの厚みが100
オングストロームでは基板を上回る結晶転位が観察さ
れ、100オングストロームが転位発生の最小厚みである
ことが判明した。 このような構造においてGa0.7Al0.3As層３はすべて空
乏化し、Ga0.7Al0.3As層３及びIn0.3Ga0.7As層２の境界
には２次元電子が蓄積することがこの面電荷密度はΔE
C1が大きいほど高くなりIn0.3Ga0.7AsとGa0.7Al0.3Asと
不連続量はIn0.3Ga0.7Asのバンドギャップを1.1eVさら
にGaAlAs層とのバンドギャップの差のうち３分の２が価
電子帯の不連続量になると仮定すると、約0.45eVと推定
される。その結果従来のGaAs及びGa0.7Al0.3Asを用いた
場合の不連続量0.25eVと比べ、本発明を用いた場合のΔ
EC1は約80％大きいと考えられる。又第２図に示される
構造において、シュボニコフデハース効果によって測定
された２次元電子の面電荷密度は1.5×1012cm-2であっ
た。一方従来の構造つまり第２図においてIn0.3Ga0.7As
層２を除いた構造の場合、測定された２次元電子の面電
荷密度は1.1×1012cm-2と本発明の約70％であった。さ
らに第１図に示したFETにおいてソース抵抗はミリメー
トル当り0.4オームであった。一方In0.3Ga0.7As層２を
除いた構造で同一工程により製作したFETではソース抵
抗はミリメートル当り0.6オームであった。又In0.3Ga
0.7As層が100オングストローム以上ではソース抵抗の低
減はみられなかった。本実施例ではインジウム組成は0.
3であったが、たとえばインジウム組成0.15及び0.23の
場合そのシート抵抗は0.3の場合と同様の値が得られ、
本発明のインジウム組成は0.3に限らない。 （実施例２） 以上実施例１と同様な構造GaAs,InGaAs,AlGaAsよりな
る半導体装置の実施例を用いて説明する。 本実施例は実施例１と異なり第３の半導体層としてAl
組成が0.2のGa0.8Al0.2Asを用いている。第１図に示す
ように第１の半導体層として高純度GaAs層1,第２の半導
体層として高純度In0.3Ga0.7As2、そしてGa0.8Al0.2As
を用い半絶縁型GaAs基板４上にエピタキシャル成長した
ものである。 このような構造においてIn0.3Ga0.7Asのバンドギャッ
プを1.1eVさらにGa0.8Al0.2As層とのバンドギャップの
差のうち３分の２が価電子帯の不連続量になると仮定す
ると約0.36eVと推定される。したがって実施例１と同様
従来のGaAs及びGa0.7Al0.3Asを用いた場合の不連続量0.
25eVと比べΔEC1は大きくなっている。そして２次元電
子の面電荷密度は1.4×1012cm-3となり従来の構造にお
ける２次元電子の面電荷密度より大きくなることが判明
した。そしてFETにおいて、実施例１と比較し、ソース
抵抗の低減がみとめられた。 以上の説明ではキャリアが電子の場合について説明し
た。キャリアが正孔の場合についても本発明は全く同様
に適用できる。この場合は正孔は価電子帯側に蓄積され
るため、第１図における第２の半導体としては電子親和
力とエネルギギャップの和が第１の半導体より小さいも
のを用いてさらに第１図の第３の半導体として電子親和
力とエネルギギャップの和が第２の半導体より大きいも
のを用い第３の半導体層にアクセプタを高密度にドーピ
ングする。ここで熱平衡状態におけるエネルギバンド状
態図は第３図のとおりである。ここでθはイオン化した
アクセプターを模式的に表わしたもので２′は２次元正
孔層である。 本実施例では基板は半絶縁性GaAsを用い、第１の半導
体層として高純度GaAs層、さらに第２の半導体層として
In0.3Ga0.7As層、第３の半導体層としてAl0.5Ga0.5Asを
用いる。本実施例ではインジウム組成は0.3であった
が、本発明のインジウム組成は0.3に限らない。 （発明の効果） 以上の説明から明らかなように本発明は格子定数の異
なる半導体を用いるにもかかわらず半導体層の厚みを薄
くすることにより、転位発生をおさえ、格子整合のとれ
た半導体を用いる場合と比べより大きな電子親和力の差
あるいは電子親和力とエネルギーギャップの和の違いを
もつヘテロ接合を形成でき、これを用いたFETにおいて
ソース抵抗を低減することが可能となるという利点があ
り、従来例に比較して半導体素子の性能向上を図ること
ができる効果は著しい。
【図面の簡単な説明】
第１図は本発明による半導体装置の構造を示す断面図、
第２図及び第３図はそのエネルギバンド状態図である。 １……高純度ガリウム砒素、 ２……高純度インジウムガリウム砒素、 ３……ｎ型ガリウムアルミニウム砒素、 ４……半導縁型ガリウム砒素基板、５……ソース電極、 ６……ゲート電極、７……ドレイン電極、 ２′……２次元正孔層。
第２図及び第３図はそのエネルギバンド状態図である。 １……高純度ガリウム砒素、 ２……高純度インジウムガリウム砒素、 ３……ｎ型ガリウムアルミニウム砒素、 ４……半導縁型ガリウム砒素基板、５……ソース電極、 ６……ゲート電極、７……ドレイン電極、 ２′……２次元正孔層。
Claims (1)
- (57)【特許請求の範囲】 １．第１の半導体上にこれより電子親和力の大きい高純
度あるいはｐ型の第２の半導体層が設けられ、さらに該
第２の半導体層上にこれより電子親和力の小さい第３の
半導体層が設けられ、それらの第２と第３の半導体層の
界面の第２の半導体層側に電子チャネルが形成された半
導体装置において、前記第２の半導体層はインジウムガ
リウム砒素、前記第１の半導体層はガリウム砒素もしく
はガリウムアルミニウム砒素であり、第３の半導体層は
ガリウムアルミニウム砒素であり、前記第２と第３の半
導体層および第１と第２の半導体層は格子整合せずしか
も第２の半導体層の厚みを転位が生じる最小厚み未満に
し、かつ、第２の半導体層の伝導帯と第３の半導体層の
伝導帯の不連続量はガリウム砒素及びアルミニウム組成
が0.3のガリウムアルミニウム砒素層より形成される伝
導帯の不連続量よりも大きいことを特徴とする半導体装
置。 ２．第１の半導体上にこれより電子親和力とエネルギー
ギャップの和の小さい高純度あるいはｎ型の第２の半導
体層が設けられさらに該第２の半導体層上にこれより電
子親和力とエネルギーギャップの和の大きい第３の半導
体層が設けられそれらの第２と第３の半導体層の界面の
第２の半導体層側に正孔チャネルが形成された半導体装
置において、前記第２の半導体層はインジウムガリウム
砒素で、前記第１の半導体層はガリウム砒素もしくはガ
リウムアルミニウム砒素であり、第３の半導体層はガリ
ウムアルミニウム砒素であり、前記第２と第３の半導体
層および第１と第２の半導体層は格子整合せずしかも第
２の半導体層の厚みを転位の生じる最小厚み未満にし、
かつ、第２の半導体層の価電子帯と第３の半導体層の価
電子帯の不連続量はガリウム砒素及びアルミニウム組成
が0.5のガリウムアルミニウム砒素層より形成される価
電子帯の不連続量よりも大きいことを特徴とする半導体
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-31187 | 1986-02-14 | ||
| JP3118786 | 1986-02-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62276882A JPS62276882A (ja) | 1987-12-01 |
| JP2703885B2 true JP2703885B2 (ja) | 1998-01-26 |
Family
ID=12324431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61111428A Expired - Lifetime JP2703885B2 (ja) | 1986-02-14 | 1986-05-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2703885B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2921835B2 (ja) * | 1988-02-04 | 1999-07-19 | 松下電器産業株式会社 | ヘテロ接合型電界効果トランジスタ |
| JPH0521468A (ja) * | 1991-07-17 | 1993-01-29 | Sumitomo Electric Ind Ltd | 電界効果トランジスタの製造方法 |
| US5309003A (en) * | 1992-02-28 | 1994-05-03 | At&T Bell Laboratories | Article comprising a real space transfer semiconductor device, and method of making the article |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120790B2 (ja) * | 1984-06-18 | 1995-12-20 | 株式会社日立製作所 | 半導体装置 |
-
1986
- 1986-05-14 JP JP61111428A patent/JP2703885B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62276882A (ja) | 1987-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11031399B2 (en) | Semiconductor device and manufacturing method of the same | |
| US5837565A (en) | Semiconductor device | |
| JPH0435904B2 (ja) | ||
| JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
| KR920003799B1 (ko) | 반도체 장치 | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| KR920010584B1 (ko) | 반도체 장치 | |
| EP0249371B1 (en) | Semiconductor device including two compound semiconductors, and method of manufacturing such a device | |
| US6057566A (en) | Semiconductor device | |
| JPH084138B2 (ja) | 半導体装置 | |
| JP2703885B2 (ja) | 半導体装置 | |
| EP0405832A1 (en) | Doping procedures for semiconductor devices | |
| JPH0732247B2 (ja) | 半導体装置 | |
| JP2571583B2 (ja) | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体電界効果トランジスタ | |
| JPH03278542A (ja) | 半導体装置 | |
| EP0246700A1 (en) | Hot Charge-carrier transistors | |
| EP1083608B1 (en) | Field-effect semiconductor device | |
| US6043143A (en) | Ohmic contact and method of manufacture | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| JPH0355978B2 (ja) | ||
| JP2557373B2 (ja) | 化合物半導体装置 | |
| JPH0260225B2 (ja) | ||
| JPH028450B2 (ja) | ||
| JP2800457B2 (ja) | 半導体装置 | |
| JPH0468775B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |