JPH02135774A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02135774A JPH02135774A JP63290604A JP29060488A JPH02135774A JP H02135774 A JPH02135774 A JP H02135774A JP 63290604 A JP63290604 A JP 63290604A JP 29060488 A JP29060488 A JP 29060488A JP H02135774 A JPH02135774 A JP H02135774A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- resistor
- positive
- terminal
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 9
- 230000003071 parasitic effect Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 15
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 230000005611 electricity Effects 0.000 description 13
- 230000003068 static effect Effects 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野1
本発明は、半導体集積回路上に構成する保XI装置に関
する。
する。
〔発明の概要1
本発明は、端子と正側電源間に接続される第1のダイオ
ード、もしくは、端子と負側電源に接続される第2のダ
イオードを有し、さらに正側11 ’tFAと負側電源
間に寄生する第3のダイオードをもつ保護装置において
、前記端子を正負側電源に接続された第1のダイオード
、もしくは第2のダイオードに接続した後、抵抗を介し
て、n11記抵抗と正側電源間に接続される第4のダイ
オード、もしくは負側電源間に接続される第5のダイ」
−ドを有し、前2 +11抗と第4もしくは第5のダイ
オードの接続関係をもった回路を、少な(とも1つ以上
具11iiiする事により、静電気による破壊を防止し
たものである。
ード、もしくは、端子と負側電源に接続される第2のダ
イオードを有し、さらに正側11 ’tFAと負側電源
間に寄生する第3のダイオードをもつ保護装置において
、前記端子を正負側電源に接続された第1のダイオード
、もしくは第2のダイオードに接続した後、抵抗を介し
て、n11記抵抗と正側電源間に接続される第4のダイ
オード、もしくは負側電源間に接続される第5のダイ」
−ドを有し、前2 +11抗と第4もしくは第5のダイ
オードの接続関係をもった回路を、少な(とも1つ以上
具11iiiする事により、静電気による破壊を防止し
たものである。
〔従来の技術]
従来の保護装置は第3図に示す様に、端子と保工ダイオ
ードの間に抵抗6を接続し、抵抗6の他の端と電源電極
との間にダイオード1,2を接続し、さらに抵抗7を通
じてMO3型電界効果トランジスタ(以降MOS F
ETと称す)に入力される保護回路が一般的に知られη
いる。ダイオード3は、上記ダイオードをつくる事で電
源端子に寄生ずるダイオードである。
ードの間に抵抗6を接続し、抵抗6の他の端と電源電極
との間にダイオード1,2を接続し、さらに抵抗7を通
じてMO3型電界効果トランジスタ(以降MOS F
ETと称す)に入力される保護回路が一般的に知られη
いる。ダイオード3は、上記ダイオードをつくる事で電
源端子に寄生ずるダイオードである。
端子10に正の静電気が印加された場合、電荷はダイオ
ードlを順方向で通り、?!を源電極9へ抜けるか、さ
らにダイオード3を逆方向で通り、電l原雷極11へ抜
ける。また端子10に負の静電気が印加された場合、ダ
イオード2を順方向で通り、電源電極11へ抜けるか、
ダイオード3を逆方向で通り、N源電極9へ抜ける。こ
れによりMOSFETのゲート端子に達する静電気は弱
まり、静電気によるゲート膜破壊を防止した。
ードlを順方向で通り、?!を源電極9へ抜けるか、さ
らにダイオード3を逆方向で通り、電l原雷極11へ抜
ける。また端子10に負の静電気が印加された場合、ダ
イオード2を順方向で通り、電源電極11へ抜けるか、
ダイオード3を逆方向で通り、N源電極9へ抜ける。こ
れによりMOSFETのゲート端子に達する静電気は弱
まり、静電気によるゲート膜破壊を防止した。
[発明が解決しようとする課題]
しかし前述の従来技術では、半導体集積回路の微細化、
高速化がすすむなかで、MOSFETのグーi・膜厚が
うすくなってくると、ゲート膜の静電気11i4 ff
iが低下し、従来技術だけではグー1〜膜を1%+ =
Mできなくなってしまう、そこで本発明はこの打な問題
点を解決するもので、その目的とするところは、静電気
に強い入力保護装置を提供するところにある。
高速化がすすむなかで、MOSFETのグーi・膜厚が
うすくなってくると、ゲート膜の静電気11i4 ff
iが低下し、従来技術だけではグー1〜膜を1%+ =
Mできなくなってしまう、そこで本発明はこの打な問題
点を解決するもので、その目的とするところは、静電気
に強い入力保護装置を提供するところにある。
[課題を解決するための手段]
本発明の保護袋ぼけ、端子と正側電源間に接続される第
1のダイオード、もしくは、端子と負側電源に接続され
る第2のダイオードを有し、さらに正側電源と負側電源
間に寄生ずる第3のダイオードをもつ保護装置において
、前記端子を正負側電源にそれぞれ接続された第1のダ
イオードもしくは第2のダイオードに接続した後、抵抗
を介して、前記抵抗と正側電源間に接続される第4のダ
イオード、もしくは負側電源間に接続される第5のダイ
オードを有し、前記抵抗と第4もしくは第5のダイオー
ドの接続関係をもった回路を、少なくとも1つ以上具備
することを特徴とする。
1のダイオード、もしくは、端子と負側電源に接続され
る第2のダイオードを有し、さらに正側電源と負側電源
間に寄生ずる第3のダイオードをもつ保護装置において
、前記端子を正負側電源にそれぞれ接続された第1のダ
イオードもしくは第2のダイオードに接続した後、抵抗
を介して、前記抵抗と正側電源間に接続される第4のダ
イオード、もしくは負側電源間に接続される第5のダイ
オードを有し、前記抵抗と第4もしくは第5のダイオー
ドの接続関係をもった回路を、少なくとも1つ以上具備
することを特徴とする。
〔作 用1
端子lOに入った正の静電気は、ダイオード1を順方向
で通過し、電源?!!極9にぬけるが、さらにはダイオ
ード3を逆方向で通り、電LF!A電極11に抜ける。
で通過し、電源?!!極9にぬけるが、さらにはダイオ
ード3を逆方向で通り、電LF!A電極11に抜ける。
但し端子に加わった静電気は電荷移動経路のインピーダ
ンスによっては、瞬間的に抵抗6.7間の電位上昇をま
ねき、−1一部はダイオード3を逆方向で通過し、電源
電極11へ抜けたりする。111間的な高い電位変化の
場合、ダイオード面積はそれほど電荷移動経路のインピ
ーダンスにきかず、MOSFETのゲート膜にかかる電
位をさげる効果はうすい。
ンスによっては、瞬間的に抵抗6.7間の電位上昇をま
ねき、−1一部はダイオード3を逆方向で通過し、電源
電極11へ抜けたりする。111間的な高い電位変化の
場合、ダイオード面積はそれほど電荷移動経路のインピ
ーダンスにきかず、MOSFETのゲート膜にかかる電
位をさげる効果はうすい。
従来技術であれば、ダイオードを通して電荷が移動し、
端子への印加電圧に対し電位はさがるものの、抵抗6.
7間の瞬間的な高い電位はそのままMOSFETの入力
にもかかり、ゲート膜破壊を引き起こす、ゲート膜厚が
薄くなるほどゲート肱の電圧組mは低下し、ゲート膜破
壊を引き起こしやすくなる。
端子への印加電圧に対し電位はさがるものの、抵抗6.
7間の瞬間的な高い電位はそのままMOSFETの入力
にもかかり、ゲート膜破壊を引き起こす、ゲート膜厚が
薄くなるほどゲート肱の電圧組mは低下し、ゲート膜破
壊を引き起こしやすくなる。
本発明の構造によれば、抵抗6,7間に瞬間的にかかっ
た高い電位は、ダイオード4を′rJi荷が順方向で通
過し、MOSFETのゲート膜にかかる電位は低下する
。
た高い電位は、ダイオード4を′rJi荷が順方向で通
過し、MOSFETのゲート膜にかかる電位は低下する
。
従って多段に保3μ抵抗と保護グイオードを分離する事
により、より薄いゲート膜を保護する事ができる。
により、より薄いゲート膜を保護する事ができる。
〔実 施 例1
第1図は本発明の実施例における保護装置の等洒回路で
ある。第2図は本発明の実施例における保護装置を半導
体装3上に実現したときのパターン図例である。このパ
ターン図例はP型基叛半導体装置の例である。
ある。第2図は本発明の実施例における保護装置を半導
体装3上に実現したときのパターン図例である。このパ
ターン図例はP型基叛半導体装置の例である。
以下本発明を第2図のパターン図例を用いて具体的に説
明する。尚第1図第2図に明記されている各素子の番号
は対応している。
明する。尚第1図第2図に明記されている各素子の番号
は対応している。
P基板上にP型の濃い拡散領域15(以降P゛絋鉱1シ
と称す)と、N型の島NWeLL領域13がありNWe
ll近辺にN型の濃い拡散領域14(以降N゛拡散称す
)が存在する。入力端子に接続された金属配線10はポ
リシリコン抵抗6の一端に接続され、ポリシリコン11
T、抗6の伯の端は金属配線を通じN W E +−1
−とP″lI2:敗からなるダイオード1、及びP基板
とN1拡散からなるダイオード2に接続され、ポリシリ
コン抵抗7の一端に接続される。さらにポリシリコン抵
抗7の別の一端は、金属配線を通じP基板とN0拡散か
らなるダイオード5、およびN’WELLとP°拡散か
らなるダイオードに接続され、ポリシリコン抵抗8の一
端に接続される。さらにポリシリコン抵抗8の一端はM
O5FET12のゲート端子に接続される。
と称す)と、N型の島NWeLL領域13がありNWe
ll近辺にN型の濃い拡散領域14(以降N゛拡散称す
)が存在する。入力端子に接続された金属配線10はポ
リシリコン抵抗6の一端に接続され、ポリシリコン11
T、抗6の伯の端は金属配線を通じN W E +−1
−とP″lI2:敗からなるダイオード1、及びP基板
とN1拡散からなるダイオード2に接続され、ポリシリ
コン抵抗7の一端に接続される。さらにポリシリコン抵
抗7の別の一端は、金属配線を通じP基板とN0拡散か
らなるダイオード5、およびN’WELLとP°拡散か
らなるダイオードに接続され、ポリシリコン抵抗8の一
端に接続される。さらにポリシリコン抵抗8の一端はM
O5FET12のゲート端子に接続される。
NWeLL13はN″拡散14を通じ正側電極9に電気
的に接続され、P基板はP4拡散15を通じ負側Nt’
llに電気的に接続される。ダイオード3は、N0拡散
とP基板との間にできるタイ〕−ドである。
的に接続され、P基板はP4拡散15を通じ負側Nt’
llに電気的に接続される。ダイオード3は、N0拡散
とP基板との間にできるタイ〕−ドである。
端子10に正の静電気が加わると、ダイオードlを順方
向に電荷が通過し、正側電極9へ、さらにはダイオード
3を逆方向に電荷が通過し、負荷電極11へ抜けていく
、これにより抵抗6.7間の電位は低下するが、静電気
印加時の瞬間はそれほど電位はさがらず、抵抗7を介し
て次段へつたわる。ここでさらにダイオード4,3を介
して電荷を抜き、M OS F E Tのゲート人力に
かかる瞬間的な電位を下げる。
向に電荷が通過し、正側電極9へ、さらにはダイオード
3を逆方向に電荷が通過し、負荷電極11へ抜けていく
、これにより抵抗6.7間の電位は低下するが、静電気
印加時の瞬間はそれほど電位はさがらず、抵抗7を介し
て次段へつたわる。ここでさらにダイオード4,3を介
して電荷を抜き、M OS F E Tのゲート人力に
かかる瞬間的な電位を下げる。
同様に負の静電気が加わると、ダイオード2.3及びダ
イオード5,3によりMOSFETのゲート人力にかか
る瞬間的な電位をさげる事ができる。
イオード5,3によりMOSFETのゲート人力にかか
る瞬間的な電位をさげる事ができる。
MOS F ETのゲート膜破壊電圧は、ゲート膜厚が
薄いほど低下し1本発明の保護装置を複数段(j11成
する事により、MOSFETのゲート入力に印加される
瞬間的な電位をさげる411ができ、MOSFETを静
電気から保護する事ができる。
薄いほど低下し1本発明の保護装置を複数段(j11成
する事により、MOSFETのゲート入力に印加される
瞬間的な電位をさげる411ができ、MOSFETを静
電気から保護する事ができる。
第1図に示す本発明の実施例は抵抗7の後に保:σダイ
オード4.5がそれぞれ正負側電極に接続されているが
、保護ダイオード1.2の電荷吸収経路のインピーダン
スによっては、ダイオード4もしくはダイオード5を省
略する事もできる。
オード4.5がそれぞれ正負側電極に接続されているが
、保護ダイオード1.2の電荷吸収経路のインピーダン
スによっては、ダイオード4もしくはダイオード5を省
略する事もできる。
第2図に示す本発明の実施例は、P型基板半導体装置の
例であるが、N型基板半導体装置でも、1〕型、N型の
関係を逆にする事により同様の説明が成り立つ。
例であるが、N型基板半導体装置でも、1〕型、N型の
関係を逆にする事により同様の説明が成り立つ。
第5図は本発明の別の実施例である。入力端子に接続さ
れた金属配線lOから、ダイオードl、2及びポリシリ
コン抵抗7までの接続関係は第2図で説明した内容と同
じである。
れた金属配線lOから、ダイオードl、2及びポリシリ
コン抵抗7までの接続関係は第2図で説明した内容と同
じである。
(呆護ダイオード4,5は通常の論1里ゲートセルのセ
ル列の中に組み込まれ、WELLは論理ゲートセルと共
有する。
ル列の中に組み込まれ、WELLは論理ゲートセルと共
有する。
ポリシリコン抵抗7の別の一端は金属配線を通じ上記保
護ダイオード4,5に接続され、MO3FET12のゲ
ート端子に接続される。第5図に示す実施例では、論理
ゲートセル列の内に静電気1^Jグイオード4,5が設
けられるため、その配置は自由に選択でき、本発明の保
護装置を半導体装置上に容易に実現できる。
護ダイオード4,5に接続され、MO3FET12のゲ
ート端子に接続される。第5図に示す実施例では、論理
ゲートセル列の内に静電気1^Jグイオード4,5が設
けられるため、その配置は自由に選択でき、本発明の保
護装置を半導体装置上に容易に実現できる。
以上述べた本発明によね、ば、端子は正負電極にそれぞ
れ接続された第1及び第2の保護ダイオードの一方に接
続され、さらに保護抵抗に接続され、前記保護抵抗の別
の端子は、正負電極にそれぞれ接続された第4及び第5
の保護ダイオードの一方に接続される購逍をとる事によ
り、MO5型半導体装置のゲートl1ffi破壊1i1
ffiを大幅にアップさセるというすぐれた効果を有す
る。
れ接続された第1及び第2の保護ダイオードの一方に接
続され、さらに保護抵抗に接続され、前記保護抵抗の別
の端子は、正負電極にそれぞれ接続された第4及び第5
の保護ダイオードの一方に接続される購逍をとる事によ
り、MO5型半導体装置のゲートl1ffi破壊1i1
ffiを大幅にアップさセるというすぐれた効果を有す
る。
また第5図に示す実施例によれば、正負電極にそれぞれ
接続された第4及び第5の保護ダイオードは1通常のロ
ジックセル内に作成する事かでさ、本発明を半導体装置
上に実現1−る上で、バクーンレイアウトの自由度が増
し、入出力端子周辺のパターン的な集中がなくなる。
接続された第4及び第5の保護ダイオードは1通常のロ
ジックセル内に作成する事かでさ、本発明を半導体装置
上に実現1−る上で、バクーンレイアウトの自由度が増
し、入出力端子周辺のパターン的な集中がなくなる。
これにより半導体装置上の無駄なスペースが減り半導体
装置のチップサイズを小さくできるという効果も有する
。
装置のチップサイズを小さくできるという効果も有する
。
第1図は本発明の保護装置の一実施例を示す等価回路図
。 第2図は本発明の一実施例における半導体装置上のパタ
ーン図。 第3図は従来の保護装置を示す等価回路図。 第4図は従来の保護装置における半導体装置上のパター
ン図。 第5図は本発明の一実施例における半導体装置上のパタ
ーン図。 ・正側T11極との間の保護ダイオード・負側電極との
間の保護ダイオード ・正負電極間の保護ダイオード・ ・保3I抵抗 ・正側N極 ・端子 ・負側1$を極 ・MOSFET ・N W e L +− ・N°拡散 ・P°拡散 ・ポリシリコン−ALコンタクト ・拡散−ALコンタクト 以上 第1
。 第2図は本発明の一実施例における半導体装置上のパタ
ーン図。 第3図は従来の保護装置を示す等価回路図。 第4図は従来の保護装置における半導体装置上のパター
ン図。 第5図は本発明の一実施例における半導体装置上のパタ
ーン図。 ・正側T11極との間の保護ダイオード・負側電極との
間の保護ダイオード ・正負電極間の保護ダイオード・ ・保3I抵抗 ・正側N極 ・端子 ・負側1$を極 ・MOSFET ・N W e L +− ・N°拡散 ・P°拡散 ・ポリシリコン−ALコンタクト ・拡散−ALコンタクト 以上 第1
Claims (1)
- 端子と正側電源間に接続される第1のダイオード、も
しくは、端子と負側電源に接続される第2のダイオード
を有し、さらに正側電源と負側電源間に寄生する第3の
ダイオードをもつ保護装置において、前記端子を正負側
電源にそれぞれ接続された第1のダイオードもしくは第
2のダイオードに接続した後、抵抗を介して、前記抵抗
と正側電源間に接続される第4のダイオード、もしくは
負側電源間に接続される第5のダイオードを有し、前記
抵抗と第4もしくは第5のダイオードの接続関係をもっ
た回路を、少なくとも1つ以上具備することを特徴とし
た保護装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63290604A JP2780289B2 (ja) | 1988-11-17 | 1988-11-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63290604A JP2780289B2 (ja) | 1988-11-17 | 1988-11-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02135774A true JPH02135774A (ja) | 1990-05-24 |
JP2780289B2 JP2780289B2 (ja) | 1998-07-30 |
Family
ID=17758154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63290604A Expired - Fee Related JP2780289B2 (ja) | 1988-11-17 | 1988-11-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2780289B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09293836A (ja) * | 1996-04-25 | 1997-11-11 | Rohm Co Ltd | 半導体装置 |
EP1287991A3 (en) * | 2001-08-31 | 2003-09-10 | Canon Kabushiki Kaisha | Printhead and printing apparatus using said printhead |
RU2488191C1 (ru) * | 2009-06-09 | 2013-07-20 | Шарп Кабусики Кайся | Полупроводниковое устройство |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59111356A (ja) * | 1982-12-17 | 1984-06-27 | Nec Corp | 半導体装置 |
JPS60257576A (ja) * | 1984-06-04 | 1985-12-19 | Mitsubishi Electric Corp | Mis形電界効果半導体装置の入力保護回路 |
JPS6356957A (ja) * | 1986-08-28 | 1988-03-11 | Nec Corp | 保護回路 |
JPS6380563A (ja) * | 1986-09-24 | 1988-04-11 | Nec Corp | 入力保護装置 |
JPS6395667A (ja) * | 1986-10-09 | 1988-04-26 | Nec Corp | 入力保護装置 |
-
1988
- 1988-11-17 JP JP63290604A patent/JP2780289B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59111356A (ja) * | 1982-12-17 | 1984-06-27 | Nec Corp | 半導体装置 |
JPS60257576A (ja) * | 1984-06-04 | 1985-12-19 | Mitsubishi Electric Corp | Mis形電界効果半導体装置の入力保護回路 |
JPS6356957A (ja) * | 1986-08-28 | 1988-03-11 | Nec Corp | 保護回路 |
JPS6380563A (ja) * | 1986-09-24 | 1988-04-11 | Nec Corp | 入力保護装置 |
JPS6395667A (ja) * | 1986-10-09 | 1988-04-26 | Nec Corp | 入力保護装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09293836A (ja) * | 1996-04-25 | 1997-11-11 | Rohm Co Ltd | 半導体装置 |
EP1287991A3 (en) * | 2001-08-31 | 2003-09-10 | Canon Kabushiki Kaisha | Printhead and printing apparatus using said printhead |
US6945622B2 (en) | 2001-08-31 | 2005-09-20 | Canon Kabushiki Kaisha | Printhead having protection circuit, and printing apparatus using the printhead |
RU2488191C1 (ru) * | 2009-06-09 | 2013-07-20 | Шарп Кабусики Кайся | Полупроводниковое устройство |
Also Published As
Publication number | Publication date |
---|---|
JP2780289B2 (ja) | 1998-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4876584A (en) | Electrostatic discharge protection circuit | |
JP2914292B2 (ja) | 半導体装置 | |
KR970009101B1 (ko) | 정전기(esd) 보호회로의 제조 방법 | |
KR910005468A (ko) | 반도체 집적회로장치 | |
KR100222078B1 (ko) | 최소면적에 형성되는 정전기 보호 회로 | |
JP2644342B2 (ja) | 入力保護回路を備えた半導体装置 | |
JPH02135774A (ja) | 半導体装置 | |
KR970030780A (ko) | 반도체 집적 회로 장치 | |
JPH06151716A (ja) | 半導体集積回路装置 | |
JPH0529135B2 (ja) | ||
JP3355651B2 (ja) | 静電気保護回路及び半導体装置 | |
US5432369A (en) | Input/output protection circuit | |
JPH02183558A (ja) | 半導体装置 | |
JP3006627B2 (ja) | 過電圧保護回路 | |
JP2763877B2 (ja) | 半導体集積回路装置 | |
JPS62122164A (ja) | 入力保護回路 | |
JPS62166557A (ja) | 半導体静電破壊保護装置 | |
JPS58186959A (ja) | 半導体装置 | |
JPH01199467A (ja) | 半導体装置 | |
JPS6190456A (ja) | 集積回路装置 | |
JPS61274343A (ja) | 半導体装置 | |
JPH01262655A (ja) | 静電破壊保護素子 | |
JPH04230072A (ja) | 半導体集積回路の保護回路 | |
JPS60115253A (ja) | 半導体集積回路装置 | |
JPS61285749A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080515 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |