KR970030780A - 반도체 집적 회로 장치 - Google Patents
반도체 집적 회로 장치 Download PDFInfo
- Publication number
- KR970030780A KR970030780A KR1019960053909A KR19960053909A KR970030780A KR 970030780 A KR970030780 A KR 970030780A KR 1019960053909 A KR1019960053909 A KR 1019960053909A KR 19960053909 A KR19960053909 A KR 19960053909A KR 970030780 A KR970030780 A KR 970030780A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- terminal
- common wiring
- internal circuit
- supply terminal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000015556 catabolic process Effects 0.000 claims abstract 8
- 238000009792 diffusion process Methods 0.000 claims 9
- 239000000758 substrate Substances 0.000 claims 5
- 230000001681 protective effect Effects 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 1
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
내부 회로의 소자가 LSI칩의 입/출력 단자 부근에 배치될 경우, 입/출력 단자 및 접지 단자 또는 전원 단자간에 발생되는 방전 전류에 의해 내부 회로 소자에서 장전 파괴가 유발된다. 따라서, 상기 소자들은 상호간에 데드 스페이스를 야기하는 거리를 두고 배치되어, LSI칩을 축소화하는 것이 어렵다. 또한, 저항은 이것에 접속되는 입/출력 단자 및 보호 소자 간에 배치된다. 저항은 공통 배선에서, 입/출력 단자에서 접지 단자까지의 전류 경로의 저항을 증가시킨다. 내부 회로의 소자에 대한 정전 파괴의 영향이 억제되어 저항을 배치할 수 있고, 내부 회로소자를 입/출력 단자의 보호 소자 부근에 배치할 수 있게 된다. 따라서, 데드 스페이스의 문제를 해소하여 LSI의 축소화가 가능해진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명에 따른 반도체 집적 회로 장치의 제 1실시 형태의 평면 배치도.
Claims (10)
- 반도체 기판 상에 형성된 내부 회로; 상기 내부 회로의 입/출력 신호를 공급하는 신호 단자; 상기 내부 회로에 전원을 공급하는 전원 공급 단자; 공통 배선; 정전 파괴(electrostatic break down)를 억제하도록 상기 신호 단자와 상기 공통 배선 간에 제공된 제 1보호 소자; 정전 파괴를 억제하도록 상기 전원 단자와 상기 공통 배선 간에 제공된 제 2보호 소자; 및 상기 신호 단자와 상기 제 1보호 소자간 및 상기 전원 단자와 상기 제 2보호소자간 중 어느 한 곳에 삽입되는 저항 단자를 포함하는 반도체 집적 회로 장치.
- 제 1항에 있어서, 기준 단자인 상기 전원 단자가 접지 단자인 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 1항에 있어서, 상기 전원 공 단자가 동작 전력을 공급하는 정 또는 부의 전압 전원 단자인 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 1항에 있어서, 상기 제 1보호 소자가 상기 반도체 기판에 대해 반대인 도전형의 한 쌍의 제 1 및 제 2확산층을 갖는 바이폴라 소자이고, 상기 제 1 및 제 2확산층이 대향하여 간격을 두고 배치되고, 상기 제 1확산층이 상기 신호 단자에 접속되고, 상기 제 2확산층이 공통 배선층에 접속되는 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 1항에 있어서, 상기 제 2보호 소자가 반도체 기판에 대해 반대인 도전형의 한 쌍의 제 3 및 제 4확산층을 갖는 바이폴라 소자이고, 상기 제 2 및 제 4확산층이 대향하여 간격을 두고 배치되고, 상기 제 3확산층이 전원 공급 단자에 접속되고, 상기 제 4확산층이 상기 공통 배선에 각각 접속되는 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 1항에 있어서, 상기 저항 소자가 텅스텐 실리사이드층인 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 1항에 있어서, 상기 신호 단자와 상기 전원 공급 단자 간에 형성된 전류 경로의 저항값이 15Ω보다 작거나 같은 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 7항에 있어서, 상기 내부 회로의 회로 소자와 상기 신호 단자 간의 거리(D')가 다음 식을 만족하며,α·exp(-D/L)=(R1/R)α·exp(-D'/L)여기에서 α는 소정의 계수이고, L은 반도체 기판의 전자의 확산 길이이고, R1은 상기 저항 소자의 저항값이고, R은 상기 전류 경로의 저항값이고, D는 상기 회로 소자에서 정전 파괴가 발생하지 않을 때 회로 소자의 정전 파괴를 억제하는 거리인 것을 특징으로 하는 반도체 집적 회로 장치.
- 반도체 기판 상에 형성된 내부 회로; 상기 내부 회로의 입/출력 신호를 공급하는 신호 단자; 상기 내부 회로에 전원을 공급하는 제 1 및 제 2전원 공급 단자; 공통 배선; 정전 파괴를 억제하도록 상기 신호 단자와 상기 공통 배선간에 제공된 제 1보호 소자; 정전 파괴를 억제하도록 상기 제 1전원 공급 단자와 상기 공통 배선 간에 제공된 제 2보호 소자; 정전 파괴를 억제하도록 상기 제 2전원 공급 단자와 상기 공통 배선 간에 제공된 제 3보호 소자; 및 상기 신호 단자와 상기 제 1보호 소자 간에 삽입된 저항 소자를 포함하는 반도체 집적 회로 장치.
- 제 9항에 있어서, 상기 제 1 및 제 2전원 공급 단자가 모두 접지 단자인 것을 특징으로 하는 반도체 집적 회로 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7296550A JP3019760B2 (ja) | 1995-11-15 | 1995-11-15 | 半導体集積回路装置 |
JP95-296550 | 1995-11-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970030780A true KR970030780A (ko) | 1997-06-26 |
KR100206675B1 KR100206675B1 (ko) | 1999-07-01 |
Family
ID=17834993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960053909A KR100206675B1 (ko) | 1995-11-15 | 1996-11-14 | 반도체 집적 회로 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5828107A (ko) |
EP (1) | EP0774784A3 (ko) |
JP (1) | JP3019760B2 (ko) |
KR (1) | KR100206675B1 (ko) |
TW (1) | TW314656B (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100223923B1 (ko) * | 1996-11-19 | 1999-10-15 | 구본준 | 정전기 방지장치 |
JP2954153B1 (ja) | 1998-04-07 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
KR100506970B1 (ko) * | 1998-09-01 | 2005-10-26 | 삼성전자주식회사 | 정전기방전 방지용 반도체장치 |
US6268286B1 (en) | 2000-02-01 | 2001-07-31 | International Business Machines Corporation | Method of fabricating MOSFET with lateral resistor with ballasting |
US6700164B1 (en) | 2000-07-07 | 2004-03-02 | International Business Machines Corporation | Tungsten hot wire current limiter for ESD protection |
CN1244152C (zh) | 2001-11-16 | 2006-03-01 | 松下电器产业株式会社 | 半导体装置 |
US8363365B2 (en) * | 2008-06-17 | 2013-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5595751B2 (ja) * | 2009-03-11 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | Esd保護素子 |
JP2014225483A (ja) * | 2011-09-16 | 2014-12-04 | パナソニック株式会社 | 半導体集積回路装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL176322C (nl) * | 1976-02-24 | 1985-03-18 | Philips Nv | Halfgeleiderinrichting met beveiligingsschakeling. |
JPH061833B2 (ja) * | 1982-11-11 | 1994-01-05 | 株式会社東芝 | Mos形半導体装置 |
JPS6010765A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | 半導体装置 |
JP3318774B2 (ja) * | 1992-06-29 | 2002-08-26 | ソニー株式会社 | 半導体装置および固体撮像装置 |
JP2958202B2 (ja) * | 1992-12-01 | 1999-10-06 | シャープ株式会社 | 半導体装置 |
JP2972494B2 (ja) * | 1993-06-30 | 1999-11-08 | 日本電気株式会社 | 半導体装置 |
US5616943A (en) * | 1993-09-29 | 1997-04-01 | At&T Global Information Solutions Company | Electrostatic discharge protection system for mixed voltage application specific integrated circuit design |
JP2638462B2 (ja) * | 1993-12-29 | 1997-08-06 | 日本電気株式会社 | 半導体装置 |
-
1995
- 1995-11-15 JP JP7296550A patent/JP3019760B2/ja not_active Expired - Lifetime
-
1996
- 1996-11-08 US US08/748,495 patent/US5828107A/en not_active Expired - Lifetime
- 1996-11-14 EP EP96118277A patent/EP0774784A3/en not_active Withdrawn
- 1996-11-14 KR KR1019960053909A patent/KR100206675B1/ko not_active IP Right Cessation
- 1996-11-14 TW TW085113942A patent/TW314656B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP3019760B2 (ja) | 2000-03-13 |
KR100206675B1 (ko) | 1999-07-01 |
EP0774784A2 (en) | 1997-05-21 |
US5828107A (en) | 1998-10-27 |
JPH09139468A (ja) | 1997-05-27 |
EP0774784A3 (en) | 2000-07-19 |
TW314656B (ko) | 1997-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2638462B2 (ja) | 半導体装置 | |
JP5019689B2 (ja) | 電流バラスティングesd高感度装置のための装置 | |
US5440162A (en) | ESD protection for submicron CMOS circuits | |
KR930011797B1 (ko) | 반도체 집적회로장치 | |
KR100517770B1 (ko) | 정전기 방전 보호 소자 | |
JP2003519926A5 (ko) | ||
JP2007235151A (ja) | 集積回路用の保護構造 | |
EP0253105A1 (en) | Integrated circuit with improved protective device | |
KR970030780A (ko) | 반도체 집적 회로 장치 | |
JP2822915B2 (ja) | 半導体装置 | |
EP0162460A2 (en) | Integrated circuit with an input protective device | |
KR100194569B1 (ko) | 다수의 보호 소자를 포함하는 정전기 보호 회로 | |
US6760204B2 (en) | Semiconductor integrated circuit device and method for designing the same | |
JP2004521477A (ja) | Esd−センシティブ回路のためマルチ・フィンガ電流バラスティングesd保護回路及びインタリーブ配置されたバラスティング | |
US6597021B2 (en) | Protection circuit and semiconductor device | |
US7606012B2 (en) | Semiconductor device and designing method for the same | |
KR100290916B1 (ko) | 이에스디(esd) 보호회로 및 그의 제조 방법 | |
JPH0373574A (ja) | 半導体集積回路 | |
US5432369A (en) | Input/output protection circuit | |
US7049698B1 (en) | Semiconductor integrated circuit having transistor with reduced resistance | |
JPH0374870A (ja) | 半導体装置 | |
KR960002096B1 (ko) | 정전 방전 보호 기능을 가지는 반도체 장치 | |
JPS60120569A (ja) | 入力回路 | |
JPS62122164A (ja) | 入力保護回路 | |
JPH0590522A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20140403 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |