JPS59111356A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59111356A JPS59111356A JP22121582A JP22121582A JPS59111356A JP S59111356 A JPS59111356 A JP S59111356A JP 22121582 A JP22121582 A JP 22121582A JP 22121582 A JP22121582 A JP 22121582A JP S59111356 A JPS59111356 A JP S59111356A
- Authority
- JP
- Japan
- Prior art keywords
- high density
- diffusion layer
- type high
- density diffusion
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 230000000295 complement effect Effects 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 19
- 239000000758 substrate Substances 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 abstract 3
- 238000000034 method Methods 0.000 abstract 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 101100020591 Mus musculus Lamc1 gene Proteins 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000037396 body weight Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装ｆ紅に係シ、判に相補型ＭＯ８集積回
路の入力保護回路に関するものであるＯＭ ０８型ト２
ンジスタ素子のゲート入力部は、非常に薄い二酸化シリ
コンにより彰成されているため、入力端子に靜Ｌ１気等
の処罰チャージが印加されると、ゲート破壊を起こすこ
とがある。これを防止するための袖々の入力保護回路が
研究されている。ところが、これらの入力部パリ回路は
、砕かにゲート保給に対しては効果があるが、入力保護
回路中のダイオードの接合ｆｓ＋ａが破壊してしまう一
ジ量を充放電しうる強度は、体重することが非常に１難
であった。
路の入力保護回路に関するものであるＯＭ ０８型ト２
ンジスタ素子のゲート入力部は、非常に薄い二酸化シリ
コンにより彰成されているため、入力端子に靜Ｌ１気等
の処罰チャージが印加されると、ゲート破壊を起こすこ
とがある。これを防止するための袖々の入力保護回路が
研究されている。ところが、これらの入力部パリ回路は
、砕かにゲート保給に対しては効果があるが、入力保護
回路中のダイオードの接合ｆｓ＋ａが破壊してしまう一
ジ量を充放電しうる強度は、体重することが非常に１難
であった。
本発明の目的は、ゲート及び接合部の破壊強度が十分あ
る入力保護回路を備えた半導体装置ｋを提供することに
ある。
る入力保護回路を備えた半導体装置ｋを提供することに
ある。
本発明は、相補型ＭＯＳトランジスタ累子のゲートを保
廐するための入力体験（ロ）路を備えた半導体装置にお
いて、前記入力保護回路は、入力端子とドレイン電圧端
子との間、及び前記入力端子とソース電圧端子との間、
前記ドレイン電圧端子と前記ソース電圧端子との間にそ
れぞれＰＮ接合領域を、前記ゲートとｎ１ＪＨＣ入力端
子との間に抵抗領域を有していることを特徴とする半尋
体装償にある０ 例えば本発明は、相補型に１０８集積回路の入力ゲート
保護部において、入力端子からｉｌ−接金属で接続され
た、半導体基板に対する拡散展Ｐ−Ｎ接合ダイオードと
Ｐウェルに対する高睦度Ｐ−Ｎ接合ダイオードとｔ４に
え、さらに前記二つの夕゛イオードと同様な耐圧設計さ
ｔまた、Ｐウェルと半導体基板との間の高濃度Ｐ−Ｎダ
イオード金備え、入力端子は抵抗を介して入力ケートへ
接続されていること’に％徴とする点にある。
廐するための入力体験（ロ）路を備えた半導体装置にお
いて、前記入力保護回路は、入力端子とドレイン電圧端
子との間、及び前記入力端子とソース電圧端子との間、
前記ドレイン電圧端子と前記ソース電圧端子との間にそ
れぞれＰＮ接合領域を、前記ゲートとｎ１ＪＨＣ入力端
子との間に抵抗領域を有していることを特徴とする半尋
体装償にある０ 例えば本発明は、相補型に１０８集積回路の入力ゲート
保護部において、入力端子からｉｌ−接金属で接続され
た、半導体基板に対する拡散展Ｐ−Ｎ接合ダイオードと
Ｐウェルに対する高睦度Ｐ−Ｎ接合ダイオードとｔ４に
え、さらに前記二つの夕゛イオードと同様な耐圧設計さ
ｔまた、Ｐウェルと半導体基板との間の高濃度Ｐ−Ｎダ
イオード金備え、入力端子は抵抗を介して入力ケートへ
接続されていること’に％徴とする点にある。
次に図面を用いて本発明の詳細な説明する。
第１図線、従来用いられてきたム？も代表的な入力保護
回路の等価回路である。
回路の等価回路である。
この入力保護回路は、ダイオード１，２と抵抗３とから
な夛、相補型ＭＯ８トランジスタ素子１１のグー１ｆ保
繰するためのものである。端子は、入力端子４、出力端
子１２、ドレイン電圧端子ＶＤＤソース電圧端子Ｖｓｓ
からなるＯさて入力路子３に入った静電気は、ドレイン
電圧端子ＶＤＤ側へダイオード１ｖｉ−介して吸収され
、ソース音圧端子Ｖｓｓ側へダイオード２、抵抗３を介
して吸収される。
な夛、相補型ＭＯ８トランジスタ素子１１のグー１ｆ保
繰するためのものである。端子は、入力端子４、出力端
子１２、ドレイン電圧端子ＶＤＤソース電圧端子Ｖｓｓ
からなるＯさて入力路子３に入った静電気は、ドレイン
電圧端子ＶＤＤ側へダイオード１ｖｉ−介して吸収され
、ソース音圧端子Ｖｓｓ側へダイオード２、抵抗３を介
して吸収される。
さらに、抵抗３が挿入されているから、静電気の電圧を
減衰させ、相補型ＭＯ８）ランジスタ素子１１のゲート
部を保１１１１Ｉｌ、ている。ところが、静電気の吸収
されるパスが、ダイオード１，２のうちどちらか一方の
ダイオードのみであるため電流集中を起こし、ダイオー
ドの接合破壊を起こし、十分な強度を得られない。この
ため、従来ではダイオードの面積を大きくして、強ｌ１
Ｊｌを強くしていた。
減衰させ、相補型ＭＯ８）ランジスタ素子１１のゲート
部を保１１１１Ｉｌ、ている。ところが、静電気の吸収
されるパスが、ダイオード１，２のうちどちらか一方の
ダイオードのみであるため電流集中を起こし、ダイオー
ドの接合破壊を起こし、十分な強度を得られない。この
ため、従来ではダイオードの面積を大きくして、強ｌ１
Ｊｌを強くしていた。
第２図は本発明の実施例の等価回路を示す回路図、第３
図はその半導体基板の構造を示す断面図である。
図はその半導体基板の構造を示す断面図である。
第２図において、入力保護回路は、ダイオード１．２．
５と抵抗３とからなり、相補型ＭＯＳトランジスタ素子
１１のゲート部を保護している。入出力、電圧端子は、
第１図の場合と同枡ζである。
５と抵抗３とからなり、相補型ＭＯＳトランジスタ素子
１１のゲート部を保護している。入出力、電圧端子は、
第１図の場合と同枡ζである。
第３図は、第２図の入力保護回路部の半導体基板の断面
図である。Ｎ型半専体基板７にｂ公的にＰウェル８を形
成し、主表面には、Ｐ型拡散度拡し、Ｎ型高錘度拡散層
１０′と接続され、同時にＰ型拡散度拡散五を９”と接
続された金Ｎ電極６（第２図の入力端子４に相当）が形
成される。ここで、Ｐ型筒濃度拡散層９”とＮ型高濃度
拡散層１０とからなる接合は、絹２図のダイオード１に
相当し、Ｐ型窩濃度拡散層ｑとＮ型拡散度拡散触ｌＯと
からなる接合は、第２図のダイオード５に相当し１、ｐ
２ｐ２高濃度拡散層ｑとＮ型高濃度拡散層１０′とから
なる接合は、第２図のダイオード２に相当する。
図である。Ｎ型半専体基板７にｂ公的にＰウェル８を形
成し、主表面には、Ｐ型拡散度拡し、Ｎ型高錘度拡散層
１０′と接続され、同時にＰ型拡散度拡散五を９”と接
続された金Ｎ電極６（第２図の入力端子４に相当）が形
成される。ここで、Ｐ型筒濃度拡散層９”とＮ型高濃度
拡散層１０とからなる接合は、絹２図のダイオード１に
相当し、Ｐ型窩濃度拡散層ｑとＮ型拡散度拡散触ｌＯと
からなる接合は、第２図のダイオード５に相当し１、ｐ
２ｐ２高濃度拡散層ｑとＮ型高濃度拡散層１０′とから
なる接合は、第２図のダイオード２に相当する。
また、第２図の抵抗３は、第３図め抵抗３に相当する０
尚、妬２図の相補型ＭＯＢ ）ランジスタ素子１１は第
３図においては図示されていない〇今、入力端子４から
入った靜糎、気は、ドレイン電圧端子ＶＤＤ側へダイオ
ード１′ｆ：介して吸収されるとともに、ダイオード２
ダイオード５を介しても、並列に吸収される。また、ソ
ース電圧端子Ｖｓｓ側へは、ダイオ−°ド２を介して吸
収きれるとともに、ダイオード１、ダイオード５を介し
て、並列に吸収される。なお、ダイオード５は、ダイオ
ード１．２と同様な耐圧をもつことが望ましい。仁のよ
うに、′Ｆハ流経路がふえるため、′Ｒ）；が１集中が
起υにくくなり、ダイオード都の接合破壊強度′ｆｒ、
強くした入力保護回路が得られる。
尚、妬２図の相補型ＭＯＢ ）ランジスタ素子１１は第
３図においては図示されていない〇今、入力端子４から
入った靜糎、気は、ドレイン電圧端子ＶＤＤ側へダイオ
ード１′ｆ：介して吸収されるとともに、ダイオード２
ダイオード５を介しても、並列に吸収される。また、ソ
ース電圧端子Ｖｓｓ側へは、ダイオ−°ド２を介して吸
収きれるとともに、ダイオード１、ダイオード５を介し
て、並列に吸収される。なお、ダイオード５は、ダイオ
ード１．２と同様な耐圧をもつことが望ましい。仁のよ
うに、′Ｆハ流経路がふえるため、′Ｒ）；が１集中が
起υにくくなり、ダイオード都の接合破壊強度′ｆｒ、
強くした入力保護回路が得られる。
なお、紀３図の構造を見てもわかる通勺、製造上何ら新
らしい工程を追加する心壁がない。
らしい工程を追加する心壁がない。
また、第３図においてはＮ型半専体基板を使用し、Ｐ型
ウェルを形成した構造の例であるが、逆にＰ型半専体基
板を使用し、Ｎ型ウェルを形成した場合もあることはｂ
′うまでもない。
ウェルを形成した構造の例であるが、逆にＰ型半専体基
板を使用し、Ｎ型ウェルを形成した場合もあることはｂ
′うまでもない。
以上のように、本発明によれは、破壊強度が冒い入力保
護回路を備えた半碑体装＋ｉが？むられる０
護回路を備えた半碑体装＋ｉが？むられる０
第１図は従来の入力保護回路の等価回路を示す回路図、
第２図は本発明の実施例の入力保護回路の等価回路會示
す回路図、第３図は本発明の実施例の入力保護回路の半
袷１体基板ケ示す断面図である。 面図において、１．２・・・・・・ダイオード、３・旧
・・抵抗、４・・・・・・入力端子、５・川・・ダイオ
ード、６・・・・・・金ＪＡ電極、７・・・・・・Ｎ型
の牛街体基板、８・・・・・・Ｐウェル、９．９’、９
“・・・・・・Ｐ型高濃度拡散層、１ｏ、】σ・・・・
・・Ｎ型高濃度拡散層、１１・・・・・・相補型ＡＴＯ
８）ランジスタ素子、ＶＤＤ・・・・・・ドレイン電圧
端子、 Ｖｓｓ・・・・・・ソース電圧端子。 第１司 羊２回
第２図は本発明の実施例の入力保護回路の等価回路會示
す回路図、第３図は本発明の実施例の入力保護回路の半
袷１体基板ケ示す断面図である。 面図において、１．２・・・・・・ダイオード、３・旧
・・抵抗、４・・・・・・入力端子、５・川・・ダイオ
ード、６・・・・・・金ＪＡ電極、７・・・・・・Ｎ型
の牛街体基板、８・・・・・・Ｐウェル、９．９’、９
“・・・・・・Ｐ型高濃度拡散層、１ｏ、】σ・・・・
・・Ｎ型高濃度拡散層、１１・・・・・・相補型ＡＴＯ
８）ランジスタ素子、ＶＤＤ・・・・・・ドレイン電圧
端子、 Ｖｓｓ・・・・・・ソース電圧端子。 第１司 羊２回
Claims (1)
- 相補型ＭＯＳトランジスタ素子のゲートを保護するため
の入力保護回路を備えた半導体装置において、前記入力
保護回路ｉ１１．、入力端子とドレイン電圧端子との間
、及び前記入力端子とソース電圧端子の間、前記ドレイ
ン電圧端子と前記ソース電圧端子との間にそれぞれＰＮ
接合領域を、前記ゲートと前記入力端子との間に抵抗領
域を有していることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22121582A JPS59111356A (ja) | 1982-12-17 | 1982-12-17 | 半導体装置 |
| US06/542,369 US4607274A (en) | 1982-10-15 | 1983-10-17 | Complementary MOS field effect transistor integrated circuit with protection function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22121582A JPS59111356A (ja) | 1982-12-17 | 1982-12-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59111356A true JPS59111356A (ja) | 1984-06-27 |
Family
ID=16763264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22121582A Pending JPS59111356A (ja) | 1982-10-15 | 1982-12-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59111356A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135774A (ja) * | 1988-11-17 | 1990-05-24 | Seiko Epson Corp | 半導体装置 |
| US4937639A (en) * | 1987-10-16 | 1990-06-26 | Nissan Motor Company, Limited | Input protector device for semiconductor device |
| JPH02240959A (ja) * | 1989-03-14 | 1990-09-25 | Toshiba Corp | 半導体装置 |
| JPH0677424A (ja) * | 1992-05-12 | 1994-03-18 | Nippon Precision Circuits Kk | Ｃｍｏｓ集積回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5143352A (ja) * | 1974-10-12 | 1976-04-14 | Furukawa Electric Co Ltd | Koryokudodenyoaruminiumugokinarabikisenno seizohoho |
| JPS51104278A (ja) * | 1975-03-12 | 1976-09-14 | Suwa Seikosha Kk |
-
1982
- 1982-12-17 JP JP22121582A patent/JPS59111356A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5143352A (ja) * | 1974-10-12 | 1976-04-14 | Furukawa Electric Co Ltd | Koryokudodenyoaruminiumugokinarabikisenno seizohoho |
| JPS51104278A (ja) * | 1975-03-12 | 1976-09-14 | Suwa Seikosha Kk |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4937639A (en) * | 1987-10-16 | 1990-06-26 | Nissan Motor Company, Limited | Input protector device for semiconductor device |
| JPH02135774A (ja) * | 1988-11-17 | 1990-05-24 | Seiko Epson Corp | 半導体装置 |
| JP2780289B2 (ja) * | 1988-11-17 | 1998-07-30 | セイコーエプソン株式会社 | 半導体装置 |
| JPH02240959A (ja) * | 1989-03-14 | 1990-09-25 | Toshiba Corp | 半導体装置 |
| JPH061802B2 (ja) * | 1989-03-14 | 1994-01-05 | 株式会社東芝 | 半導体装置 |
| JPH0677424A (ja) * | 1992-05-12 | 1994-03-18 | Nippon Precision Circuits Kk | Ｃｍｏｓ集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3075892B2 (ja) | 半導体装置 | |
| JPH0151070B2 (ja) | ||
| US4607274A (en) | Complementary MOS field effect transistor integrated circuit with protection function | |
| KR100222078B1 (ko) | 최소면적에 형성되는 정전기 보호 회로 | |
| JPS59111356A (ja) | 半導体装置 | |
| JPH0653497A (ja) | 入出力保護回路を備えた半導体装置 | |
| JPH1140686A (ja) | 半導体集積回路装置 | |
| JP2748938B2 (ja) | 半導体集積回路装置 | |
| JPH02238668A (ja) | 半導体装置 | |
| JPH0590520A (ja) | 半導体保護装置 | |
| JP3355651B2 (ja) | 静電気保護回路及び半導体装置 | |
| US5990731A (en) | Input/output protection circuit | |
| JPS6410944B2 (ja) | ||
| JPH1168043A (ja) | Ｅｓｄ保護回路 | |
| JPS62109354A (ja) | 半導体集積回路 | |
| JPS607763A (ja) | 半導体装置 | |
| JPH0434963A (ja) | 半導体装置 | |
| JP3038744B2 (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JPS6031266A (ja) | 半導体装置 | |
| JP2870923B2 (ja) | 半導体集積回路の保護回路 | |
| JPS5969957A (ja) | 出力保護装置 | |
| JPH01128465A (ja) | 静電破壊防止素子を具備した半導体装置 | |
| JPH0732236B2 (ja) | 半導体集積回路装置 | |
| JPS58145155A (ja) | 半導体装置 | |
| JPH01243586A (ja) | 半導体装置 |