JPH01187469A - 漏れ電流試験装置 - Google Patents

漏れ電流試験装置

Info

Publication number
JPH01187469A
JPH01187469A JP63275982A JP27598288A JPH01187469A JP H01187469 A JPH01187469 A JP H01187469A JP 63275982 A JP63275982 A JP 63275982A JP 27598288 A JP27598288 A JP 27598288A JP H01187469 A JPH01187469 A JP H01187469A
Authority
JP
Japan
Prior art keywords
leakage current
output
multiplexer
current
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63275982A
Other languages
English (en)
Other versions
JP2539897B2 (ja
Inventor
Edward A Ostertag
エドワード・アンダーソン・オスタータッグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Teledyne Inc
Original Assignee
Teradyne Inc
Teledyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc, Teledyne Inc filed Critical Teradyne Inc
Publication of JPH01187469A publication Critical patent/JPH01187469A/ja
Application granted granted Critical
Publication of JP2539897B2 publication Critical patent/JP2539897B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 この発明は被記憶装置の入力ピンの漏れ′電流を測定す
る技術に関する。
発明の背景 電子装置を試験するとき、装置の入力ピンの漏れ電流を
測定して所定の範囲内にあるかどうか乞調べることがよ
く行われる。
漏れ電流の試験を行う従来例では１つの高精度電流測定
回路を使ってすべてのピンを調べる。測定回路を１つの
ピンに接続して測定を行い、その後、そのピンから測定
回路をはずして次に試験するピンに接続する。この手順
を基板上の全部のピンについて繰り返し行う０ も５１つの従来の漏れ電流測定技術では入力ピンごとに
１つの高精度電流測定回路ヶ使用している０ 発明の概要 この発明の１つの特徴によれば、複数の電流測定回路を
被試験用の装置の入力ピンの′電流測定に使用し、これ
らの電流測定回路のアナログ出力信号を、マルチプレク
サ出力して１個のアナログ／デジタル（Ａ／’Ｄ　）変
換器に順次入力することにより、入力ピンの漏れ電流乞
迅速かつ正確に測定できるようにしている。好ましい構
成例では入力ピンごとに独立の電流測定回路が設けられ
るとともに、出力されるデジタル信号を記憶する測定結
果メモリが使用される。このメモリと上記マルチプレク
サはカウンタにより同期がとられる。各′電流測定回路
はオペアンプ（演算増幅器）とオペアンプの入出力間を
接続するコンデンサとから構成され、周囲の゛醒力線の
周波数の整数倍に等しい時間間隔で漏れ電流を積分する
。
この発明のもう１つの特徴によれば、複数の電流測定回
路とこの複数の電流測定回路の出力な選択するマルチプ
レクサと、各入力ピンの漏れ電流の限界値ケ記憶する限
界値メモリと、ピンの漏れ区流ヲ表わすマルチプレクサ
の各出力を各限界値と比較する比較回路とが使用される
。好ましい構成例には合格／不合格の情報乞記憶する合
否メモリと入力ピンにつながっていない′電流測定回路
による誤動作の表示を防止するマスクメモリも設けられ
ている。
更に、この発明の特徴によれば複数の電流測定回路とピ
ンに対する所望の入力を選択的に供給する複数のデジタ
ル／アナログ変換器が使用される。
更に、この発明の！＋！？徴によれば、複数の電流測定
回路と、この被数の測定回路の出力を選択的に取り出す
マルチプレクサと、各電流ａ１１定回路に関する修正値
を記憶する修正メモリと、各修正値に基づいてマルチプ
レクサの出力を修正する手段とが使用される。好ましい
構成例では修正値としてオフセット修正値とゲイン修正
値の両方があり、これらの情報はそれぞれ、オフセット
メモリとゲインメモリに記憶されている０ 実施例 以下、図面を参照してこの発明の好ましい実施例につい
て説明する。
構成 第１図に４ｔＬ試験装ｒｔ　（ＤＵＴ　）　２　ｏ　ノ
入７［ｔＬｔ流を検査する漏れ′覗流試Ｍ装置ｌＯを示
す０複数の’ａ流測測定回路２４コネクタの端子２２を
介してＤＯＴ２０の入カビ７ｔｌＣ接続されるｏ　’電
流測定回路（ＣＭＣ）２４のアナログ出力は２５６：ｌ
のアナログマルチプレクサ２６に入力され、その出力は
加算器２８にてゲインとオフセクトの修正値を加え、す
／プル・ホールド回路４７でサンプリングした後にアナ
ログ／デジタル（Ａ／Ｄ）変換器４８に入力される。
マルチプレクサ２６のアナログ出力はアナログ加′ｗ−
′５２８とゲイン修正回路（ＧＣＣ）３００両方に入力
される。このゲイン修正回路３０にはゲインメモリ３２
のデジタル修正出力も入力される。
更に、加算器２８にはゲイン修正回路３０のアナログ出
力と、オフセクトメモリ３４のデジタルオフセット修正
出力が入力されるデジタル／アナログＣＤ／Ａ　）変換
ｒ３３１からのアナログ出力が人力される。
ゲインメモリ３２、オフセクトメモリ３４、上限／下限
の限界メモリ３６、マスクメモリ３８、合／否メモリ４
０、測定結果メモリ４２はいずれもランダムアクセスメ
モリであり、アドレスバス４５を介して与えられる状態
カウンタ４６のデジタル出力でアドレス指定される。状
態カウンタ４６はプログラム可能な周波数発生器５０に
よって与えられるクロックで動作する。アナログ／デジ
タル（Ａ／Ｄ）変換器４８へのデータを入力するサンプ
ルホールド回路は状態カウンタ４６の別の出力によって
クロクク動作する０漏れ電流の測定値を表わすＡ／ｌ）
変換器４８の出力は所定の限界値との比較のために比較
論理回路５２に入力されるとともに、記憶及び後での検
査のために測定結果メモリ４２に入力される。ゲインメ
モリ３２、オフセットメモリ３４、上限／下限メモリ３
６．マスクメモリ３８、合否メモリ４０、測定結果メモ
リ４２、プログラマプル周波数発生器５０、装置無効フ
リツプフロップ５１はいずれモデータバス５４＆Ｃ［絖
されている。
第２図に示すように、電流測定回路２４はオペアンプ２
７を有し、このオペアンプ２７０入出力間にコンデンサ
２５とスイッチ７２が並列に接続され、このスイッチ７
２と直列に抵抗７３が接続されるＯＤ［ＪＴ２０の入力
ピンに接続されるコネクタ端子２２はライン６０．Ｙ通
って第２図で３位置スイッチとして示すスイッチ回路６
２０）−ドロ１に接続される。スイッチ６２０ノード６
３はオペアンプ２７の反転入力に接続され、同スイッチ
６２０ノード６４は開いており、同スイクチ６２のノー
ド６６は制御′電圧が加えられる高精度抵抗６８に接続
される。Ｄ／Ａ変換器２９は入力ピンに所望の電圧（例
えば、高または低）を供給するのに使用されるもので、
オペアンプ２７の非反転入力に接続される。更に、オペ
アンプ２７の出力とＤ／Ａ変換器２９の出力は差動アン
プ７４の非反転入力と反転入力にそれぞれ接続さねるｑ
動作 ンステムの較正作業時に、各電流測定回路２４のゲイン
とオフセットの修正電圧を調べて電流測定回路２４を較
正する。ゲイン修正電田とオフセット修正電圧は次のよ
うにして決められる０各々の電流測定回路２４について
、スイッチ６２をノード６４に接続してライン６０かも
電流が測定回路に入力されないようにする。Ｄ／Ａ変換
器２９を所望の入力電ＥＥに設定する０その後、差動ア
ップ７４の出力（充゛区用コンデンサ２５の積分に比例
する電［Ｅ）を特定のタイミングで測定するＯｊなわち
、サンプル・ホールド回路４７で出力をサンプリングし
、Ａ／Ｄ本換器４８でデジタル値に変換する０このデジ
タル値は電流測定回路２４乞入カピンからはずした状態
（もれ電流なしの状態）で発生する測定回路の電ｌＥ（
オフセノ）’ＫＥ）を表わす。このオフセント値が各々
の電流測定回路に対応するオフセットメモリ３４のアド
レスに記憶される。
オフセノ）％圧の測定が完了したら、スイッチ６２をノ
ード６６１Ｊ４＋１に切り換えて、高精度抵抗６８をオ
ペアンプ２７に接続する。高精度抵抗６８には定′電圧
が加わるので、コンデンサ２５とオペアンプ２７０反転
入力に既知の入力電流が与えられることになる。Ｄ／Ａ
変換器２９の出力は差動アンプ７４でオペアンプ２７の
出力から差し引かれ、この差動アンプ７４の出力（電流
に比例する速度で上昇づ−る電ＥＥ）とＤ／Ａ変換器３
１の出力するオフセット修正電圧とが加算器２８で加算
され、その結果得られる屯田が特定のタイミングでサン
プリングされる。この測定値と既知の入力電流とを比較
することによりオペアンプのゲインが求められる。この
ゲイン修正値は電流測定回路２４別にゲインメモリ３２
に記憶される。
実際の漏れ電流試験７行う前に上限／下限メモリ３６と
マスクメモリ３８にデータバス５４を介してデータをロ
ードする。上限／下限メモリ３６にはＤＵＴ２０の各入
力ピンの上限と下限の値（例えばメーカー規定値）を設
定する。マスクメモリ３８にはＤＵＴ２０のピンパター
ンを設定して使用していない電流測定回路２４による誤
表示が行われないようにする０ メモリ３６と３８の設定とＤ／Ａコンバータ２９の設定
完了後、カウンタ４６は１から２５６までをカウントア
ツプしその出力はアドレスバス４３に与えられる。この
結果、１　：　２５６デマルチプレクサ４４を介して、
電流測定回路２４が順次動作してスインチア２が開く。
これにより、コンデンサ２５が充′亀され、差動アンプ
７４かもピンの漏れ′電流（Ｉ）に比例する速度で増大
する電圧（Ｖ）が発生する。すなわち、Ｖ＝Ｉ／ＣＸ時
間となる。
この電流測定回路２４の電圧上昇期間（電流積分期間）
は６０Ｈ２の電力線、周波数の場合には１／６ｏ秒ある
いは１／６秒、５０Ｈｚの電力線周波数の場合には１０
００秒あるいは１１５秒というように背景の電力周波数
の整数倍に設定される。ただし、時間の長さは漏れ電流
の大きさと所要の精度に依存する。このように、電圧上
昇期間を電力線周波数の整数倍に選定することにより、
電力源から生じる電磁ノイズの積分値がゼロになる０上
昇期間の長さによって分解能と測定範囲が変わる０例え
ば、１／６秒の上昇期間では、測定範囲は±２００ナノ
アンペアで分解能（１２ビツトで与えられる）は１００
ピコアンペアである。１／６０　秒の上昇期間では測定
範囲は±２マイクロアンペアであり、分解能は１ナノア
ンペアとなる。上昇期間が短くなるにつれ分解能が低下
するが、この点は、測定する電流も多分大きくなり、大
きな電流は周囲の電磁ノイズによる電流の影響を受けに
くくなるのである程度は補償される。２マイクロアンペ
アより大きな電流を測定するのに、上昇期間を１／６０
秒あるいは１７５０秒より短くする必要のある場合（例
えば、１／６ｏｏ秒、’１５００秒）、ノイズ電流は小
さな値で開始する。より高い電流を測定する場合にはス
イッチ７２は閉じた”Ｊ！となり、積分なしで差動アン
プ７４の電圧出力（漏れ電流×抵抗７３の抵抗値に比例
する直圧出力）を単に（修正後に）サンプリングする。
測定回路２４の積分動作を始動するために、状態カウン
タ４６よりアドレスバス４３を介してデマルチプレクサ
４４にデジタル出力が与えられ、このデジタル出力は積
分期間の間に１から２５６までを一巡する。２５６番目
の測定回路２４の始動後、カウンタ４６は再び１から２
５６ｆでをカウントするが、今度はその出力はバス４７
．４５を介して与えられるため、各電流測定回路２４の
出力がマルチプレクサ２６に通されるとともに、メモリ
３２〜４２の各記憶場所がアドレス指定される。
状態カウンタ４６はプログラム可能な周波数発生器・５
０でクロック動作するので、その計数速度したかつて積
分期間は周波数発生器５０の出力周波数を変えるだけで
容易に変更できる。このようにして、各電流測定回路２
４の出力が順次Ａ／Ｄ変換器４８に入力され、順次測定
が行われる。２５６：１マルチプレクサ２６とメモリ３
２〜４２は状態カウンタ４６により同時にアドレッシン
グされるため、すべての信号修正とデータ転送は同期し
ている。各電流測定回路２４のアドレスがアドレスバス
４７，４５に現われると、その測定回路２４のアナログ
出力が２５６　：　１マルチプレクサ２６を通過する。
また、ゲインメモリ３２とオフセットメモリ３４からは
修正値が読み出され、上限／下限メモリ３６とマスクメ
モリ３８からは適正な限界値とマスク情報が読み出され
、合否メモリ４０と測定結果メモリ４２には合格／不合
格情報と測定電流値が書き込まれる。２５６　：　１マ
ルチプレクサ２６のアナログ出力はゲイン修正回路３０
に入力され、ここでゲインメモリ３２からの情報が利用
されてゲイン修正藏圧、すなわち、電流測定回路の測定
出力に加えることによってオペアンプ２７のゲインを修
正することになる電圧が形成される。
このゲイン修正屯田は加算器２８においてオフセット修
正’ｔＥＥ（オフセットメモリ３４に記憶される値に基
づくものでＤ／Ａ変換器３１から与える）とともにマル
チプレクサ２６のアナログ出力に加算される。したがっ
て、加算器２８の出力は端子２２に接続される入力ピン
の漏れ電流に対応する修正電圧となっている。加算器２
８の修正電圧出力は上昇し、上昇期間（積分期間）の完
了時点にサンプル・ホールド回路４７でサンプリングさ
れる。サンプル・ホールド回路４７はサンプリングした
電圧をＡ／Ｄ変換器４８のデジタルへの変換に十分な間
保持する。サンプル・ホールド回路４７とＡ／Ｄ変換器
４８は状態カウンタ４６からのタイミング信号により適
正なタイミングで作動される。Ａ／Ｄ変換器４８のデジ
タル漏れ電流信号は（実際の漏れ電流値を得るため）測
定結果メモリ４２に記憶されるとともに、比較論理回路
５２にてｎその入力ピンに対する上限、下限値と比較さ
れる。この比較結果は合否メモリ４０に記憶されるとと
もに、誤動作の場合には装置無効フリップフロップ５１
ケセツトする。したがって、フリップフロップ５１の出
力を調べるだけでＤＵＴ　２０が仕様、通常の条件を満
たしているかどうかがわかる。
異なる入力電圧レベルで漏れ電流の試験を行いたい場合
には、これに合わせてＤ／Ａ変換器２９を設定し直し、
上記の手順を繰り返えせばよい。
すべての入力ピンが各電流測定回路に同時に接続されて
おり、すべての電流測定回路の電圧が同時に上昇するの
で、各デバイスを別々に接続するような場合（したがっ
て落ち着くのを待つ）や、電流を１つずつ測定する場合
に比べはるかに速く試験が行える。種々の電流測定回路
を次々と接続するマルチプレクサを使用しているので全
入力ピンに対し１個のＡ／Ｄ変換器、単一のサンプル・
ホールド回路、単一の修正回路、単一の比較回路が使用
できる。漏れ電流の測定値は記憶されるの疼 でウマ＜いかなかったピンについて例えば別のｍ界値を
用いるなどして漏れ′電流の大きさを測定し＠す必要は
なくなる。個々にＤ／Ａ変換器２９を使用しているので
各電流測定回路２４はそれぞれの端子２２に異なるレベ
ルの入力電ＦＥ？与えることができる（例えば、高、低
の入力をピン類に交能である。例えば、各電流測定回路
２４を選択的に接続される少数の入力ピンの間で共用す
るようにしでもよい。
【図面の簡単な説明】
第１図は本発明による漏れ電流記憶装置のブロック図、 第２図は第１図の装置における電流測定回路の簡略化し
た構成図である。 ２０：被記憶装置　　　２２：コネクタ端子２４：電流
測定回路　　２６：マルチプレクサ３２ニゲインメモリ
　　　３４：オフセットメモリ３６：上限／下限メモリ
　　３８：マスクメモリ４０：合否メモリ　　　４２：
測定結果メモリ４４：デマルチプレクサ　４８　：　Ａ
／］）変換器４６：状態カウンタ ５０：プログラマル周波数発生器 （外４名） 手続補正書 ２３発明の名称 漏れ電流記憶装置 ３、補正をする者 事件との関係　　特許出願人 住所 名　称　　テラダイン・インコーホレーテッド４、代理
人 住　所　　東京都千代田区大手町二丁目２番１号新大手
町ビル　２０６区 ５、補正の対象

Claims (1)

  1. 【特許請求の範囲】 １　被試験電子装置の入力ピンの漏れ電流を試験する漏
    れ電流試験装置において、 前記入力ピンの各々に電気接触する複数の端子を有する
    コネクタと、 前記コネクタの各端子に接続され、漏れ電流を検出して
    該電流を表わすアナログ出力を得る複数の電流測定回路
    と、 前記アナログ出力を選択してマルチプレクサ出力として
    出力するマルチプレクサと、 前記マルチプレクサ出力を受け、漏れ電流を表わすデジ
    タル出力を得るアナログデジタル変換器と、 から成る漏れ電流試験装置。 ２　被試験電子装置の入力ピンの漏れ電流を試験する漏
    れ電流試験装置において、 前記入力ピンの各々に電気接触する複数の端子を有する
    コネクタと、 前記コネクタの各端子に接続され、漏れ電流を検出して
    該電流を表わすアナログ出力を得る複数の電流測定回路
    と、 前記アナログ出力を選択してマルチプレクサ出力として
    出力するマルチプレクサと、 前記入力ピンの各々に関する限界値を記憶し、選択的に
    アドレッシングされて前記マルチプレクサ出力に対応す
    る入力ピンに関する限界値を出力する限界メモリと、 前記限界値と前記マルチプレクサ出力とを受け、両者を
    比較する比較回路と、 から成る漏れ電流試験装置。 ３　被試験電子装置の入力ピンの漏れ電流を試験する漏
    れ電流試験装置において、 前記入力ピンの各々に電気接触する複数の端子を有する
    コネクタと、 前記コネクタの各端子に接続され、漏れ電流を検出して
    該電流を表わすアナログ出力を得る複数の電流測定回路
    と、 前記アナログ出力を選択してマルチプレクサ出力として
    出力するマルチプレクサと、 前記コネクタの各端子に接続され、前記入力ピンに所望
    の入力を選択的に与える複数のデジタル／アナログ変換
    器と、 から成る漏れ電流試験装置。 ４　被試験電子装置の入力ピンの漏れ電流を試験する漏
    れ電流試験装置において、 前記入力ピンの各々に電気接触する複数の端子を有する
    コネクタと、 前記コネクタの各端子に接続され、漏れ電流を検出して
    該電流を表わすアナログ出力を得る複数の電流測定回路
    と、 前記アナログ出力を選択してマルチプレクサ出力として
    出力するマルチプレクサと、 前記入力ピンの各々に関する修正値を記憶し、選択的に
    アドレス指定されて前記マルチプレクサ出力を与えた電
    流測定回路に対応する修正値を出力する修正メモリと、 前記マルチプレクサ出力を前記修正値に基づいて修正す
    る手段と、 から成る漏れ電流試験装置。 ５　請求項４に記載の漏れ電流試験装置において、前記
    電流測定回路の各々は対応するアナログオフセットをも
    っており、前記修正値にはこのアナログオフセットを修
    正するオフセット信号を与えるオフセット値が含まれる
    漏れ電流試験装置。 ６　請求項４または５に記載の漏れ電流試験装置におい
    て、前記電流測定回路の各々は対応するゲインをもって
    おり、前記修正値にはこのゲインを修正するゲイン信号
    を与えるゲイン値が含まれる漏れ電流試験装置。 ７　請求項４記載の漏れ電流試験装置において、前記複
    数の電流測定回路の各々に関する前記修正値を発生し前
    記修正メモリに記憶する手段を更に有する漏れ電流記憶
    装置。 ８　請求項２記載の漏れ電流試験装置において、合格／
    不合格情報を記憶する合否メモリと、入力ピンに接続さ
    れて電流測定回路をマスクするマスク情報を記憶し、選
    択的にアドレス指定されて前記比較回路にマスク情報を
    与えることにより、入力ピンに接続されていないコネク
    タ端子による誤表示を防止するマスクメモリと、 を更に有する漏れ電流試験装置。 ９　請求項１、２、３、４、８のいずれかに記載の漏れ
    電流試験装置において、前記マルチプレクサに順次作動
    される漏れ電流試験装置。 １０　請求項２、４、５、６、８のいずれかに記載の漏
    れ電流試験装置において、前記メモリの各々は前記マル
    チプレクサと同期して動作する漏れ電流試験装置。 １１　請求項１、２、３、４のいずれかに記載の漏れ電
    流試験装置において、 前記電流測定回路の各々は漏れ電流を積分し、更に、周
    囲の電力線周波数の整数倍に等しい時間だけ前記積分が
    行われた時点で前記マルチプレクサ出力をサンプリング
    することにより、電力源からの電磁界によるクイズをキ
    ャンセルする手段を更に有する漏れ電流装置。 １２　請求項１記載の漏れ電流試験装置において、前記
    入力ピンの各々に関する限界値を記憶し、選択的にアド
    レッシングされて前記マルチプレクサ出力に対応する入
    力ピンに関する限界値を出力する限界メモリと、 前記限界値と前記マルチプレクサ出力とを受け、両者を
    比較する比較回路と、 を更に有する漏れ電流試験装置。 １３　請求項１記載の漏れ電流試験装置において、前記
    コネクタの各端子に接続され、前記入力ピンに所望の入
    力を選択的に与える複数のデジタル／アナログ変換器を
    更に有する漏れ電流試験装置。 １４　請求項１記載の漏れ電流試験装置において、前記
    入力ピンの各々に関する修正値を記憶し、選択的にアド
    レス指定されて前記マルチプレクサ出力を与えた電流測
    定回路に対応する修正値を出力する修正メモリと、 前記マルチプレクサ出力を前記修正値に基づいて修正す
    る手段と、 を更に有する漏れ電流試験装置。 １５　請求項１２記載の漏れ電流試験装置において、前
    記コネクタの各端子に接続され、前記入力ピンに所望の
    入力を選択的に与える複数のデジタル／アナログ変換器
    と、 前記入力ピンの各々に関する修正値を記憶し、選択的に
    アドレス指定されて前記マルチプレクサ出力を与えた電
    流測定回路に対応する修正値を出力する修正メモリと、 前記マルチプレクサ出力を前記修正値に基づいて修正す
    る手段と、 を更に有する漏れ電流試験装置。 １６　請求項１、１２、１５のいずれかに記載の漏れ電
    流試験装置において、 前記入力ピンの各々に係る前記アナログ／デジタル変換
    器のデジタル出力を記憶する測定結果メモリを更に有す
    る漏れ電流試験装置。 １７　請求項１、１２、１５のいずれかに記載の漏れ電
    流試験装置において、 前記メモリと前記マルチプレクサはカウンタによって同
    期がとられている漏れ電流試験装置。 １８　請求項１、２、３、４のいずれかに記載の漏れ電
    流試験装置において、 前記電流測定回路の各々は、 オペアンプと、 前記オペアンプの入出力間に接続されたコンデンサと、 を有する漏れ電流試験装置。 １９　請求項１、２、３、４のいずれかに記載の漏れ電
    流試験装置において、 前記電流測定回路に接続され、該電流測定回路の起動を
    制御するデマルチプレクサ、 を更に有する漏れ電流試験装置。 ２０　請求項１、２、３、４のいずれかに記載の漏れ電
    流試験装置において、 入力ピンごとに別の電流測定回路が使用される漏れ電流
    試験装置。 ２１　請求項１、２、３、４のいずれかに記載の漏れ電
    流試験装置において、 前記各電流測定回路は漏れ電流を積分し、 更に、所望の時間だけこの積分が行われた時点で前記マ
    ルチプレクサ出力をサンプリングするサンプリング手段
    と、このサンプリング手段によるサンプリングを制御す
    る状態カウンタと、この状態カウンタにクロックを与え
    てサンプリングの時間がクロックの周波数の関数で与え
    られるようにするプログラム可能な周波数発生器とを更
    に有する漏れ電流試験装置。
JP63275982A 1987-10-30 1988-10-31 漏れ電流試験装置 Expired - Fee Related JP2539897B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US115156 1987-10-30
US07/115,156 US4862070A (en) 1987-10-30 1987-10-30 Apparatus for testing input pin leakage current of a device under test

Publications (2)

Publication Number Publication Date
JPH01187469A true JPH01187469A (ja) 1989-07-26
JP2539897B2 JP2539897B2 (ja) 1996-10-02

Family

ID=22359621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63275982A Expired - Fee Related JP2539897B2 (ja) 1987-10-30 1988-10-31 漏れ電流試験装置

Country Status (6)

Country Link
US (1) US4862070A (ja)
JP (1) JP2539897B2 (ja)
CA (1) CA1300228C (ja)
DE (1) DE3836813A1 (ja)
FR (1) FR2622702B1 (ja)
GB (1) GB2211951B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019138735A (ja) * 2018-02-08 2019-08-22 新電元工業株式会社 電流検出装置、電流検出システム、及び電流検出装置の校正方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2251081B (en) * 1990-12-18 1995-08-23 Motorola Ltd Automatic analysis apparatus
US5917331A (en) * 1995-10-23 1999-06-29 Megatest Corporation Integrated circuit test method and structure
US5977774A (en) * 1997-10-31 1999-11-02 Hewlett-Packard Company Method for detecting open circuits with a measurement device
DE19836361C1 (de) 1998-08-11 2000-03-30 Siemens Ag Verfahren zur Leckstromprüfung einer Kontaktierungsstelle einer integrierten Schaltung
JP2000267552A (ja) * 1999-03-19 2000-09-29 Sony Corp 画像記録装置及び画像記録方法並びに記録媒体
US6232759B1 (en) * 1999-10-21 2001-05-15 Credence Systems Corporation Linear ramping digital-to-analog converter for integrated circuit tester
AUPS322602A0 (en) * 2002-06-28 2002-07-18 Cochlear Limited Coil and cable tester
US7411409B2 (en) * 2005-11-17 2008-08-12 P.A. Semi, Inc. Digital leakage detector that detects transistor leakage current in an integrated circuit
US8054085B2 (en) 2008-03-31 2011-11-08 Electro Scientific Industries, Inc. Programmable gain trans-impedance amplifier overload recovery circuit
US8098696B2 (en) * 2009-09-04 2012-01-17 Rosemount Inc. Detection and compensation of multiplexer leakage current
KR102039112B1 (ko) * 2017-06-20 2019-10-31 포스필 주식회사 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치
CN116660900A (zh) * 2019-03-01 2023-08-29 华为技术有限公司 一种利用无线电信号进行目标物探测的方法及相关装置
CN113804962B (zh) * 2021-08-10 2024-04-02 上海贝岭股份有限公司 计量芯片以及测量***

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693193A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Ic memory test device
JPS5875073A (ja) * 1981-10-29 1983-05-06 Yokogawa Hewlett Packard Ltd 直流特性測定システム
JPS60192542U (ja) * 1984-05-30 1985-12-20 株式会社山武 Ａｄ変換器
JPS6170473A (ja) * 1984-09-13 1986-04-11 Shigeru Ebihara 波形解析装置
JPS62221018A (ja) * 1986-03-20 1987-09-29 Toshiba Corp アナログデ−タ処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916306A (en) * 1973-09-06 1975-10-28 Ibm Method and apparatus for testing high circuit density devices
US4004222A (en) * 1974-11-20 1977-01-18 Semi Test system for semiconductor memory cell
US4021112A (en) * 1975-06-23 1977-05-03 Xerox Corporation Photoreceptor dark current leakage detecting apparatus for xerographic machines
US4092589A (en) * 1977-03-23 1978-05-30 Fairchild Camera And Instrument Corp. High-speed testing circuit
GB2058366B (en) * 1979-08-02 1983-03-30 Post Office Testing of integrated circuits
CA1172698A (en) * 1979-08-02 1984-08-14 Post Office Testing of integrated circuits
US4517512A (en) * 1982-05-24 1985-05-14 Micro Component Technology, Inc. Integrated circuit test apparatus test head
US4504783A (en) * 1982-09-30 1985-03-12 Storage Technology Partners Test fixture for providing electrical access to each I/O pin of a VLSI chip having a large number of I/O pins
US4724379A (en) * 1984-03-14 1988-02-09 Teradyne, Inc. Relay multiplexing for circuit testers
JPH0743413B2 (ja) * 1984-05-09 1995-05-15 三菱電機株式会社 半導体試験装置
US4739252A (en) * 1986-04-24 1988-04-19 International Business Machines Corporation Current attenuator useful in a very low leakage current measuring device
US4710927A (en) * 1986-07-24 1987-12-01 Integrated Device Technology, Inc. Diagnostic circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693193A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Ic memory test device
JPS5875073A (ja) * 1981-10-29 1983-05-06 Yokogawa Hewlett Packard Ltd 直流特性測定システム
JPS60192542U (ja) * 1984-05-30 1985-12-20 株式会社山武 Ａｄ変換器
JPS6170473A (ja) * 1984-09-13 1986-04-11 Shigeru Ebihara 波形解析装置
JPS62221018A (ja) * 1986-03-20 1987-09-29 Toshiba Corp アナログデ−タ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019138735A (ja) * 2018-02-08 2019-08-22 新電元工業株式会社 電流検出装置、電流検出システム、及び電流検出装置の校正方法

Also Published As

Publication number Publication date
DE3836813A1 (de) 1989-05-18
FR2622702B1 (fr) 1992-08-07
GB2211951A (en) 1989-07-12
CA1300228C (en) 1992-05-05
GB8825319D0 (en) 1988-11-30
US4862070A (en) 1989-08-29
DE3836813C2 (ja) 1991-06-27
JP2539897B2 (ja) 1996-10-02
FR2622702A1 (fr) 1989-05-05
GB2211951B (en) 1991-06-05

Similar Documents

Publication Publication Date Title
JPH01187469A (ja) 漏れ電流試験装置
JP3453133B2 (ja) Ｉｃ試験装置のタイミング校正方法及びその校正方法を用いた校正機能を有するｉｃ試験装置
KR20010076307A (ko) 반도체 디바이스 시험방법 및 그의 장치
WO2018236080A1 (ko) 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치
KR100339835B1 (ko) Ic시험장치의전압인가전류측정회로
JPH04155267A (ja) 入力信号の最大値最小値検出装置
CN212514879U (zh) 运放测试***
CN111220901A (zh) 运放测试***和方法
US20030220758A1 (en) Method for testing an AD-converter
US4506212A (en) Method and apparatus for testing integrated circuits using AC test input and comparison of resulting frequency spectrum outputs
JPS6447973A (en) Device tester
JPH1155120A (ja) Ａｄ変換器及びこれを内蔵したマイクロコンピュータ
US6445207B1 (en) IC tester and IC test method
CN116859223B (zh) 针对vi源的在线自检方法、电路及vi源
JP3374087B2 (ja) 半導体集積回路の試験方法
JPS6139974Y2 (ja)
JP2001183428A (ja) シュミット特性検査装置
GB2058366A (en) Improvements in or Relating to the Testing of Integrated Circuits
JPS6126630B2 (ja)
JP2737442B2 (ja) 接続検査装置
Vaikkola Integrated Circuit Testing Using Automatic Test Equipment
JPH07183346A (ja) 半導体テスト装置
JPH076544Y2 (ja) 差信号測定器
JP2000147071A (ja) アナログ回路の特性検査装置
JPH02140018A (ja) 信号レベル検出装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees