JP3374087B2 - 半導体集積回路の試験方法 - Google Patents
半導体集積回路の試験方法Info
- Publication number
- JP3374087B2 JP3374087B2 JP24426198A JP24426198A JP3374087B2 JP 3374087 B2 JP3374087 B2 JP 3374087B2 JP 24426198 A JP24426198 A JP 24426198A JP 24426198 A JP24426198 A JP 24426198A JP 3374087 B2 JP3374087 B2 JP 3374087B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- output
- test
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
製造途中で実施される、デジタルアナログ変換器（以
下、「ＤＡコンバータ」と称す）の動作試験を行う方法
に関するものである。
製造途中で実施される、デジタルアナログ変換器（以
下、「ＤＡコンバータ」と称す）の動作試験を行う方法
に関するものである。
【０００２】
【従来の技術】従来の方法としては、まず、テスタより
固定電圧をデジタルアナログ変換器の基準電源端子に接
続し、ＤＡコンバータの動作に従い、出力されたアナロ
グ電圧値を電圧計で測定する（例えば、特開平５−１２
９９５２号公報）方法がある。図５は上述の電圧計を用
いた試験の説明に供する図である。図５に示すように、
まず、データ発生手段５１で発生したデータをＤＡコン
バータ５２に入力し、ＤＡコンバータ５２の出力を高精
度電圧計５３に入力し、高精度電圧計５３の出力を測定
電圧値メモリ５４で保持し、この高精度電圧計５３の出
力とデータ発生手段５１で発生したデータとに基づいて
演算装置５５により、微分直線性及び積分直線性を求め
ることにより、ＤＡコンバータの試験を行う。
固定電圧をデジタルアナログ変換器の基準電源端子に接
続し、ＤＡコンバータの動作に従い、出力されたアナロ
グ電圧値を電圧計で測定する（例えば、特開平５−１２
９９５２号公報）方法がある。図５は上述の電圧計を用
いた試験の説明に供する図である。図５に示すように、
まず、データ発生手段５１で発生したデータをＤＡコン
バータ５２に入力し、ＤＡコンバータ５２の出力を高精
度電圧計５３に入力し、高精度電圧計５３の出力を測定
電圧値メモリ５４で保持し、この高精度電圧計５３の出
力とデータ発生手段５１で発生したデータとに基づいて
演算装置５５により、微分直線性及び積分直線性を求め
ることにより、ＤＡコンバータの試験を行う。
【０００３】また、比較器（以下、「コンバータ」と称
する）を使用した試験方法では、ＤＡコンバータの出力
電圧に応じてコンパレータの判定電圧を変えて試験を行
う又は判定電圧を変えた複数のコンパレータをＤＡコン
バータの出力に接続して試験を行う（特開平６−２３５
７５４号公報）方法がある。
する）を使用した試験方法では、ＤＡコンバータの出力
電圧に応じてコンパレータの判定電圧を変えて試験を行
う又は判定電圧を変えた複数のコンパレータをＤＡコン
バータの出力に接続して試験を行う（特開平６−２３５
７５４号公報）方法がある。
【０００４】図６は上述のコンパレータを用いた試験の
説明に供する図である。図６に示すように、まず、デー
タ発生手段６１で発生したデータをＤＡコンバータ６２
に入力し、ＤＡコンバータ６２の出力を、上限基準電圧
６３が入力されるコンパレータ６４ａ及び下限基準電圧
６５が入力されるコンパレータ６４ｂのそれぞれに入力
し、演算装置によりＤＡコンバータの試験を行う。
説明に供する図である。図６に示すように、まず、デー
タ発生手段６１で発生したデータをＤＡコンバータ６２
に入力し、ＤＡコンバータ６２の出力を、上限基準電圧
６３が入力されるコンパレータ６４ａ及び下限基準電圧
６５が入力されるコンパレータ６４ｂのそれぞれに入力
し、演算装置によりＤＡコンバータの試験を行う。
【０００５】
【発明が解決しようとする課題】しかしながら、電圧計
を用いた従来の試験は、ＤＡコンバータの動作及び電圧
値精度の検査を行うためには、ＤＡコンバータの出力電
圧を精度良く測定する高精度電圧計と、測定した電圧値
を記憶するメモリ、その電圧値を数値解析する演算装置
が必要となる。
を用いた従来の試験は、ＤＡコンバータの動作及び電圧
値精度の検査を行うためには、ＤＡコンバータの出力電
圧を精度良く測定する高精度電圧計と、測定した電圧値
を記憶するメモリ、その電圧値を数値解析する演算装置
が必要となる。
【０００６】また、これら装置を使用した測定では多大
な時間を要し、あらゆる出力電圧の組み合わせ試験を行
うことは難しい。
な時間を要し、あらゆる出力電圧の組み合わせ試験を行
うことは難しい。
【０００７】また、半導体集積回路の中に複数のＤＡコ
ンバータを内蔵している場合、複数個のＤＡコンバータ
を同時に試験するためには、複数個の高精度電圧計、メ
モリ、演算処理装置が必要であるが装置は非常に高価な
ものになってしまう。従って、複数個のＤＡコンバータ
を試験する際は１台の高精度電圧計、メモリ、演算処理
装置を切替えて試験することになるため、さらに試験時
間が増加する。
ンバータを内蔵している場合、複数個のＤＡコンバータ
を同時に試験するためには、複数個の高精度電圧計、メ
モリ、演算処理装置が必要であるが装置は非常に高価な
ものになってしまう。従って、複数個のＤＡコンバータ
を試験する際は１台の高精度電圧計、メモリ、演算処理
装置を切替えて試験することになるため、さらに試験時
間が増加する。
【０００８】更に、１個のＤＡコンバータのみに対して
高精度電圧計を接続し試験するため、電圧計に接続され
ていない他のＤＡコンバータは同時には試験されず、隣
接するＤＡコンバータとＤＡコンバータの干渉不良等が
スクリーニングされない。
高精度電圧計を接続し試験するため、電圧計に接続され
ていない他のＤＡコンバータは同時には試験されず、隣
接するＤＡコンバータとＤＡコンバータの干渉不良等が
スクリーニングされない。
【０００９】一方、コンパレータを使用する試験方法に
おいては、ＤＡコンバータの出力電圧に応じて、コンパ
レータの判定電圧を変えて試験をする必要があり、ＤＡ
コンバータの動作が変化し出力電圧が変わるたびにコン
パレータの判定電圧を変更するため多大な時間を要す
る。すなわち、現行のテスタ構造では、コンパレータの
判定電圧を変更する場合は、テスタのＤＣ電源を変更す
る必要がある。従って、電圧値変更のたびに待ち時間が
必要となり、テスト時間が増加することになる。
おいては、ＤＡコンバータの出力電圧に応じて、コンパ
レータの判定電圧を変えて試験をする必要があり、ＤＡ
コンバータの動作が変化し出力電圧が変わるたびにコン
パレータの判定電圧を変更するため多大な時間を要す
る。すなわち、現行のテスタ構造では、コンパレータの
判定電圧を変更する場合は、テスタのＤＣ電源を変更す
る必要がある。従って、電圧値変更のたびに待ち時間が
必要となり、テスト時間が増加することになる。
【００１０】また、判定電圧を変えた複数のコンパレー
タによる試験方法では、ＤＡコンバータの出力電圧値に
に応じた数のコンパレータが必要となり、コンパレータ
数の増大を招き、装置のコストアップにつながる。
タによる試験方法では、ＤＡコンバータの出力電圧値に
に応じた数のコンパレータが必要となり、コンパレータ
数の増大を招き、装置のコストアップにつながる。
【００１１】本発明は、これらの問題を解決することを
目的としてなされたものであり、検査装置のコストアッ
プを招くことなく、ＤＡコンバータの動作および電圧精
度試験およびあらゆる出力電圧の組合わせ試験を、最小
限のコンパレータ数で短時間に実現する半導体試験装置
とその試験方法を提供するものである。
目的としてなされたものであり、検査装置のコストアッ
プを招くことなく、ＤＡコンバータの動作および電圧精
度試験およびあらゆる出力電圧の組合わせ試験を、最小
限のコンパレータ数で短時間に実現する半導体試験装置
とその試験方法を提供するものである。
【００１２】
【課題を解決するための手段】請求項１に記載の本発明
の半導体集積回路の試験方法は、選択回路及び出力回路
を備えたデジタルアナログ変換器を有する半導体集積回
路の試験方法において、入力されたテストパターンに応
じた正常時の出力電圧が比較器の固定上限値と固定下限
値との間になるように、上記テストパターンの変化に応
じて上記デジタルアナログ変換器の上限基準電源及び下
限基準電源にそれぞれ所定の電圧を印加するステップ
と、デジタルアナログ変換器の出力電圧を比較器で判定
するステップとから成ることを特徴とするものである。
の半導体集積回路の試験方法は、選択回路及び出力回路
を備えたデジタルアナログ変換器を有する半導体集積回
路の試験方法において、入力されたテストパターンに応
じた正常時の出力電圧が比較器の固定上限値と固定下限
値との間になるように、上記テストパターンの変化に応
じて上記デジタルアナログ変換器の上限基準電源及び下
限基準電源にそれぞれ所定の電圧を印加するステップ
と、デジタルアナログ変換器の出力電圧を比較器で判定
するステップとから成ることを特徴とするものである。
【００１３】また、請求項２に記載の本発明の半導体集
積回路の試験方法は、任意電圧発生器を用いて、上記上
限基準電源及び下限基準電源に所定の電圧を印加するこ
とを特徴とする、請求項１に記載の半導体集積回路の試
験方法である。
積回路の試験方法は、任意電圧発生器を用いて、上記上
限基準電源及び下限基準電源に所定の電圧を印加するこ
とを特徴とする、請求項１に記載の半導体集積回路の試
験方法である。
【００１４】
【発明の実施の形態】以下、一実施の形態に基づいて、
本発明を詳細に説明する。
本発明を詳細に説明する。
【００１５】図１は本発明の実施の形態の半導体集積回
路の試験時の構成図である。図１において、１ａ、１ｂ
は任意電圧発生器、２ａ、２ｂは基準電源、３は電圧分
割回路、４はＤＡコンバータ設定用ポート、５は出力回
路、６は選択回路、７はＤＡコンバータ、８は出力端
子、９ａは固定された上限判定電圧（ＶＨ）、９ｂは固
定された下限判定電圧（ＶＬ）、１０ａ、１０ｂはコン
パレータ、１１は出力期待値メモリを備えた判定装置を
示す。
路の試験時の構成図である。図１において、１ａ、１ｂ
は任意電圧発生器、２ａ、２ｂは基準電源、３は電圧分
割回路、４はＤＡコンバータ設定用ポート、５は出力回
路、６は選択回路、７はＤＡコンバータ、８は出力端
子、９ａは固定された上限判定電圧（ＶＨ）、９ｂは固
定された下限判定電圧（ＶＬ）、１０ａ、１０ｂはコン
パレータ、１１は出力期待値メモリを備えた判定装置を
示す。
【００１６】ＤＡコンバータの動作及び電圧値精度を試
験するために、図１に示す様に、ＤＡコンバータ７の基
準電源の両端２ａ、２ｂに外部から電圧値制御可能な任
意電圧発生器１ａ、１ｂを２台接続する。また、ＤＡコ
ンバータ出力には、判定電圧９ａ、９ｂを予め固定した
コンパレータ１０ａ、１０ｂを接続する。任意電圧発生
器１ａ、１ｂは２０ＭＨｚクロックを源振にもつアナロ
グ信号発生器である。ＡＤコンバータやフィルタ等を内
蔵するデジタルアナログＬＳＩに対して、アナログ信号
を入力する際に使用します。入力するアナログ信号は、
波形パラメータの組み合わせと合成とによりビデオ信号
やＶＴＲ信号等の複雑な信号でも簡単に使えるようにな
っている。また、この発生器はファンクション試験に使
用するテストパターンに同期して信号（電圧）を発生す
ることができるため、効率のよいテストが可能となる。
この状態にて、ＤＡコンバータは入力データに応じて２
つの任意電圧発生器の電位間を分割した電圧を選択し出
力端子に出力する。
験するために、図１に示す様に、ＤＡコンバータ７の基
準電源の両端２ａ、２ｂに外部から電圧値制御可能な任
意電圧発生器１ａ、１ｂを２台接続する。また、ＤＡコ
ンバータ出力には、判定電圧９ａ、９ｂを予め固定した
コンパレータ１０ａ、１０ｂを接続する。任意電圧発生
器１ａ、１ｂは２０ＭＨｚクロックを源振にもつアナロ
グ信号発生器である。ＡＤコンバータやフィルタ等を内
蔵するデジタルアナログＬＳＩに対して、アナログ信号
を入力する際に使用します。入力するアナログ信号は、
波形パラメータの組み合わせと合成とによりビデオ信号
やＶＴＲ信号等の複雑な信号でも簡単に使えるようにな
っている。また、この発生器はファンクション試験に使
用するテストパターンに同期して信号（電圧）を発生す
ることができるため、効率のよいテストが可能となる。
この状態にて、ＤＡコンバータは入力データに応じて２
つの任意電圧発生器の電位間を分割した電圧を選択し出
力端子に出力する。
【００１７】出力された電圧は判定電圧を固定したコン
パレータ１０ａ、１０ｂに入り、比較判定されるが、こ
のとき常に、正常なＤＡコンバータであれば出力される
であろう出力電圧が予め固定したコンパレータの判定電
圧内に入れる様、２台の任意電圧発生器１ａ、１ｂの出
力電圧を、ＤＡコンバータ７が選択している電圧に応じ
て変化させる。
パレータ１０ａ、１０ｂに入り、比較判定されるが、こ
のとき常に、正常なＤＡコンバータであれば出力される
であろう出力電圧が予め固定したコンパレータの判定電
圧内に入れる様、２台の任意電圧発生器１ａ、１ｂの出
力電圧を、ＤＡコンバータ７が選択している電圧に応じ
て変化させる。
【００１８】このことにより、正常な状態であればＤＡ
コンバータ７の出力電圧を一定にすることができ、コン
パレータ１０ａ、１０ｂの判定電圧を変化させることな
くＤＡコンバータ７の機能試験を行える。ＤＡコンバー
タ７を簡単に表わすために、図１において、電圧分割回
路５、選択回路６、出力回路８のみで示してある。ＤＡ
コンバータ７の基準電源にパターン同期式の任意電圧発
生電源を接続し、ＤＡコンバータ７の出力にコンパレー
タ１０ａ、１０ｂを接続する。
コンバータ７の出力電圧を一定にすることができ、コン
パレータ１０ａ、１０ｂの判定電圧を変化させることな
くＤＡコンバータ７の機能試験を行える。ＤＡコンバー
タ７を簡単に表わすために、図１において、電圧分割回
路５、選択回路６、出力回路８のみで示してある。ＤＡ
コンバータ７の基準電源にパターン同期式の任意電圧発
生電源を接続し、ＤＡコンバータ７の出力にコンパレー
タ１０ａ、１０ｂを接続する。
【００１９】図２乃至図４は本発明の半導体集積回路の
試験方法の説明に供する図である。これらの図は、任意
電圧発生器１ａ、１ｂの電圧と、ＤＡコンバータ７内で
選択出力された電圧、コンパレータ１０ａ、１０ｂの大
小比較電圧の位置関係を表わしたうえで、ＤＡコンバー
タ７の出力電圧試験方法の説明に供する図である。
試験方法の説明に供する図である。これらの図は、任意
電圧発生器１ａ、１ｂの電圧と、ＤＡコンバータ７内で
選択出力された電圧、コンパレータ１０ａ、１０ｂの大
小比較電圧の位置関係を表わしたうえで、ＤＡコンバー
タ７の出力電圧試験方法の説明に供する図である。
【００２０】電圧分割回路３を成す電圧分割用抵抗の両
端の基準電源２ａ、２ｂに、任意電圧発生器１ａ、１ｂ
を接続する。電圧分割回路３により分割された電圧は、
選択回路６に入力される。
端の基準電源２ａ、２ｂに、任意電圧発生器１ａ、１ｂ
を接続する。電圧分割回路３により分割された電圧は、
選択回路６に入力される。
【００２１】その後、ＤＡコンバータ設定ポート４より
入力されたファンクションテストパターンのデータに応
じた電圧が選択され、出力回路５を介し、出力端子８へ
出力される。その選択された電圧はコンパレータ１０
ａ、１０ｂに入力され、コンパレータ１０ａ、１０ｂの
大小比較の結果が、判定装置１１の出力期待値メモリと
比較され、判定がなされる。
入力されたファンクションテストパターンのデータに応
じた電圧が選択され、出力回路５を介し、出力端子８へ
出力される。その選択された電圧はコンパレータ１０
ａ、１０ｂに入力され、コンパレータ１０ａ、１０ｂの
大小比較の結果が、判定装置１１の出力期待値メモリと
比較され、判定がなされる。
【００２２】ＤＡコンバータ７は、上限電圧２７から下
限電圧２８の範囲で電圧を出力する。また、出力電圧を
受けるコンパレータ１０ａ、１０ｂは、上限電圧２７と
下限電圧２８との中心電圧２９を判定するように設定す
る。
限電圧２８の範囲で電圧を出力する。また、出力電圧を
受けるコンパレータ１０ａ、１０ｂは、上限電圧２７と
下限電圧２８との中心電圧２９を判定するように設定す
る。
【００２３】図２は、ＤＡコンバータの選択回路６が下
限電圧２８を出力するよう選択スイッチ３５を選択して
いる場合を示す。このとき、上限電圧２７と下限電圧２
８の中心値２９に任意電圧発生器の出力電圧３１を合わ
せ、任意電圧発生器の出力電圧３０を上限電圧２７に合
わせる。
限電圧２８を出力するよう選択スイッチ３５を選択して
いる場合を示す。このとき、上限電圧２７と下限電圧２
８の中心値２９に任意電圧発生器の出力電圧３１を合わ
せ、任意電圧発生器の出力電圧３０を上限電圧２７に合
わせる。
【００２４】そして、ＤＡコンバータ７が正常であれ
ば、出力電圧３２はコンパレータの大小比較電圧（ハイ
側）（以下、「判定電圧（ハイ側）」と称する）３３以
下になり、またコンパレータの大小比較電圧（ロー側）
（以下、「判定電圧（ロー側）」と称する）３４以上に
なる。すなわち、この２つの大小比較電圧内に出力電圧
３２が入れば、選択回路６は下限電圧の選択スイッチ３
５をオンしていることが判る。
ば、出力電圧３２はコンパレータの大小比較電圧（ハイ
側）（以下、「判定電圧（ハイ側）」と称する）３３以
下になり、またコンパレータの大小比較電圧（ロー側）
（以下、「判定電圧（ロー側）」と称する）３４以上に
なる。すなわち、この２つの大小比較電圧内に出力電圧
３２が入れば、選択回路６は下限電圧の選択スイッチ３
５をオンしていることが判る。
【００２５】図３は、ＤＡコンバータ７の選択回路６が
選択スイッチ３６を選択している場合を示す。このと
き、上限電圧２７と下限電圧２８の中心値２９を出力す
るよう任意電圧発生器出力電圧３０と任意電圧発生器出
力電圧３１を設定する。その結果、ＤＡコンバータ７が
正常であれば、出力電圧３２はコンパレータの判定電圧
（ハイ側）３３以下になり、また、コンパレータの判定
電圧（ロー側）３４以上になる。すなわち、この２つの
判定電圧内に出力電圧３２が入れば、選択回路６は選択
スイッチ３６をオンしていることが判る。
選択スイッチ３６を選択している場合を示す。このと
き、上限電圧２７と下限電圧２８の中心値２９を出力す
るよう任意電圧発生器出力電圧３０と任意電圧発生器出
力電圧３１を設定する。その結果、ＤＡコンバータ７が
正常であれば、出力電圧３２はコンパレータの判定電圧
（ハイ側）３３以下になり、また、コンパレータの判定
電圧（ロー側）３４以上になる。すなわち、この２つの
判定電圧内に出力電圧３２が入れば、選択回路６は選択
スイッチ３６をオンしていることが判る。
【００２６】図４は、ＤＡコンバータの選択回路６が上
限電圧を出力するよう選択スイッチ３７を選択している
場合を示す。このとき、上限電圧２７と下限電圧２８の
中心値２９に任意電圧発生器の出力電圧３０を合わせ、
任意電圧発生器の出力電圧３１を下限電圧２８に合わせ
る。出力電圧３２はコンパレータの判定電圧（ハイ側）
３３以下になり、またコンパレータの判定電圧（ロー
側）３４以上になる。この２つの判定電圧内に出力電圧
３２が入れば、選択回路６は上限電圧の選択スイッチ３
７をオンしていることが判る。
限電圧を出力するよう選択スイッチ３７を選択している
場合を示す。このとき、上限電圧２７と下限電圧２８の
中心値２９に任意電圧発生器の出力電圧３０を合わせ、
任意電圧発生器の出力電圧３１を下限電圧２８に合わせ
る。出力電圧３２はコンパレータの判定電圧（ハイ側）
３３以下になり、またコンパレータの判定電圧（ロー
側）３４以上になる。この２つの判定電圧内に出力電圧
３２が入れば、選択回路６は上限電圧の選択スイッチ３
７をオンしていることが判る。
【００２７】従来のＤＣ電源を用いて外部から電圧を与
える場合は、テストパターンを走らせた後、ＤＡコンバ
ータの基準電源に電圧を印加し、続いてＤＡコンバータ
を別の状態に設定するため、テストパターンを走らせ、
再びＤＡコンバータの基準電源に別の電圧を印加する繰
り返しのテスト方法であった。一方、本発明を用いて、
任意電圧発生器はテストパターンと同期してＬＳＩへ信
号（電圧）を与えることができるため、テスタのドライ
バ波形を入力する場合と同じくテストパターンを走らせ
ながら、さまざまな電圧をＤＡコンバータの基準電圧に
入力することができる。すなわち、テストパターンを一
度走らせれば、印加したいすべての電圧をＤＡコンバー
タに入力することができる。その結果、テストパターン
を走らせるための操作時間、ＤＣ電圧を設定するための
待ち時間等を省くことができ、テスト時間の短縮が可能
となる。
える場合は、テストパターンを走らせた後、ＤＡコンバ
ータの基準電源に電圧を印加し、続いてＤＡコンバータ
を別の状態に設定するため、テストパターンを走らせ、
再びＤＡコンバータの基準電源に別の電圧を印加する繰
り返しのテスト方法であった。一方、本発明を用いて、
任意電圧発生器はテストパターンと同期してＬＳＩへ信
号（電圧）を与えることができるため、テスタのドライ
バ波形を入力する場合と同じくテストパターンを走らせ
ながら、さまざまな電圧をＤＡコンバータの基準電圧に
入力することができる。すなわち、テストパターンを一
度走らせれば、印加したいすべての電圧をＤＡコンバー
タに入力することができる。その結果、テストパターン
を走らせるための操作時間、ＤＣ電圧を設定するための
待ち時間等を省くことができ、テスト時間の短縮が可能
となる。
【００２８】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、ＤＡコンバータの出力電圧測定を電
圧計を使用せずコンパレータを使用するため早く試験を
行うことが出来る。これは電圧計で測定した電圧値を一
旦記憶し、記憶した内容を演算加工して判定にまで持っ
ていく必要がないためである。
用いることにより、ＤＡコンバータの出力電圧測定を電
圧計を使用せずコンパレータを使用するため早く試験を
行うことが出来る。これは電圧計で測定した電圧値を一
旦記憶し、記憶した内容を演算加工して判定にまで持っ
ていく必要がないためである。
【００２９】さらに、本発明ではコンパレータを使用し
てＤＡコンバータの出力電圧試験を行っていいるが、Ｄ
Ａコンバータの出力電圧に応じてコンパレータの判定電
圧を変化させないことにより、より早く試験を行うこと
が出来ると伴に、ＤＡコンバータの出力電圧の種類に対
応してコンパレータ数を増やすことがないため装置のコ
ストダウンにもつながる。
てＤＡコンバータの出力電圧試験を行っていいるが、Ｄ
Ａコンバータの出力電圧に応じてコンパレータの判定電
圧を変化させないことにより、より早く試験を行うこと
が出来ると伴に、ＤＡコンバータの出力電圧の種類に対
応してコンパレータ数を増やすことがないため装置のコ
ストダウンにもつながる。
【００３０】また、複数個のＤＡコンバータを内蔵して
いる場合もＤＡコンバータの数だけコンパレータを設置
すれば簡単に同時測定を行うことができ、ＤＡコンバー
タどうしの干渉不良も容易にスクリーングすることがで
きる。
いる場合もＤＡコンバータの数だけコンパレータを設置
すれば簡単に同時測定を行うことができ、ＤＡコンバー
タどうしの干渉不良も容易にスクリーングすることがで
きる。
【図１】本発明の実施の形態の半導体集積回路の試験時
の構成図である。
の構成図である。
【図２】本発明の実施の形態の半導体集積回路の試験方
法の説明に供する第１の図である。
法の説明に供する第１の図である。
【図３】本発明の実施の形態の半導体集積回路の試験方
法の説明に供する第２の図である。
法の説明に供する第２の図である。
【図４】本発明の実施の形態の半導体集積回路の試験方
法の説明に供する第３の図である。
法の説明に供する第３の図である。
【図５】第１の従来技術の説明に供する図である。
【図６】第２の従来技術の説明に供する図である。
１ａ、１ｂ 任意電圧発生器
２ａ、２ｂ 基準電源
３ 電圧分割回路
４ ＤＡコンバータ設定用ポート
５ 出力回路
６ 選択回路
７ ＤＡコンバータ
８ 出力端子
９ａ 固定された上限判定電圧（ＶＨ）
９ｂ 固定された下限判定電圧（ＶＬ）
１０ａ、１０ｂ コンパレータ
１１ 出力期待値メモリを備えた判定装置
２７ 電源電圧上限
２８ 電源電圧下限
２９ 中心値
３０ 任意電圧発生電源（ハイ側）出力電圧
３１ 任意電圧発生電源（ロウ側）出力電圧
３２ ＤＡコンバータ出力電圧
３３ コンパレータ大小比較電圧（ハイ側）
３４ コンパレータ大小比較電圧（ロウ側）
３５、３６、３７ 選択スイッチ
Claims (2)
- 【請求項１】 選択回路及び出力回路を備えたデジタル
アナログ変換器を有する半導体集積回路の試験方法にお
いて、 入力されたテストパターンに応じた正常時の出力電圧が
比較器の固定上限値と固定下限値との間になるように、
上記テストパターンの変化に応じて上記デジタルアナロ
グ変換器の上限基準電源及び下限基準電源にそれぞれ所
定の電圧を印加するステップと、 デジタルアナログ変換器の出力電圧を比較器で判定する
ステップとから成ることを特徴とする、半導体集積回路
の試験方法。 - 【請求項２】 任意電圧発生器を用いて、上記上限基準
電源及び下限基準電源に所定の電圧を印加することを特
徴とする、請求項１に記載の半導体集積回路の試験方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24426198A JP3374087B2 (ja) | 1998-08-31 | 1998-08-31 | 半導体集積回路の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24426198A JP3374087B2 (ja) | 1998-08-31 | 1998-08-31 | 半導体集積回路の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000078008A JP2000078008A (ja) | 2000-03-14 |
| JP3374087B2 true JP3374087B2 (ja) | 2003-02-04 |
Family
ID=17116130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24426198A Expired - Fee Related JP3374087B2 (ja) | 1998-08-31 | 1998-08-31 | 半導体集積回路の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3374087B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9046898B2 (en) | 2011-02-24 | 2015-06-02 | Google Inc. | Power-preserving communications architecture with long-polling persistent cloud channel for wireless network-connected thermostat |
-
1998
- 1998-08-31 JP JP24426198A patent/JP3374087B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000078008A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008538863A (ja) | 電源電圧の監視 | |
| JP3617621B2 (ja) | 半導体集積回路の検査装置及びその検査方法 | |
| KR100339835B1 (ko) | Ic시험장치의전압인가전류측정회로 | |
| JP2002236152A (ja) | 半導体集積回路の試験装置及び試験方法 | |
| JPH0526985A (ja) | 半導体集積回路の測定方法 | |
| JP2539897B2 (ja) | 漏れ電流試験装置 | |
| KR100295702B1 (ko) | 반도체디바이스시험장치 | |
| US20010005143A1 (en) | Configuration for measurement of internal voltages in an integrated semiconductor apparatus | |
| JP3374087B2 (ja) | 半導体集積回路の試験方法 | |
| JP4259692B2 (ja) | 回路基板検査装置 | |
| JP2010002315A (ja) | 半導体試験装置とそのｄｃ特性試験方法 | |
| KR20010070252A (ko) | 반도체 시험장치의 기준전위 설정방법 및 장치 | |
| JP2000165244A (ja) | 半導体集積回路装置 | |
| JPH0766031B2 (ja) | 検査装置 | |
| JP3185187B2 (ja) | Ｉｃ試験装置 | |
| JP3588221B2 (ja) | 回路基板検査装置の計測部自己診断装置 | |
| JP2001153915A (ja) | Ｉｃテスタ、及びｉｃ試験方法 | |
| JPH102935A (ja) | Ｉｃ試験装置 | |
| JPH11202032A (ja) | 基板検査方法、およびこの方法を使用した基板検査装置 | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JPH0621816A (ja) | Ｄ／ａコンバータテスト回路 | |
| JP2001221829A (ja) | 半導体試験装置の基準電位設定装置及び方法 | |
| JPH11258312A (ja) | 半導体集積回路検査装置とその試験方法 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPH05281292A (ja) | Ａｄ回路を使用するｉｃテスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |