JP7106931B2 - 定電流回路、半導体装置、電子機器および半導体装置の製造方法 - Google Patents

定電流回路、半導体装置、電子機器および半導体装置の製造方法 Download PDF

Info

Publication number
JP7106931B2
JP7106931B2 JP2018061452A JP2018061452A JP7106931B2 JP 7106931 B2 JP7106931 B2 JP 7106931B2 JP 2018061452 A JP2018061452 A JP 2018061452A JP 2018061452 A JP2018061452 A JP 2018061452A JP 7106931 B2 JP7106931 B2 JP 7106931B2
Authority
JP
Japan
Prior art keywords
transistor
channel
source
constant current
current circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018061452A
Other languages
English (en)
Other versions
JP2019176287A (ja
Inventor
佳樹 牧内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2018061452A priority Critical patent/JP7106931B2/ja
Priority to CN201910227219.8A priority patent/CN110324016B/zh
Priority to US16/365,767 priority patent/US10635126B2/en
Publication of JP2019176287A publication Critical patent/JP2019176287A/ja
Application granted granted Critical
Publication of JP7106931B2 publication Critical patent/JP7106931B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Description

この発明は、半導体装置における定電流源として好適な定電流回路に関する。
特許文献１には、ゲートとソースの短絡されたデプレッション型ＭＯＳ（Metal Oxide Semiconductor）トランジスター（以下、ＭＯＳトランジスターを単にトランジスターという）からなる定電流回路が開示されている。この定電流回路は、簡単な構成のため一般的に使用されている。
特開平２－５３３０９号公報
しかしながら、上述した従来の定電流回路において微小電流を得るためには、デプレッション型トランジスターのチャネル長を長くする必要があり、そのため、半導体装置における定電流回路のレイアウト面積が大きくなる問題があった。
この発明の一態様による定電流回路は、第１の導電型を有し、ゲートが基準ノードに接続され、ドレインが電流出力ノードに接続されたデプレッション型の第１のトランジスターと、前記第１の導電型の逆の第２の導電型を有し、ゲートとドレインとが前記基準ノードに接続され、ソースが前記第１のトランジスターのソースに接続されたエンハンスメント型の第２のトランジスターとを具備することを特徴とする。
好ましい態様では、前記第１の導電型がＮチャネル、前記第２の導電型がＰチャネルである。他の好ましい態様では、前記第１の導電型がＰチャネル、前記第２の導電型がＮチャネルである。
この発明の一態様による定電流回路によれば、第２のトランジスターのドレインおよびソース間に同トランジスターの閾値電圧相当の電圧が発生し、この電圧が第１のトランジスターのゲートおよびソース間に印加され、第１のトランジスターのドレイン電流を低下させる。従って、定電流回路において微小な定電流を発生するのに必要な第１のトランジスターのチャネル長を短くすることができる。また、この定電流回路では、第１のトランジスターと第２のトランジスターの導電型が逆である。従って、定電流回路の製造プロセスにおいて、第１のトランジスターの閾値制御用のチャネルドープ層と第２のトランジスターの閾値制御用のチャネルドープ層を共通のマスクを使用して共通の工程において形成することができる。このようにすることで、製造ばらつきに起因した第１のトランジスターの閾値電圧の変動と第２のトランジスターの閾値電圧の変動を連動させ、製造ばらつきに起因した定電流回路の出力電流のばらつきを低減することができる。
この発明は、以上の定電流回路を具備する半導体装置、あるいは同半導体装置を具備する電子機器としても実施され得る。
第１実施形態である定電流回路の構成を示す回路図である。 同定電流回路を含む半導体装置の製造過程における半導体基板の構成を示す断面図である。 同定電流回路を含む半導体装置の製造過程における半導体基板の構成を示す断面図である。 第２実施形態である定電流回路の構成を示す回路図である。 比較例である定電流回路の構成を示す回路図である。
以下、実施形態について図面を参照して説明する。
＜第１実施形態＞
図１は第１実施形態である定電流回路の構成を示す回路図である。本実施形態は、第１の導電型をＮチャネル、第２の導電型をＰチャネルとするものである。
図１において、第１のトランジスターＭ１１は、導電型がＮチャネルであり、かつ、デプレッション型のトランジスターである。第１のトランジスターＭ１１は、ゲートが基準ノードＮＳに接続され、ドレインが電流出力ノードＮＤに接続されている。また、このトランジスターＭ１１のドレインおよびソースが形成されたＰウェルは低電位電源ＶＳＳに接続されている。基準ノードＮＳは、例えば低電位電源ＶＳＳ等の定電圧源に接続されている。
第２のトランジスターＭ１２は、導電型がＰチャネルであり、かつ、エンハンスメント型のトランジスターである。第２のトランジスターＭ１２は、ゲートとドレインとが基準ノードＮＳに接続され、ソースがトランジスターＭ１１のソースに接続されている。また、第２のトランジスターＭ１２のドレインおよびソースが形成されたＮウェルは第１のトランジスターＭ１１のソースに接続されている。以下では、第１のトランジスターＭ１１のソースと、第２のトランジスターＭ１２のソースおよびＮウェルが共通接続されたノードをノードＮＭとする。
以上が本実施形態による定電流回路の構成である。本実施形態によれば、定電流回路の電流出力時に、第１のトランジスターＭ１１のソースが接続されたノードＮＭと、第１のトランジスターＭ１１のゲートが接続された基準ノードＮＳとの間に第２のトランジスターＭ１２の閾値電圧に相当する定電圧が発生する。このため、第１のトランジスターＭ１１のチャネルの形成に寄与するゲート－ソース間バイアスがこの定電圧分だけ減り、第１のトランジスターＭ１１のドレイン電流が減少する。従って、微小電流を得るために必要な第１のトランジスターＭ１１のチャネル長を短くすることができる。
以下、比較例を挙げ、本実施形態の効果を説明する。図５は比較例である定電流源回路の構成を示す回路図である。この定電流回路において、Ｎチャネルであり、かつ、デプレッション型のトランジスターＭは、ゲートおよびソースが基準ノードＮＳに接続され、ドレインが電流出力ノードＮＤに接続されている。また、トランジスターＭのドレインおよびソースが形成されたＰウェルは、低電位電源ＶＳＳに接続されている。また、基準ノードＮＳは、例えば低電位電源ＶＳＳ等の定電圧源に接続されている。
この定電流回路では、トランジスターＭのゲートおよびソース間電圧ＶＧＳが０Ｖであるため、電流出力ノードＮＤおよび基準ノードＮＳ間に正の電圧が印加されると、次式に示す飽和電流ＩがトランジスターＭに流れる。
Ｉ＝（１／２）・μｎ・Ｃｏｘ・（Ｗ／Ｌ）・Ｖｔｈｎ２ ……（１）
ここで、μnはトランジスターＭのドレインおよびソース間のキャリアの易動度、Ｃｏｘは単位面積当たりのゲート酸化膜容量、Ｗはチャネル幅、Ｌはチャネル長、Ｖｔｈｎは閾値電圧である。
この定電流回路において電流出力ノードＮＤに流れ込む電流Ｉを小さくするためには、（１）μｎ・Ｃｏｘ小さくする、（２）Ｗを小さく、Ｌを大きくする、（３）｜Ｖｔｈ｜を小さくする、という方法が考えられる。このうちμｎ・ＣｏｘとＶｔｈｎは製造プロセスで決まる定数のため、容易に変更することはできない。また、Ｗ、Ｌは設計事項であり変更可能であるが、Ｗは製造プロセスに依存した最小寸法より小さくすることができない。そのため、Ｌを大きくして電流Ｉを小さくすることになる。しかしながら、ウォッチ用ＩＣ等では、例えば１０ｎＡ程度の微小電流を発生する定電流回路が求められる。
そこで、一例として、製造プロセスにより定まるμｎ・Ｃｏｘ＝３２０μＡ／Ｖ２およびＶｔｈｎ＝－０．６５Ｖと、加工ルールによって定まる最小寸法のＷ＝０．６μｍと、電流Ｉ＝１０ｎＡを上記式（１）に代入し、Ｌについて解くと次のようになる。
Ｌ＝４０５６μｍ ……（２）
一般的に製造プロセスが微細化するほどμｎ・Ｃｏｘが大きくなるため、微小な定電流を得るためにはＬが長大化する。このように従来の定電流回路は、微小な定電流を発生する場合にＬが非常に長くなり、面積が大きくなる問題がある。
これに対し、本実施形態による定電流回路では、基準ノードＮＳおよびノードＮＭ間の電圧（負の電圧）の絶対値が第２のトランジスターＭ１２の閾値電圧Ｖｔｈｐ（負の電圧）の絶対値以上になると、第２のトランジスターＭ１２がＯＮとなる。このため、第２のトランジスターＭ１２は、定電圧｜Ｖｔｈｐ｜を出力する定電圧源として機能する。そして、第１のトランジスターＭ１１は、そのソース電位が基準ノードＮＳの電位から電圧｜Ｖｔｈｐ｜だけ上昇するため、ゲートおよびソース間電圧が０Ｖ－｜Ｖｔｈｐ｜となる。従って、第１のトランジスターＭ１１のドレインおよびソース間のキャリアの易動度をμｎ、単位面積当たりのゲート酸化膜容量をＣｏｘ、チャネル幅をＷ１、チャネル長をＬ１、閾値電圧をＶｔｈｎ、ゲートおよびソース間電圧をＶＧＳ１とすると、第１のトランジスターＭ１１に流れるドレイン電流Ｉ１は次式のようになる。
Ｉ１
＝（１／２）・μｎ・Ｃｏｘ・（Ｗ１／Ｌ１）・（ＶＧＳ１－Ｖｔｈｎ）２
＝（１／２）・μｎ・Ｃｏｘ・（Ｗ１／Ｌ１）・（０Ｖ－｜Ｖｔｈｐ｜－Ｖｔｈｎ）２
……（３）
ここで、第１のトランジスターＭ１１はデプレッション型であるため、Ｖｔｈｎは負の値である。従って、上記式（４）は次のように変形することができる。
Ｉ１
＝（１／２）・μｎ・Ｃｏｘ・（Ｗ１／Ｌ１）・（｜Ｖｔｈｎ｜－｜Ｖｔｈｐ｜）２
……（４）
この式（４）を上述した式（１）と比較すると、μｎ・ＣｏｘおよびＶｔｈｎが同じであり、Ｗ／Ｌ＝Ｗ１／Ｌ１であれば、Ｉ１＜Ｉとなることが分かる。そして、式（１）と式（４）で同じ電流値を得ようとすれば、Ｗ／Ｌ＜Ｗ１／Ｌ１でよい。
ここで、一例として、製造プロセスで決まるμｎ・Ｃｏｘ＝３２０μＡ／Ｖ２、Ｖｔｈｎ＝－０．６５Ｖ、Ｖｔｈｐ＝－０．６Ｖ
、加工ルールで決まる最小寸法のＷ１＝０．６μｍ、電流Ｉ１＝１０ｎＡを上記式（４）に対し、Ｌ１について解くと次のようになる。
Ｌ１＝２４［μｍ］ ……（５）
図１に示す定電流回路は、エンハンスメント型Ｐチャネルの第２のトランジスターＭ１２が必要になるが、この第２のトランジスターＭ１２は、チャネル幅０．６μｍ、チャネル長１０μｍ程度のサイズでよい。そして、図１に示す定電流回路は、デプレッション型Ｎチャネルの第１のトランジスターＭ１１のチャネル長Ｌ１を小さくすることができるため、全体としてはレイアウト面積を小さくすることができる。また、式（４）には表していないが、Ｎチャネルの第１のトランジスターＭ１１はソースおよびＰウェル間に電位差ＶＢＳ＝｜Ｖｔｈｐ｜が生じるため、基板バイアス効果により閾値電圧Ｖｔｈｎがプラス方向にシフトして｜Ｖｔｈｎ｜が小さくなり、電流Ｉ１が小さくなる効果もある。
本実施形態にはさらに別の効果もある。製造工程削減のため、製造プロセスによっては、エンハンスメント型のＰチャネルトランジスターとデプレッション型のＮチャネルトランジスターについて、共通のマスクを使用し、共通の工程において閾値電圧の制御のためのチャネルドープを行う場合がある。図２および図３は、そのような製造プロセスの製造工程における半導体基板の構成を示す断面図である。
図２では、半導体基板にＰチャネルトランジスターを形成するための低濃度Ｎ型不純物層からなるＮウェル１と、Ｎチャネルトランジスターを形成するための低濃度Ｐ型不純物層からなるＰウェル２が半導体基板に形成されている。また、図２ではトランジスター間を絶縁する素子分離層３が半導体基板に形成されている。
そして、図２では、Ｎウェル１とＰウェル２内のデプレッション型Ｎチャネルトランジスターを形成する領域にチャネルドープ層ＣＤ１が形成されている。このチャネルドープ層ＣＤ１は、Ｎウェル１に形成するＰチャネルトランジスターとＰウェル２に形成するデプレッション型Ｎチャネルトランジスターの閾値電圧をマイナス方向にシフトするためのチャネルドープ層である。
また、図２では、Ｐウェル２内のエンハンスメント型Ｎチャネルトランジスターを形成する領域に同トランジスターの閾値電圧を制御するためのチャネルドープ層ＣＤ２が形成されている。
図３はＰチャネルトランジスターおよびＮチャネルトランジスターが形成された後の半導体基板の構成を示している。この図３には図１におけるエンハンスメント型Ｐチャネルの第２のトランジスターＭ１２およびデプレッション型Ｎチャネルの第１のトランジスターＭ１１と、図１には図示されていないエンハンスメント型ＮチャネルのトランジスターＭ１３が示されている。
図３では、素子分離層３によって区切られたＮウェル１およびＰウェル２の表面にゲート酸化膜４が形成され、その上にＰチャネルトランジスターのゲート５ＰおよびＮチャネルトランジスターのゲート５Ｎが形成されている。
そして、Ｎウェル１においてゲート５Ｐの直下の領域の両側にＰチャネルの第２のトランジスターＭ１２のソースおよびドレインが形成されている。このＰチャネルの第２のトランジスターＭ１２のソースおよびドレインは、高濃度で深いＰ型不純物層７Ｐと低濃度で浅いＰ型不純物層６Ｐとにより各々構成されている。Ｐ型不純物層６Ｐは、Ｐ型不純物層７Ｐよりもゲート５Ｐに接近した位置を占めている。Ｎウェル１において、Ｐチャネルの第２のトランジスターＭ１２のソースにおけるＰ型不純物層６ＰとドレインにおけるＰ型不純物層６Ｐとにより挟まれた領域がＰチャネルの第２のトランジスターＭ１２のチャネル形成領域である。このＰチャネルの第２のトランジスターＭ１２のチャネル形成領域にチャネルドープ層ＣＤ１が形成されている。
また、Ｐウェル２においてゲート５Ｎの直下の領域の両側にＮチャネルの第１のトランジスターＭ１１またはトランジスターＭ１３のソースおよびドレインが形成されている。このＮチャネルの第１のトランジスターＭ１１またはトランジスターＭ１３のソースおよびドレインは、高濃度で深いＮ型不純物層７Ｎと低濃度で浅いＮ型不純物層６Ｎとにより各々構成されている。Ｎ型不純物層６Ｎは、Ｎ型不純物層７Ｎよりもゲート５Ｎに接近した位置を占めている。Ｐウェル２において、Ｎチャネルの第１のトランジスターＭ１１またはトランジスターＭ１３のソースにおけるＮ型不純物層６ＮとドレインにおけるＮ型不純物層６Ｎとにより挟まれた領域がＮチャネルの第１のトランジスターＭ１１またはトランジスターＭ１３のチャネル形成領域である。そして、デプレッション型Ｎチャネルの第１のトランジスターＭ１１のチャネル形成領域にはチャネルドープ層ＣＤ１が形成され、エンハンスメント型ＮチャネルのトランジスターＭ１３のチャネル形成領域にはチャネルドープ層ＣＤ２が形成されている。
この構成において、エンハンスメント型Ｐチャネルの第２のトランジスターＭ１２とデプレッション型Ｎチャネルの第１のトランジスターＭ１１は、各々のチャネル形成領域に共通のチャネルドープ層ＣＤ１が形成されているので、各々の閾値電圧が連動する。すなわち、製造ばらつきによって、一方のトランジスターの閾値電圧がプラス方向に変動した場合は他方のトランジスターの閾値電圧もプラス方向に変動し、一方のトランジスターの閾値電圧がマイナス方向に変動した場合は他方のトランジスターの閾値電圧もマイナス方向に変動する。
従って、製造ばらつきに起因した式（４）の｜Ｖｔｈｎ｜－｜Ｖｔｈｐ｜のばらつきを少なくし、定電流値のばらつきを低減することができる。
＜第２実施形態＞
図４は第２実施形態である定電流回路の構成を示す回路図である。本実施形態は、第１の導電型をＰチャネル、第２の導電型をＮチャネルとするものである。
図４において、第１のトランジスターＭ２１は、導電型がＰチャネルであり、かつ、デプレッション型のトランジスターである。第１のトランジスターＭ２１は、ゲートが基準ノードＮＳに接続され、ドレインが電流出力ノードＮＤに接続されている。また、この第１のトランジスターＭ２１のドレインおよびソースが形成されたＮウェルは高電位電源ＶＤＤに接続されている。基準ノードＮＳは、例えば高電位電源ＶＤＤ等の定電圧源に接続されている。
第２のトランジスターＭ２２は、導電型がＮチャネルであり、かつ、エンハンスメント型のトランジスターである。第２のトランジスターＭ２２は、ゲートとドレインとが基準ノードＮＳに接続され、ソースがトランジスターＭ２１のソースに接続されている。また、第２のトランジスターＭ２２のドレインおよびソースが形成されたＰウェルはトランジスターＭ２１のソースに接続されている。以下では、第１のトランジスターＭ２１のソースと、第２のトランジスターＭ２２のソースおよびＰウェルが共通接続されたノードをノードＮＭとする。
この定電流回路では、基準ノードＮＳおよびノードＮＭ間の電圧（正の電圧）が第２のトランジスターＭ２２の閾値電圧Ｖｔｈｎ（正の電圧）以上になると、第２のトランジスターＭ２２がＯＮとなる。従って、第２のトランジスターＭ２２が閾値電圧Ｖｔｈｎを出力する定電圧源として機能し、第１のトランジスターＭ２１のソース電位を基準ノードＮＳの電位から閾値電圧Ｖｔｈｎだけ低下させ、第１のトランジスターＭ２１のドレイン電流を減少させる。従って、本実施形態においても上記第１実施形態と同様な効果が得られる。また、本実施形態においても、第１のトランジスターＭ２１のチャネルドープ層と第２のトランジスターＭ２２のチャネルドープ層を共通のマスクを使用して共通の工程において形成することが可能である。従って、本実施形態においても製造ばらつきに起因した定電流回路の出力電流のばらつきを低減することができる。
＜他の実施形態＞
以上、第１および第２実施形態について説明したが、他にも実施形態が考えられる。例えば次の通りである。
（１）上記第１実施形態では、第２のトランジスターＭ１２のＮウェルを第１のトランジスターＭ１１および第２のトランジスターＭ１２のソース同士の共通接続点に接続したが、それ以外のノード、例えば高電位電源ＶＤＤに接続してもよい。
（２）上記第２実施形態では、第２のトランジスターＭ２２のＰウェルを第１のトランジスターＭ２１および第２のトランジスターＭ２２のソース同士の共通接続点に接続したが、それ以外のノード、例えば低電位電源ＶＳＳに接続してもよい。
（３）上記定電流回路は、これを含む半導体装置、同半導体装置を含む電子機器にも適用できる。
Ｍ１１，Ｍ２１…第１のトランジスター、Ｍ１２，Ｍ２２…第２のトランジスター、ＮＳ…基準ノード、ＮＤ…電流出力ノード、１…Ｎウェル、２…Ｐウェル、３…素子分離層、４…ゲート酸化膜、５Ｐ，５Ｎ…ゲート、６Ｐ，７Ｐ…Ｐ型不純物層、６Ｎ，７Ｎ…Ｎ型不純物層、ＣＤ１，ＣＤ２…チャネルドープ層。

Claims (6)

  1. 第１の導電型を有し、ゲートが基準ノードに接続され、ドレインが電流出力ノードに接続されたデプレッション型の第１のトランジスターと、
    前記第１の導電型の逆の第２の導電型を有し、ゲートとドレインとが前記基準ノードに接続され、ソースがサブストレートおよび前記第１のトランジスターのソースに接続されたエンハンスメント型の第２のトランジスターと
    を具備し、
    前記第１のトランジスターの閾値電圧の絶対値が、前記第２のトランジスターの閾値電圧の絶対値よりも大きい、
    定電流回路。
  2. 前記第１の導電型がＮチャネル、前記第２の導電型がＰチャネルであることを特徴とする請求項１に記載の定電流回路。
  3. 前記第１の導電型がＰチャネル、前記第２の導電型がＮチャネルであることを特徴とする請求項１に記載の定電流回路。
  4. 請求項１～３のいずれか１項に記載の定電流回路を具備することを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置を具備することを特徴とする電子機器。
  6. 第１の導電型を有し、ゲートが基準ノードに接続され、ドレインが電流出力ノードに接続されたデプレッション型の第１のトランジスターと、
    前記第１の導電型の逆の第２の導電型を有し、ゲートとドレインとが前記基準ノードに接続され、ソースがサブストレートおよび前記第１のトランジスターのソースに接続されたエンハンスメント型の第２のトランジスターとを具備し、前記第１のトランジスターの閾値電圧の絶対値が、前記第２のトランジスターの閾値電圧の絶対値よりも大きい、定電流回路を含む半導体装置の製造方法であって、
    前記第１のトランジスターのチャネルドープ層と前記第２のトランジスターのチャネルドープ層を共通のマスクを使用して共通の工程において形成することを特徴とする製造方法。
JP2018061452A 2018-03-28 2018-03-28 定電流回路、半導体装置、電子機器および半導体装置の製造方法 Active JP7106931B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018061452A JP7106931B2 (ja) 2018-03-28 2018-03-28 定電流回路、半導体装置、電子機器および半導体装置の製造方法
CN201910227219.8A CN110324016B (zh) 2018-03-28 2019-03-25 恒流电路、半导体装置及其制造方法、电子设备
US16/365,767 US10635126B2 (en) 2018-03-28 2019-03-27 Constant current circuit, semiconductor device, electronic apparatus, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018061452A JP7106931B2 (ja) 2018-03-28 2018-03-28 定電流回路、半導体装置、電子機器および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019176287A JP2019176287A (ja) 2019-10-10
JP7106931B2 true JP7106931B2 (ja) 2022-07-27

Family

ID=68057063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018061452A Active JP7106931B2 (ja) 2018-03-28 2018-03-28 定電流回路、半導体装置、電子機器および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10635126B2 (ja)
JP (1) JP7106931B2 (ja)
CN (1) CN110324016B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002140124A (ja) 2000-10-30 2002-05-17 Seiko Epson Corp 基準電圧回路
JP2005222301A (ja) 2004-02-05 2005-08-18 Nec Electronics Corp 定電流回路
JP2010170533A (ja) 2008-12-22 2010-08-05 Seiko Instruments Inc 基準電圧回路及び半導体装置
JP2011250287A (ja) 2010-05-28 2011-12-08 Asahi Kasei Electronics Co Ltd オペレイショナル・トランスコンダクタンス・アンプ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5781622A (en) * 1980-11-07 1982-05-21 Nec Corp Current source
JP2730071B2 (ja) 1988-08-18 1998-03-25 セイコーエプソン株式会社 半導体回路
EP0561469A3 (en) * 1992-03-18 1993-10-06 National Semiconductor Corporation Enhancement-depletion mode cascode current mirror
JPH06224383A (ja) * 1993-01-27 1994-08-12 Oki Electric Ind Co Ltd エッチング方法
US6005378A (en) * 1998-03-05 1999-12-21 Impala Linear Corporation Compact low dropout voltage regulator using enhancement and depletion mode MOS transistors
JP2001119252A (ja) * 1999-10-19 2001-04-27 Matsushita Electric Ind Co Ltd ゲート接地アンプおよびパターン情報読み取り装置およびその駆動方法
JP4194637B2 (ja) * 1999-12-28 2008-12-10 株式会社リコー 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
JP4032608B2 (ja) 2000-05-11 2008-01-16 富士電機デバイステクノロジー株式会社 基準電圧回路
JP4023991B2 (ja) * 2000-09-14 2007-12-19 株式会社リコー 基準電圧発生回路及び電源装置
TWI334687B (en) * 2006-10-31 2010-12-11 G Time Electronic Co Ltd A stable oscillator having a reference voltage independent from the temperature and the voltage source
JP5078502B2 (ja) * 2007-08-16 2012-11-21 セイコーインスツル株式会社 基準電圧回路
CN101552598B (zh) * 2008-04-03 2011-08-03 晶豪科技股份有限公司 切换式功率晶体管的栅极驱动电路
JP5257271B2 (ja) * 2009-06-26 2013-08-07 ソニー株式会社 光電変換装置および光電変換装置の駆動方法、並びに放射線撮像装置および放射線撮像装置の駆動方法
US9450568B1 (en) * 2015-09-25 2016-09-20 Raytheon Company Bias circuit having second order process variation compensation in a current source topology
JP7075172B2 (ja) * 2017-06-01 2022-05-25 エイブリック株式会社 基準電圧回路及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002140124A (ja) 2000-10-30 2002-05-17 Seiko Epson Corp 基準電圧回路
JP2005222301A (ja) 2004-02-05 2005-08-18 Nec Electronics Corp 定電流回路
JP2010170533A (ja) 2008-12-22 2010-08-05 Seiko Instruments Inc 基準電圧回路及び半導体装置
JP2011250287A (ja) 2010-05-28 2011-12-08 Asahi Kasei Electronics Co Ltd オペレイショナル・トランスコンダクタンス・アンプ

Also Published As

Publication number Publication date
CN110324016A (zh) 2019-10-11
US20190302823A1 (en) 2019-10-03
CN110324016B (zh) 2023-06-30
US10635126B2 (en) 2020-04-28
JP2019176287A (ja) 2019-10-10

Similar Documents

Publication Publication Date Title
JP4194237B2 (ja) 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
JP2615009B2 (ja) 電界効果トランジスタ電流源
TWI746823B (zh) 參考電壓產生裝置
JP3661792B2 (ja) 超低電圧論理回路にバイアスをかけるための装置
JP4847103B2 (ja) ハーフバンドギャップリファレンス回路
US10938382B2 (en) Electronic circuit and electronic device
JP2010176258A (ja) 電圧発生回路
US20060022745A1 (en) Semiconductor integrated circuit device
TWI486741B (zh) 參考電壓產生電路
US7242241B2 (en) Reference circuit
KR101864131B1 (ko) Cmos 기준전압발생기
JP7106931B2 (ja) 定電流回路、半導体装置、電子機器および半導体装置の製造方法
CN105843322B (zh) 电压参考电路及其工作方法
US6392465B1 (en) Sub-threshold CMOS integrator
US10211823B2 (en) Method and apparatus for protecting gate-source junction of low-voltage MOSFET in high-voltage circuit
JPH0794988A (ja) Ｍｏｓ型半導体クランプ回路
JP4729081B2 (ja) 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
JP4194637B2 (ja) 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
US10248149B2 (en) Bias circuit
JP2007035071A (ja) 低電圧動作の基準電圧源回路
JP2008066649A (ja) 電圧源回路
JP3424434B2 (ja) リーク電流補償回路
JP2008084342A (ja) 低電圧動作の基準電圧源回路
US8717004B2 (en) Circuit comprising transistors that have different threshold voltage values
JP2023073952A (ja) 電流源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220627

R150 Certificate of patent or registration of utility model

Ref document number: 7106931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150