JP2730071B2 - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JP2730071B2 JP2730071B2 JP63205537A JP20553788A JP2730071B2 JP 2730071 B2 JP2730071 B2 JP 2730071B2 JP 63205537 A JP63205537 A JP 63205537A JP 20553788 A JP20553788 A JP 20553788A JP 2730071 B2 JP2730071 B2 JP 2730071B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- current
- semiconductor circuit
- load
- light irradiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は定電流駆動される電子機器の動作安定化に関
する。
する。
従来の定電流回路の一例を第２図に示す。第２図にお
いてデプレッション型ＰチャンネルMOSトランジスタ
（以下、PchMOSTrと略記する。）201が基準となる定電
流値を発生し、エンハンスメント型ＮチャンネルMOSト
ランジスタ（以下、NchMOSTrと略記する。）202、203で
電流ミラー回路を構成し、負荷204に定電流を供給する
構成である。
いてデプレッション型ＰチャンネルMOSトランジスタ
（以下、PchMOSTrと略記する。）201が基準となる定電
流値を発生し、エンハンスメント型ＮチャンネルMOSト
ランジスタ（以下、NchMOSTrと略記する。）202、203で
電流ミラー回路を構成し、負荷204に定電流を供給する
構成である。
従来の技術では、定電流回路を集積化し、定電流値を
数μＡオーダー以下に設定した場合、光照射によるPN接
合面での電子−正孔対発生等により、定電流値が大幅に
減少し、負荷に定電流値が供給されなくなり、動作停止
に至ることが多かった。
数μＡオーダー以下に設定した場合、光照射によるPN接
合面での電子−正孔対発生等により、定電流値が大幅に
減少し、負荷に定電流値が供給されなくなり、動作停止
に至ることが多かった。
本発明は以上の不具合を解決するもので、その目的と
するところは、十分小さい定電流値の設定時において、
光照射が存在しても、負荷が動作するのに十分な電流を
供給し、もって負荷の動作停止を防止することにある。
するところは、十分小さい定電流値の設定時において、
光照射が存在しても、負荷が動作するのに十分な電流を
供給し、もって負荷の動作停止を防止することにある。
本発明の半導体回路は、定電流源を構成するデプレッ
ション型の第１のMOSトランジスタと、前記第１のMOSト
ランジスタと共に電源端子間に直列接続される第２のMO
Sトランジスタと、前記第２のMOSトランジスタと共にカ
レントミラー回路を形成する第３のMOSトランジスタと
を有し、前記第２のMOSトランジスタに流れる電流量に
基づいて負荷に電流を供給する半導体回路において、前
記第１のMOSトランジスタと並列に接続されるエンハン
スメント型の第４のMOSトランジスタを有し、前記第４
のMOSトランジスタのソース端子とゲート端子とが電気
的に接続され、かつ前記第４のMOSトランジスタは光照
射によりリーク電流を流してなることを特徴とする。
ション型の第１のMOSトランジスタと、前記第１のMOSト
ランジスタと共に電源端子間に直列接続される第２のMO
Sトランジスタと、前記第２のMOSトランジスタと共にカ
レントミラー回路を形成する第３のMOSトランジスタと
を有し、前記第２のMOSトランジスタに流れる電流量に
基づいて負荷に電流を供給する半導体回路において、前
記第１のMOSトランジスタと並列に接続されるエンハン
スメント型の第４のMOSトランジスタを有し、前記第４
のMOSトランジスタのソース端子とゲート端子とが電気
的に接続され、かつ前記第４のMOSトランジスタは光照
射によりリーク電流を流してなることを特徴とする。
上記の構成により、光照射時に非導通MOSTrがリーク
し、電流ミラーを構成するMOSTrのゲート電位を、より
導通する方向にシフトさせ、負荷への電流供給量を増大
させる。
し、電流ミラーを構成するMOSTrのゲート電位を、より
導通する方向にシフトさせ、負荷への電流供給量を増大
させる。
従来技術を示した第２図の回路に、本発明を適用した
回路を第１図に示した。第１図において、エンハンスメ
ント型PchMOSTr101を電流ミラーを構成するNchMOSTr20
2、203のゲートと電源の一方との間に接続した構成であ
る。
回路を第１図に示した。第１図において、エンハンスメ
ント型PchMOSTr101を電流ミラーを構成するNchMOSTr20
2、203のゲートと電源の一方との間に接続した構成であ
る。
本構成により、光照射時には、非導通PchMOSTr101が
リークし、NchMOSTr202、203のゲート電位を上昇させ、
負荷204に供給される電流値を増大させるのである。今N
chMOSTr203のゲート電位をVGS、ソース電位をOV（基
準）、電流駆動係数をＫ、しきい値電圧をVTとすれば、
負荷204に供給される電流ILは IL＝Ｋ（VGS−VT）２ と表わすことができる。
リークし、NchMOSTr202、203のゲート電位を上昇させ、
負荷204に供給される電流値を増大させるのである。今N
chMOSTr203のゲート電位をVGS、ソース電位をOV（基
準）、電流駆動係数をＫ、しきい値電圧をVTとすれば、
負荷204に供給される電流ILは IL＝Ｋ（VGS−VT）２ と表わすことができる。
ここで光照射により非導通PchMOSTr101がリークし、
ゲート電位VGSがVGS＋ΔＶだけ上昇すれば、 IL＝Ｋ（VGS＋ΔＶ−VT）２ となり増加することとなる。
ゲート電位VGSがVGS＋ΔＶだけ上昇すれば、 IL＝Ｋ（VGS＋ΔＶ−VT）２ となり増加することとなる。
もし光照射時に負荷204の動作を停止させたい場合
は、非導通Trを反対の導電型にし、電源のもう一方の側
との間に接続すればよいことは明白である。
は、非導通Trを反対の導電型にし、電源のもう一方の側
との間に接続すればよいことは明白である。
本発明によれば、非導通型のトランジスタを１ケ追加
することにより、光照射時にリークし、電流ミラーを構
成するトランジスタの電流供給能力を増大させ、もって
負荷の動作を保証することができる。通常動作時（光非
照射時）においては非導通トランジスタの存在は、回路
動作に何らの影響も与えない。また集積化した場合の面
積増大も極めてわずかであり、適用範囲は広い。
することにより、光照射時にリークし、電流ミラーを構
成するトランジスタの電流供給能力を増大させ、もって
負荷の動作を保証することができる。通常動作時（光非
照射時）においては非導通トランジスタの存在は、回路
動作に何らの影響も与えない。また集積化した場合の面
積増大も極めてわずかであり、適用範囲は広い。
第１図は、本発明の一実施例を示す図。 第２図は、従来技術を示した図。 201……デプレッション型PchMOSTr 202、203……エンハンスメント型NchMOSTr 204……負荷 205……電源 101……エンハンスメント型PchMOSTr
Claims (1)
- 【請求項１】定電流源を構成するデプレッション型の第
１のMOSトランジスタと、前記第１のMOSトランジスタと
共に電源端子間に直列接続される第２のMOSトランジス
タと、前記第２のMOSトランジスタと共にカレントミラ
ー回路を形成する第３のMOSトランジスタとを有し、 前記第２のMOSトランジスタに流れる電流量に基づいて
負荷に電流を供給する半導体回路において、 前記第１のMOSトランジスタと並列に接続されるエンハ
ンスメント型の第４のMOSトランジスタを有し、 前記第４のMOSトランジスタのソース端子とゲート端子
とが電気的に接続され、かつ前記第４のMOSトランジス
タは光照射によりリーク電流を流してなることを特徴と
する半導体回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205537A JP2730071B2 (ja) | 1988-08-18 | 1988-08-18 | 半導体回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205537A JP2730071B2 (ja) | 1988-08-18 | 1988-08-18 | 半導体回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0253309A JPH0253309A (ja) | 1990-02-22 |
| JP2730071B2 true JP2730071B2 (ja) | 1998-03-25 |
Family
ID=16508533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63205537A Expired - Lifetime JP2730071B2 (ja) | 1988-08-18 | 1988-08-18 | 半導体回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730071B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0584816A (ja) * | 1991-06-17 | 1993-04-06 | Heisei Polymer Co Ltd | 高温充填袋製造用基材 |
| JP7106931B2 (ja) | 2018-03-28 | 2022-07-27 | セイコーエプソン株式会社 | 定電流回路、半導体装置、電子機器および半導体装置の製造方法 |
-
1988
- 1988-08-18 JP JP63205537A patent/JP2730071B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0253309A (ja) | 1990-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001251B1 (ko) | 전압 제어회로 | |
| US4814686A (en) | FET reference voltage generator which is impervious to input voltage fluctuations | |
| US4229667A (en) | Voltage boosting substrate bias generator | |
| EP0116820A2 (en) | Complementary MOS circuit | |
| KR930022373A (ko) | 챠지펌핑효율이 개선된 챠지펌프회로 | |
| CA1199688A (en) | Current source circuit having reduced error | |
| JP2804162B2 (ja) | 定電流定電圧回路 | |
| KR870011696A (ko) | 전원전압강하회로 | |
| JPS62120121A (ja) | Ｃｍｏｓ出力ドライブ回路 | |
| US4446383A (en) | Reference voltage generating circuit | |
| US4578694A (en) | Inverter circuit provided with gate protection | |
| KR860007753A (ko) | 반도체 집전회로 | |
| JP2674669B2 (ja) | 半導体集積回路 | |
| GB1595143A (en) | Fet inverter circuits | |
| US4873668A (en) | Integrated circuit in complementary circuit technology comprising a substrate bias generator | |
| KR960009158A (ko) | 기준전압 발생회로 | |
| KR880004579A (ko) | 래치업 방지회로를 cmos 직접회로 장치 | |
| JP2730071B2 (ja) | 半導体回路 | |
| KR880010607A (ko) | 전하전송장치의 출력장치 | |
| JP2718258B2 (ja) | 出力回路 | |
| US4972097A (en) | Reference voltage generating circuit in semiconductor device | |
| KR930009056A (ko) | 제1전압 부스팅 회로를 가진 집적 회로 | |
| JP2904962B2 (ja) | 昇圧装置 | |
| JP2544157B2 (ja) | 半導体集積回路装置 | |
| KR900002691B1 (ko) | 기판전위 발생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |