JP2001119252A - ゲート接地アンプおよびパターン情報読み取り装置およびその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＭＯＳ−ＦＥＴによる自己バイアス型ゲート
接地アンプにおいて、ダイナミックレンジの拡大とＳ／
Ｎアップを可能にすること。 【解決手段】 ドライブ用ＭＯＳ−ＦＥＴ１、前記ドラ
イブ用ＭＯＳ−ＦＥＴのソース、ゲート、ドレインにそ
れぞれ接続したソース抵抗５、ゲート電圧保持用コンデ
ンサ４、タップ付きの負荷抵抗２および前記ドライブ用
ＭＯＳ−ＦＥＴのゲートと負荷抵抗のタップ間に接続し
たゲート電圧設定用スイッチ３からゲート接地アンプを
構成し、基準信号入力に対する前記ドライブ用ＭＯＳ−
ＦＥＴ１のドレイン電圧をゲート電圧に対して閾値電圧
分下げることによりダイナミックレンジを拡大する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＭＯＳ−ＦＥＴによ
る低入力インピーダンスのアンプ、およびこのアンプを
内蔵したパターン情報読み取り装置に関する。

【０００２】

【従来の技術】ＭＯＳ−ＦＥＴの高い入力インピーダン
スと良好なスイッチ特性を活かして、パターン情報を読
み取る装置が開発されている。一般に、これらの装置は
アレイ状に配列した検知素子と前記検知素子の信号を順
次読み取る走査部からなる情報読み取り部と、情報読み
取り部からの信号を増幅するためのアンプ部からなる。
当然、Ｓ／Ｎアップと周辺回路の簡略化のために情報読
み取り部とアンプ部を同一のＩＣチップに内蔵すること
が必要である。そのためには両部分が同一のＩＣプロセ
スで作成できなければならない。よって、これらのパタ
ーン情報読み取りに適したＭＯＳ−ＦＥＴによる高速で
動作し、且つ簡便なアンプが求められている。

【０００３】パターン情報読み取り装置ではアレイ状に
配列した検知素子からの信号を順次、共通の信号ライン
に出力されるため共通信号ラインの容量は極めて大きく
なる。信号ラインの容量が大きい場合、この信号を高速
で増幅するためにはゲート接地型のＭＯＳアンプが適当
である。

【０００４】図８に示すようなドライブ用ＭＯＳ−ＦＥ
Ｔ１、負荷用ＭＯＳ−ＦＥＴ４２、ドライブ用ＭＯＳ−
ＦＥＴ１のドレイン・ゲート間に接続したゲート電圧設
定スイッチ３、ゲート電圧保持用コンデンサ４およびソ
ース抵抗５からなる自己バイアス型のＭＯＳゲート接地
アンプが特開平７−２４５５３３号に開示されている。
入力される信号は基準電流と信号電流からなる交番信号
であり、入力端子６に入力される。制御端子１０に入力
される制御信号によって基準電流のタイミングでゲート
電圧設定スイッチ３をオンさせることにより、コンデン
サ４にゲート電圧を設定し、信号電流のタイミングでス
イッチ３をオフすることによりコンデンサ４に保持され
た電圧に基づく出力電圧を端子７に得ることができる。

【０００５】このアンプではドライブ用ＭＯＳ−ＦＥＴ
１のドレイン・ゲート間をスイッチでオンさせるので、
基準電流に対する出力電圧が入出力特性における能動動
作範囲の中央に近い電圧にバイアスされるために、出力
電圧のダイナミックレンジが狭くなる欠点がある。昨
今、省エネルギーの関点からＬＳＩの電源電圧が低くな
る傾向にあるので、低い電源電圧でも十分広いダイナミ
ックレンジが得られるアンプが求められている。

【０００６】

【発明が解決しようとする課題】ＭＯＳ−ＦＥＴからな
る自己バイアスゲート接地アンプの出力電圧のダイナミ
ックレンジが狭い。特に、低い電源電圧の場合に問題で
あり、ダイナミックレンジが狭い場合、出力電圧の振幅
が制限され、各種の情報読み取り装置において重要な特
性であるＳ／Ｎが低下する。

【０００７】前記自己バイアス型ゲート接地アンプが基
準電流と検知信号に基づく信号電流を受け、読み取り信
号の周期でゲート電圧設定スイッチをオン、オフさせた
場合、そのスパイクノイズにより出力信号のＳ／Ｎが低
下する。

【０００８】

【課題を解決するための手段】実施の形態１における本
発明のゲート接地アンプは、ドライブ用ＭＯＳ−ＦＥ
Ｔ、タップ付きの負荷抵抗、ＭＯＳ−ＦＥＴによるゲー
ト電圧設定スイッチ、ゲート電圧保持用コンデンサおよ
びソース抵抗からなり、前記ドライブ用ＭＯＳ−ＦＥＴ
のソースにソース抵抗を、前記ドライブ用ＭＯＳ−ＦＥ
Ｔのゲートにゲート電圧保持用コンデンサと前記ゲート
電圧設定用スイッチの一方の電極を、前記ドライブ用Ｍ
ＯＳ−ＦＥＴのドレインには負荷抵抗を、負荷抵抗のタ
ップには前記ゲート電圧設定用スイッチの他方の電極を
それぞれ接続した回路構成である。

【０００９】前記ドライブ用ＭＯＳ−ＦＥＴのソースに
基準電流と信号電流からなる交番信号を入力し、基準信
号の出力タイミングでゲート電圧設定用スイッチをオン
状態にすることによってゲート電圧を設定し、これをコ
ンデンサによって保持し、信号電流の入力タイミングで
前記スイッチをオフにしてドライブ用ＭＯＳ−ＦＥＴの
ドレインから増幅された出力電圧を得る。本実施の形態
によれば基準信号に対する前記ドレイン電圧つまり出力
電圧を前記ゲート電圧に比べて、最大でＭＯＳ−ＦＥＴ
の閾値電圧分だけ低い電圧に設定でき、ダイナミックレ
ンジを拡大できる。

【００１０】実施の形態２における本発明のゲート接地
アンプは、ドライブ用ＭＯＳ−ＦＥＴ、負荷抵抗、定電
圧回路、ＭＯＳ−ＦＥＴによるゲート電圧設定スイッ
チ、ゲート電圧保持用コンデンサおよびソース抵抗から
なり、前記ドライブ用ＭＯＳ−ＦＥＴのソースにソース
抵抗を、前記ドライブ用ＭＯＳ−ＦＥＴのゲートにゲー
ト電圧保持用コンデンサと前記ゲート電圧設定スイッチ
の一方の電極を、前記ドライブ用ＭＯＳ−ＦＥＴのドレ
インには正電源に向かって順に定電圧回路と負荷抵抗を
直列に接続し、定電圧回路と負荷抵抗の接続点にはゲー
ト電圧設定用スイッチの他方の電極をそれぞれ接続した
回路構成である。

【００１１】前記ドライブ用ＭＯＳ−ＦＥＴのソースに
基準電流と信号電流からなる交番電流を入力し、基準電
流の出力タイミングでゲート電圧設定用スイッチをオン
状態にすることによってゲート電圧を設定し、コンデン
サによって保持し、信号電流の入力タイミングで前記ス
イッチをオフにしてドライブ用ＭＯＳ−ＦＥＴのドレイ
ンから出力電圧を得る。本実施の形態においても実施の
形態１の場合と同様にダイナミックレンジが拡大でき
る。

【００１２】実施の形態３におけるパターン情報読み取
り装置は、アレイ状に配列した検知素子群、前記検知素
子のそれぞれに接続した電圧電流変換用ＭＯＳ−ＦＥＴ
とアクセス用ＭＯＳ−ＦＥＴ、前記アクセス用ＭＯＳ−
ＦＥＴのソース電極を共通に接続してなる共通信号ライ
ン、走査回路からなる情報検知読み取り部と、参照用電
圧源、電圧電流変換用ＭＯＳ−ＦＥＴとアクセス用ＭＯ
Ｓ−ＦＥＴからなり、参照用信号電流を共通信号ライン
に出力する参照用信号電流発生部と、共通信号ラインか
らの信号を受けて動作するゲート接地アンプ部を備えて
いる。本パターン読み取り装置は信号読み取り前に、参
照用電圧源に基づく信号電流をゲート接地アンプに入力
すると同時にゲート接地アンプのゲート電圧設定用スイ
ッチをオンさせることによりゲート電圧を設定した後、
検知素子からの信号電流を走査信号に従ってアクセス用
ＭＯＳ−ＦＥＴを介して共通信号ラインに導きゲート接
地アンプの出力端子に増幅されたパターン情報を得るこ
とができる。

【００１３】

【発明の実施の形態】本発明はライン容量の大きな信号
ラインから信号を受けて高速で動作する自己バイアス型
のゲート接地アンプに関するものであり、特に出力電圧
のダイナミックレンジを拡大することを可能にするもの
である。低い電源電圧の場合にも高いＳ／Ｎで信号を出
力できる。また、本発明は検知素子のアレイ、走査回
路、前記ゲート接地アンプからなるパターン情報読み取
り装置およびその駆動方法に関する。

【００１４】以下、本発明の実施の形態について図面を
参照しながら説明する。本実施の形態ではドライブ用Ｍ
ＯＳ−ＦＥＴとしてｎチャンネル型を用いているが、電
源ライン、グランドラインの接続を交換すればｐチャン
ネル型ＭＯＳ−ＦＥＴを用いることもできる。

【００１５】（実施の形態１）図１（ａ）は本発明の実
施の形態１におけるゲート接地アンプの等価回路であ
る。ドライブ用ＭＯＳ−ＦＥＴ１、タップ付き負荷抵抗
２、ＭＯＳ−ＦＥＴによるゲート電圧設定スイッチ３、
ゲート電圧保持用コンデンサ４およびソース抵抗５から
なる。本実施の形態はドライブ用ＭＯＳ−ＦＥＴ１のソ
ースにソース抵抗５を、ドライブ用ＭＯＳ−ＦＥＴ１の
ゲートにゲート電圧保持用コンデンサ４とゲート電圧設
定用スイッチ３の一方の電極を、ドライブ用ＭＯＳ−Ｆ
ＥＴ１のドレインにはタップ付き負荷抵抗２を、タップ
付き負荷抵抗２のタップにはゲート電圧設定用スイッチ
３の他方の電極をそれぞれ接続した回路構成である。タ
ップ付き負荷抵抗２としては拡散抵抗、薄膜抵抗または
ＭＯＳ−ＦＥＴのソース・ドレイン間抵抗を用いること
ができる。６は信号入力（Ｉｉｎ）端子、７は電圧出力
（Ｖｏｕｔ）端子、８は正電源ラインＶｄｄ、９はグラ
ンドラインＶｓｓ、１０はゲート電圧設定用スイッチ３
の制御端子である。本回路は基本的にはゲート電圧保持
用コンデンサ４によりゲートバイアス電圧が与えられた
ドライブ用ＭＯＳ−ＦＥＴ１とソース抵抗５は定電流回
路を構成し、信号入力端子６に信号電流が入力されると
ドライブＭＯＳ−ＦＥＴ１のドレイン電流が減少し、そ
の結果、負荷抵抗における電圧降下が減少して電圧出力
端子７に現れる出力電圧が増大する。

【００１６】図１（ｂ）は動作タイミング図である。制
御パルスＣＰが制御端子１０に入力され、Ｉｉｎは基準
電流Ｉｒｅｆと信号電流Ｉｓｉｇの交番信号であり信号
入力端子６に入力され、Ｖｏｕｔは電圧出力端子７に現
れる出力信号である。基準電流Ｉｒｅｆの入力タイミン
グでゲート電圧設定用スイッチ３をオンさせることによ
りタップ付き負荷抵抗２のタップとＭＯＳ−ＦＥＴ１の
ゲートおよびゲート電圧保持用コンデンサ４の端子を同
一の電圧にし、信号電流の入力タイミングでゲート電圧
設定スイッチ３をオフすることにより、ゲート電圧保持
用コンデンサ４に保持された電圧に基づく出力電圧を電
圧出力端子７に得ることができる。ここでは、ゲート電
圧設定スイッチ３はｐチャンネル型ＭＯＳ−ＦＥＴであ
るから、”Ｌ”でオンする。

【００１７】本発明ではタップ付き負荷抵抗２のタップ
とＭＯＳ−ＦＥＴ１のゲートとを基準電流のタイミング
で短絡させるため、出力信号の基準信号レベルはＭＯＳ
−ＦＥＴのゲート電圧よりも低く設定できる。そのため
に、ＭＯＳ−ＦＥＴ１のドレイン・ゲート間を短絡させ
る場合（特開平７−２４５５３３号）に比べて、出力信
号のダイナミックレンジをＭＯＳ−ＦＥＴ１の閾値電圧
Ｖｔだけ広くできる。つまり、リニアな増幅をさせるた
めには負荷抵抗のタップの位置はＭＯＳ−ＦＥＴ１が飽
和領域で動作する範囲に限定しなければならないので、
Ｖｄ＞Ｖｇ−Ｖｔになる範囲に設定する。

【００１８】図２はタップ付き負荷抵抗２を１５ｋΩと
し、そのタップ位置を正電源側から１１ｋΩの位置に設
け、ゲート電圧が１．６Ｖに設定された場合の入力電流
に対する出力電圧の関係を示す。試作したデバイスの場
合、基準電流０．４３ｍＡとしてゲート電圧設定スイッ
チ３を短絡させることによりゲート電圧を１．６Ｖに設
定できた。Ｐ点（１．６Ｖ）は負荷抵抗のタップの電圧
Ｖｔａｐとゲート電圧Ｖｇが一致する点を示す。基準電
流におけるＭＯＳ−ＦＥＴ１のドレイン電圧つまり出力
電圧Ｖｏｕｔは実験の結果、Ｐ点より約０．６Ｖ低い電
圧、つまり約１Ｖ（Ｑ点）になった。その結果、出力電
圧の最大値を３．０Ｖとすると、出力電圧のダイナミッ
クレンジは２．０Ｖになる。一方、従来例のようにＭＯ
Ｓ−ＦＥＴ１のドレイン・ゲート間を短絡させてゲート
電圧を設定した場合、のダイナミックレンジは１．４Ｖ
である。よって、本実施の形態によりダイナミックレン
ジが４３％増大した。電源電圧を低くした場合、出力電
圧の上限が抑えられるために本発明の効果は更に大きく
なる。

【００１９】図３は試作デバイスにおいて、基準電流値
に対して設定されるゲート電圧Ｖｇ（プロットａ）およ
びＭＯＳ−ＦＥＴ１のドレイン電圧Ｖｄ（プロットｂ）
つまり出力信号の基準値をプロットしたものである。基
準電流の増大と共に、両プロット共、それぞれの電圧は
増大し、出力電圧のダイナミックレンジが狭くなると同
時に、両プロットの間隔が狭くなっている。なお、点線
はドレイン電圧の上限である。

【００２０】例えば、従来例のようにゲート電圧設定用
スイッチ３でゲート・ドレイン間を短絡した場合のダイ
ナミックレンジは設定ゲート電圧が１．４Ｖ、１．６
Ｖ、１．８Ｖの場合について、それぞれ１．６Ｖ、１．
４Ｖ、１．２Ｖになる。本実施の形態のようにゲート電
圧設定用スイッチ３でゲートと負荷抵抗のタップを短絡
した場合のダイナミックレンジは設定ゲート電圧が１．
４Ｖ、１．６Ｖ、１．８Ｖの場合について、それぞれ
２．３Ｖ、２．０Ｖ、１．７Ｖになり、いずれの設定ゲ
ート電圧の場合でも従来例の場合に比べて約４３％ダイ
ナミックレンジが拡大された。

【００２１】（実施の形態２）図４（ａ）は本発明の実
施の形態２におけるゲート接地アンプの等価回路であ
る。ドライブ用ＭＯＳ−ＦＥＴ１、負荷抵抗２１、定電
圧回路２２、ＭＯＳ−ＦＥＴによるゲート電圧設定スイ
ッチ３、ゲート電圧保持用コンデンサ４およびソース抵
抗５からなり、ドライブ用ＭＯＳ−ＦＥＴ１のソースに
ソース抵抗５を、ドライブ用ＭＯＳ−ＦＥＴ１のゲート
にゲート電圧保持用コンデンサ４とゲート電圧設定用ス
イッチ３の一方の電極を、ドライブ用ＭＯＳ−ＦＥＴ１
のドレインには正電源８に向かって順に定電圧回路２２
と負荷抵抗２１とを直列に接続し、定電圧回路２２と負
荷抵抗２１の接続点にはゲート電圧設定用スイッチ３の
他方の電極をそれぞれ接続した回路構成である。ｎチャ
ンネル型ＭＯＳトランジスタまたはｐチャンネル型ＭＯ
Ｓトランジスタによって形成した定電圧回路を、それぞ
れ図４（ｂ）および図４（ｃ）に示す。共に、ウエル拡
散層とソースおよびドレイン拡散層との間の順方向電圧
降下を利用したものである。

【００２２】図１（ｂ）と同様に、ドライブ用ＭＯＳ−
ＦＥＴ１のソースに基準電流Ｉｒｅｆと信号電流Ｉｓｉ
ｇからなる交番信号を入力し、その基準電流Ｉｒｅｆの
入力タイミングでゲート電圧設定用スイッチ３をオン状
態にすることによってゲート電圧を設定し、ゲート電圧
保持用コンデンサ４によって保持し、信号電流の入力タ
イミングで前記ゲート電圧設定スイッチ３をオフにして
ドライブ用ＭＯＳ−ＦＥＴ１のドレインから信号電圧を
出力させる。

【００２３】図５は負荷抵抗１１ｋΩ、定電圧回路とし
てウエル拡散層とソース、ドレイン拡散層との間のｐ／
ｎ接合ダイオードを用い、ゲート電圧が１．６Ｖに設定
された場合の入力電流に対する出力電圧を示す。試作し
たデバイスの場合、基準電流０．４５ｍＡとしてゲート
電圧設定スイッチ３を短絡させることによりゲート電圧
を１．６Ｖに設定できた。Ｐ点（１．６Ｖ）はゲート電
圧と、定電圧ダイオードのアノード側の電圧が一致する
点を示す。基準電流におけるＭＯＳ−ＦＥＴ１のドレイ
ン電圧つまり出力電圧Ｖｏｕｔは定電圧ダイオードの電
圧降下分の約０．６５Ｖ低い電圧、Ｑ点になった。出力
電圧ＶｏｕｔはＱ点を起点として、入力信号電流に対し
て直線性は良好である。出力電圧の最大値を２．８Ｖと
すると出力電圧のダイナミックレンジは１．８５Ｖであ
る。従来例におけるＭＯＳ−ＦＥＴ１のドレイン・ゲー
ト間を短絡させる場合に比べて、ダイナミックレンジが
約３２％増大している。

【００２４】（実施の形態３）図６は本発明の実施の形
態３におけるゲート接地アンプ部と、パターン情報読み
取り部を備えたパターン読み取り装置の等価回路であ
る。３０は実施の形態１で説明したゲート接地アンプで
ある。３１ａ、３１ｂ、３１ｃは検知素子によって発生
した電圧信号源である。３２ａ、３２ｂ、３２ｃは電圧
電流変換用ＭＯＳ−ＦＥＴであり、３３ａ、３３ｂ、３
３ｃはアクセス用ＭＯＳ−ＦＥＴである。３４はアクセ
ス用ＭＯＳ−ＦＥＴのソース電極を共通に接続してなる
共通信号ラインであり、ゲート接地アンプのドライブ用
ＭＯＳ−ＦＥＴ１のソース電極に接続している。３５は
順次読み取るための走査用信号を発生させる走査回路で
ある。電源３６は検知素子の基準レベルの電圧に相当す
る電圧を発生させる参照用電圧源、３７は前記電流電圧
変換用ＭＯＳ−ＦＥＴ３２ａ、３２ｂ、３２ｃと同等の
特性の電圧電流変換用ＭＯＳ−ＦＥＴ、３８は前記アク
セス用ＭＯＳ−ＦＥＴ３３ａ、３３ｂ、３３ｃと同等の
特性のアクセス用ＭＯＳ−ＦＥＴであり、これらの回路
はゲート接地アンプのゲート電圧を設定するためのパイ
ロット信号を発生させる回路である。端子３９、４０は
それぞれ走査回路を動作させるためのスタートパルス、
クロックパルスの入力端子である。

【００２５】本実施の形態３では検知素子の基準電流に
近い参照用電流を発生させる参照用電圧源３６、電圧電
流変換用ＭＯＳ−ＦＥＴ３７、アクセス用ＭＯＳ−ＦＥ
Ｔ３８によって、パターン情報読みとり前にゲート接地
アンプがリニア動作する適切なゲート電圧を設定するこ
とができる。実施の形態１または実施の形態２では図１
（ｂ）のタイミングチャートに示すように、各検知素子
３１ａ、３１ｂ、３１ｃからの信号出力毎に、その前後
半でゲート電圧設定用スイッチ用３をオン、オフさせて
ゲート電圧を設定していたが、本実施の形態では、アレ
イ状に配列した検知素子３１ａ、３１ｂ、３１ｃからの
信号を読み取る前に、アクセス用ＭＯＳ−ＦＥＴ３８を
オンにし、パイロット信号電流をゲート接地アンプ３０
に入力し、更にそのタイミングでゲート電圧設定スイッ
チをオンさせることによりコンデンサ４に適切なゲート
バイアス電圧を与えるものである。

【００２６】図７は実施の形態３のパターン読み取り装
置の動作を示すタイミングチャートである。ＰＰはアク
セス用ＭＯＳ−ＦＥＴ３３ｃのゲートに印加するパイロ
ットパルス、ＣＰはゲート電圧設定スイッチ３のゲート
に印加する制御パルス、Ｉｉｎは共通信号ライン３４に
現れる入力信号電流、Ｖｏｕｔは電圧出力端子７に現れ
る出力信号電圧を示す。ＳＴは読み出しスタートのタイ
ミングを示す。読み出しスタート前に、パルスＰＰによ
って、参照用電圧源に対応する参照用電流を発生させて
ゲート接地アンプに入力し、制御パルスＣＰによってＭ
ＯＳ−ＦＥＴスイッチ３を導通させることにより、ゲー
ト電圧保持用コンデンサ４に適切なゲート電圧を設定す
る。その後、パルスＣＰおよびパルスＰＰが非アクティ
ブになり、コンデンサに設定されたゲート電圧に基づい
てゲート接地アンプ３０が動作してパターン読み取り装
置の読み取り動作がスタートする。この動作においては
読み出しクロック毎にＭＯＳ−ＦＥＴスイッチ３のオ
ン、オフ動作は無い。よって、高速読み出しにおいて特
に問題となる出力信号のスパイクノイズが大幅に低減で
きる。

【００２７】

【発明の効果】本発明の自己バイアス型のゲート接地ア
ンプは、パターン情報を読み出し装置に内蔵でき、ライ
ン容量が大きくても高速で増幅できると同時に、出力電
圧のダイナミックレンジの拡大により出力信号のＳ／Ｎ
を向上させることが可能になる。

【００２８】また、パターン情報読み出し装置におい
て、予め読み出し前に参照用電源に基づいてゲート接地
アンプのゲート電圧を設定でき、高速読み出し時におけ
るスパイクノイズを低減できる。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるゲート接地アン
プの等価回路図とタイミング図

【図２】本発明の実施の形態１における入力電流に対す
る出力電圧特性を示す図

【図３】本発明の実施の形態１において、入力電流に対
して設定されるドライブ用ＭＯＳ−ＦＥＴのゲート電圧
とドレイン電圧を示す図

【図４】本発明の実施の形態２におけるゲート接地アン
プの等価回路図

【図５】本発明の実施の形態２における入力電流に対す
る出力電圧特性を示す図

【図６】本発明の実施の形態３におけるパターン情報読
み取り装置の等価回路図

【図７】本発明の実施の形態３におけるパターン情報読
み取り装置の動作を示すタイミングチャート

【図８】従来のゲート接地アンプ図

【符号の説明】

１ ドライブ用ＭＯＳ−ＦＥＴ ２ タップ付き負荷抵抗 ３ ゲート電圧設定用スイッチ ４ ゲート電圧保持用コンデンサ ５ ソース抵抗 ２１ 負荷抵抗 ２２ 定電圧回路 ３０ ゲート接地アンプ ３１ａ，３１ｂ，３１ｃ 検知素子によって発生した電
圧信号源 ３２ａ，３２ｂ，３２ｃ，３７ 電流電圧変換用ＭＯＳ
−ＦＥＴ ３３ａ，３３ｂ，３３ｃ，３８ アクセス用ＭＯＳ−Ｆ
ＥＴ ３６ 参照用電圧源

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C051 AA01 BA03 DB01 DB08 DB14 DB15 DE02 DE03 EA00 5J091 AA01 CA32 CA41 FA20 HA10 HA17 HA20 HA25 HA29 HA39 KA11 KA27 SA00 TA02 TA06

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ドライブ用ＭＯＳ−ＦＥＴ、前記ドライ
   ブ用ＭＯＳ−ＦＥＴのソース、ゲート、ドレインにそれ
   ぞれ接続したソース抵抗、ゲート電圧保持用コンデン
   サ、タップ付き負荷抵抗および前記ドライブ用ＭＯＳ−
   ＦＥＴのゲートと前記負荷抵抗のタップ間に接続したゲ
   ート電圧設定用スイッチからなり、前記ドライブ用ＭＯ
   Ｓ−ＦＥＴのソース電極およびドレイン電極をそれぞれ
   入力端子、出力端子とすることを特徴とするゲート接地
   アンプ。
2. 【請求項２】 ドライブ用ＭＯＳ−ＦＥＴ、前記ドライ
   ブ用ＭＯＳ−ＦＥＴのソース、ゲート、ドレインにそれ
   ぞれ接続したソース抵抗、ゲート電圧保持用コンデン
   サ、正電源に向かって順に接続した定電圧回路と負荷抵
   抗および前記ドライブ用ＭＯＳ−ＦＥＴのゲートと、定
   電圧回路と負荷抵抗の接続点の間に接続したゲート電圧
   設定用スイッチからなり、前記ドライブ用ＭＯＳ−ＦＥ
   Ｔのソース電極およびドレイン電極をそれぞれ入力端
   子、出力端子とすることを特徴とするゲート接地アン
   プ。
3. 【請求項３】 アレイ状に配列した検知素子群と、前記
   検知素子のそれぞれに接続した電圧電流変換用ＭＯＳ−
   ＦＥＴとアクセス用ＭＯＳ−ＦＥＴ、前記アクセス用Ｍ
   ＯＳ−ＦＥＴのソース電極を共通に接続してなる共通信
   号ライン、走査回路からなる情報検知読み取り部と、参
   照用電圧源、電圧電流変換用ＭＯＳ−ＦＥＴとアクセス
   用ＭＯＳ−ＦＥＴからなり、参照用信号電流を共通信号
   ラインに出力する参照用信号電流発生部と、共通信号ラ
   インからの信号を入力端子に受けて動作するゲート接地
   アンプとを備えたことを特徴とするパターン情報読み取
   り装置。
4. 【請求項４】 信号読み取り前に、参照用電圧源に基づ
   く信号電流を共通信号ラインを介してゲート接地アンプ
   に入力すると同時にゲート接地アンプのゲート電圧設定
   用スイッチをオンさせることによりゲート電圧を設定し
   た後、各検知素子からの信号を前記共通信号ラインを介
   してゲート接地アンプに入力することを特徴とする請求
   項３に記載のパターン情報読み取り装置の駆動方法。