JP4729081B2 - 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 - Google Patents
電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 Download PDFInfo
- Publication number
- JP4729081B2 JP4729081B2 JP2008201196A JP2008201196A JP4729081B2 JP 4729081 B2 JP4729081 B2 JP 4729081B2 JP 2008201196 A JP2008201196 A JP 2008201196A JP 2008201196 A JP2008201196 A JP 2008201196A JP 4729081 B2 JP4729081 B2 JP 4729081B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- gate
- source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
ID = SIDOexp(VG/nUT){exp(-VS/UT) - exp(-VD/UT)}
ここで、VG,VS,VDは、それぞれ、基板とゲート,基板とソース,基板とドレインの間の電位差を表わし、Sは実効的なチャネル幅Wとチャネル長Lの比(Weff/Leff)、ID0はプロセステクロジーで定まる特性電流、nはスロープファクター(弱反転における立ち上がり特性)、UTは(kT/q)を表わしている。ここで、kはボルツマン定数、Tは絶対温度、qはキャリア(電子)の電荷である。
VPTAT=V1−V2=nUTln((S2I1)/(S1I2))
を得ている(参考文献AのFig.4参照)。
Vbe+V1=V2+Vo
であるから、出力Voは、
Vo=Vbe+(V1−V2)=Vbe+VPTAT
となる。第1項のバイポーラトランジスタのベースエミッタ電圧Vbeは絶対温度に対して負の温度特性を有し、第2項のVPTATは正の温度特性を有するので、それらを加算した出力電圧Voはフラットの温度特性を有する。
Vo=VPTAT=UTln(1+Sb/Sa)
を得ている(参考文献CのFig.7参照)。参考文献AおよびCのいずれのVPTAT出力も、UT=(kT/q)に比例した出力となる。
VR=VG1−VG2=△VG+UTln(ID1S2/ID2S1)
とシリコンのバンドギャップ△VGとVPTATのUTln(ID1S2/ID2S1)を得る。
△VG=△VG0−αmT
であることから、
αmT=UTln(ID1S2/ID2S1)
として、温度に依存しない電圧
VR=△VG0=1.20V
を得ている(参考文献DのFig.9参照)。
I≦((n-1)/e2)SμCoxUT 2
を満たさなければならない。ここで、nはスロープファクタ、Sは実効的なチャネル幅Wとチャネル長Lの比(Weff/Leff)、μはチャネル内のキャリアの易動度、Coxは単位面積当たりの酸化膜の静電容量である。
0.01 < X < 0.5
の範囲に入っているようにする。この場合にも、単結晶シリコンの場合同様、ゲートの不純物濃度のみで決まるVPTATが得られる。
Vt=Φms−Qf/Cox+2φf−Qb/Cox
で表わされる。ここで、φMSはゲートの仕事関数φmと基板の仕事関数φsの差、Qfは酸化膜中の固定電荷、φfは基板のフェルミレベル、Qbは反転層と基板間の空乏層内電荷、Coxは酸化膜の単位面積当たりの静電容量である。
φm=φS0+Eg/2±φf
φmの第3項φfの符号はゲートがp型なら正、n型なら負である。同じ導電型の半導体で低濃度(Ng1)と高濃度(Ng2)のゲートを持つペアトランジスタのスレッシュホールド電圧Vtの差は、ゲート材の仕事関数φmの差に等しく、さらに、同じ導電型の半導体同士であるので、フェルミレベルφfの差となり、キャリア濃度が不純物濃度に等しい場合下記数式(2)が成り立つ。
= [Eg1/2-φf(Ng1)]-[Eg1/2-φf(Ng2)]
=φf(Ng2)-φf(Ng1)
= -kT/q ln(Ng1/Ni)+kT/q ln(Ng2/Ni)
= kT/q ln(Ng2/Ng1) (2)
ここで、kはボルツマン常数、qは電子の電荷量、Tは絶対温度、Egはシリコンのバンドギャップ、Niは真性半導体のキャリア濃度である。従って、
VPTAT=(kT/q)ln(Ng2/Ng1)
となり、ゲートの不純物の濃度比のみで定まるVPTATが得られる。 例えば、図5に示すように、リン濃度約1×e20/cm3の高濃度n+ゲート、リン濃度約2×e16/cm3の低濃度n+ゲートを用いると、VPTAT=0.221V(室温)が得られる。プロセスばらつきにより、高濃度n+ゲートのリン濃度が1割低くなり約9×e19/cm3、低濃度n+ゲートのリン濃度が1割高くなり約2.2×e16/cm3になった場合、VPTAT=0.216V(室温)が得られ、逆に高濃度n+ゲートのリン濃度が1割高くなり約1.1×e20/cm3、低濃度n+ゲートのリン濃度が1割低くなり約1.8×e16/cm3になった場合、VPTAT=0.227V(室温)が得られる。このように、プロセスばらつきによって、ペアトランジスタのゲートのリン濃度Ng1、Ng2が1割変動しても、VPTATの変動は数mV程度である。
Id=(β/2)(VGS−Vt)2
で表わされる。
Id1=(β1/2)(VGS1−VT1)2
Id2=(β2/2)(VGS2−VT2)2
である。
β=μ(εOX/TOX)(Weff/Leff)
の形で表わされる。ここで、μ;キャリア易動度、εOX;酸化膜の誘電率、TOX;酸化膜厚、Weff;実効チャネル幅、Leff;実効チャネル長である。
(VGS1−VT1)2=(VGS2−VT2)2
となる。VGSを適切にバイアスし、スレッシュホールド電圧Vtの差すなわちφfの差を取り出す。
n=A×Ng
と表される。ここでAは活性化率であり、1以下の定数である。Aは絶対温度の影響を受けないので、上記数式(2)は
Vt1-Vt2=kT/q ln(A2×Ng2)/(A1×Ng1)
となり、ゲートの不純物濃度の濃度比のみで定まるVPTATが得られる。
n=A×Ng−B
と表される。ここでAは活性化率、Bは、B∝(1/T)のように、絶対温度の逆数に比例する値である。したがって、数式(2)は、
Vt1-Vt2=kT/q ln(A2×Ng2-B2)/(A1×Ng1-B1)
となり、ゲートの不純物濃度比のみで定まるVPTATは得られない。
n=A×Ng
と表され、単結晶の場合と同じようにVPTATが得られる。
0.01<X<0.5
に入っていることが望ましい。
VPTAT=(kT/q)ln(Ng2/Ni)-(kT/q)ln(Ng1/Ni)=(kT/q)ln(Ng2/Ng1)
ここで、kはボルツマン常数、Tは絶対温度、qは電子の電荷量、Niは真性半導体のキャリア数、Ng2は高濃度ゲートの不純物濃度、Ng1は低濃度ゲートの不純物濃度であり、このペアトランジスタのスレッシュホールド電圧の差を取り出すことにより、正の温度係数を持つ電圧源VPTATを作ることができる。
VPN=(kT/q)ln(Ng2/Ni)+(kT/q)ln(Pg2/Ni)=(kT/q)ln(Ng2*Pg2/Ni2)
であり、このペアトランジスタのスレッシュホールド電圧の差を取り出すことにより、負の温度係数を持つ電圧源VPNを作ることができる。
V3=VPN+VPTAT(=Vref:基準電圧)
となる。所望の温度特性は、高濃度n型のゲート、低濃度n型のゲート、p型のゲートの不純物濃度を変えることにより任意に設定可能である。
VCC−V3=VPN+VPTAT(=Vref1:基準電圧1)
となる。
V4=(VPN+VPTAT)*R2/R1(=Vref2:基準電圧2)
となり、設定電圧を抵抗比によっても設定可能なGND基準の基準電圧源が実現できる。
VPN*R2/(R1+R2)+VPTAT
となる。
V5=(VPN*R2/(R1+R2)+VPTAT)*(R3+R4)/R4(=Vref:基準電圧)
を得る。
V4=VPN*R2/(R1+R2)+VPTAT(=Vref1:基準電圧1)
となる。
V5=(VPN*R2/(R1+R2)+VPTAT)*(R3+R4)/R4(=Vref2:基準電圧2)
を得る。
V3=VPN−(−VPTAT)=VPN+VPTAT(=Vref1:基準電圧1)
となる。所望の温度特性は、高濃度n型のゲート、低濃度n型のゲート、p型のゲートの不純物濃度を変えることにより任意に設定できる。
V3=VPN*R2/(R1+R2)+VPTAT(=Vref2:基準電圧2)
と所望の温度特性を抵抗比でも設定可能な基準電圧源ができる。
V3=VPN+VPTAT(=Vref1:基準電圧1)
となる。所望の温度特性は、高濃度n型のゲート、低濃度n型のゲート、p型のゲートの不純物濃度を変えることにより任意に設定できる。
V3=VPN*R2/(R1+R2)+VPTAT(=Vref2:基準電圧2)
となり、所望の温度特性を抵抗比でも設定可能な基準電圧源が実現できる。
V3=VPN+VPTAT(=Vref1:基準電圧1)
となる。
V2=VPN*R2/(R1+R2)+VPTAT(=Vref2:基準電圧2)
となり所望の温度特性を抵抗比でも設定可能な基準電圧源が実現できる。
V3=VPN*R2/R1+VPTAT(=Vref:基準電圧)
となる。所望の温度特性は、高濃度n型のゲート、低濃度n型、p型のゲートのゲートの不純物濃度または抵抗R1,R2を変えることにより任意に設定できる。 図26は第14実施例を説明するための図である。同図において、電界効果トランジスタM1,M2,M3,M4,M5,M6が全てn型チャネルであり、基板やチャネルドープの不純物濃度は等しく、n型基板のpウェル内に形成され、各電界効果トランジスタの基板電位はソース電位と等しくしてある。チャネル幅Wとチャネル長Lの比S=W/Lは、Sm1=Sm2,Sm3=Sm4,Sm5=Sm6である。
V4=VPN+VPTAT+VPTAT(=Vref:基準電圧)
となる。
V4=VPN+VPN+VPTAT+VPTAT(=Vref:基準電圧)
となる。
V4=VPN+VPTAT+VPTAT(=Vref:基準電圧)
となる。所望の温度特性は、高濃度n型のゲート、低濃度n型のゲート、p型のゲートの不純物濃度を変えることにより任意に設定可能である。
M2:高濃度(Ng2)のn型ポリシリコンのゲートを持つMOSトランジスタ
M3〜M7,T1,T2,Ta,Tb:MOSトランジスタ
R,R1〜R4:抵抗
A1:差動アンプ
Claims (24)
- ゲートの不純物濃度のみが異なる一の導電型シリコンのゲートを有する第1及び第2の電界効果トランジスタを用いた電圧発生回路であって、
電源と接地との間に、不純物濃度が一の濃度の前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、不純物濃度が前記一の濃度より高濃度の前記一の導電型シリコンをゲートに有する第2の電界効果トランジスタとよりなり、
前記第1及び第2の電界効果トランジスタはそのゲート同士が接続され、
前記第1の電界効果トランジスタのドレインとゲートとが接続され、
前記第1及び第2の電界効果トランジスタの導電係数が同一とされ、
前記第1及び第2の電界効果トランジスタのドレイン−ソース間電流が互いに等しくされ、
前記第1及び第2の電界効果トランジスタのソース電位の差が出力として取り出される構成とされ、
前記一の導電型シリコンが単結晶シリコンよりなるか、前記一の導電型シリコンのダングリングボンドの所定の割合以上がターミネートされているか或いは前記一の導電型シリコンが多結晶SiXGe1−Xよりなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第1及び第2の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記第1の電界効果トランジスタのドレインに第1の定電流源が接続され、前記第2の電界効果トランジスタのソースに第2の定電流源が接続されていることを特徴とする電圧発生回路。 - ゲートの不純物濃度のみが異なる一の導電型シリコンのゲートを有する第1及び第2の電界効果トランジスタを用いた電圧発生回路であって、
電源と接地との間に、不純物濃度が一の濃度の前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、不純物濃度が前記一の濃度より高濃度の前記一の導電型シリコンをゲートに有する第2の電界効果トランジスタとを直列接続するとともに、
前記第1及び第2の電界効果トランジスタのゲート同士を接続し、
前記第1の電界効果トランジスタ及び前記第2の電界効果トランジスタのソース電圧の差を出力するものとされ、
前記一の導電型シリコンが単結晶シリコンよりなるか、前記一の導電型シリコンのダングリングボンドの所定の割合以上がターミネートされているか或いは前記一の導電型シリコンが多結晶SiXGe1−Xよりなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第1及び第2の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記第2の電界効果トランジスタのゲートとドレインとが接続されていることを特徴とする電圧発生回路。 - ゲートの不純物濃度のみが異なる一の導電型シリコンのゲートを有する第1及び第2の電界効果トランジスタを用いた電圧発生回路であって、
電源と接地との間に、不純物濃度が一の濃度の前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、不純物濃度が前記一の濃度より高濃度の前記一の導電型シリコンをゲートに有する第2の電界効果トランジスタとよりなり、
前記第1及び第2の電界効果トランジスタのソース同士が接続され、
前記第1の電界効果トランジスタ及び前記第2の電界効果トランジスタのゲート電圧の差を出力するものとされ、
前記一の導電型シリコンが単結晶シリコンよりなるか、前記一の導電型シリコンのダングリングボンドの所定の割合以上がターミネートされているか或いは前記一の導電型シリコンが多結晶SiXGe1−Xよりなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第1及び第2の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記第1の電界効果トランジスタのドレインと、前記第2の電界効果トランジスタのドレインとに、前記第1及び第2の電界効果トランジスタに同一の電流が流れるようにカレントミラー回路が接続されていることを特徴とする電圧発生回路。 - 請求項1〜3のうちのいずれか一項に記載の電界効果トランジスタを用いた電圧発生回路において、前記不純物の濃度を1桁以上異ならせたことを特徴とする電界効果トランジスタを用いた電圧発生回路。
- 請求項3記載の電界効果トランジスタを用いた電圧発生回路において、
前記第1の電界効果トランジスタと前記第2の電界効果トランジスタのいずれか一方の電界効果トランジスタのゲート−ソース間電圧を0ボルトにするとともに、他方の電界効果トランジスタのゲート−ソース間電圧を出力することを特徴とする電界効果トランジスタを用いた電圧発生回路。 - ゲートの不純物濃度のみが異なる一の導電型シリコンのゲートを有する第1及び第2の電界効果トランジスタを用いた電圧発生回路であって、
電源と接地との間に、不純物濃度が一の濃度の前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、不純物濃度が前記一の濃度より高濃度の前記一の導電型シリコンをゲートに有する第2の電界効果トランジスタとが接続され、
前記第2の電界効果トランジスタが、ゲートとソースが結線されたデプレッション型の高濃度n型のゲートを有するn型チャネル電界効果トランジスタであり、
前記第1の電界効果トランジスタが、前記第2の電界効果トランジスタのソースにドレインが接続された低濃度n型のゲートを有するn型チャネル電界効果トランジスタであり、
かつ、直列に接続された第3のn型チャネル電界効果トランジスタと抵抗からなり、
該第3のn型チャネル電界効果トランジスタと抵抗の接続点に前記第1の電界効果トランジスタのゲートを接続して該第1の電界効果トランジスタのゲート電位を与えるソースフォロア回路を有し、
前記接続点から前記第1の電界効果トランジスタのゲート電位を出力とすることを特徴とするものとされ、
前記一の導電型シリコンが単結晶シリコンよりなるか、前記一の導電型シリコンのダングリングボンドの所定の割合以上がターミネートされているか或いは前記一の導電型シリコンが多結晶SiXGe1−Xよりなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第1及び第2の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記第3の電界効果トランジスタのドレインが前記電源又は前記接地に接続され、前記第3の電界効果トランジスタのゲートが前記第2の電界効果トランジスタのソースと前記第1の電界効果トランジスタのドレインとに接続されていることを特徴とする電圧発生回路。 - ゲートの不純物濃度のみが異なる一の導電型シリコンのゲートを有する第1及び第2の電界効果トランジスタを用いた電圧発生回路であって、
電源と接地との間に、不純物濃度が一の濃度の前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、不純物濃度が前記一の濃度より高濃度の前記一の導電型シリコンをゲートに有する第2の電界効果トランジスタとが直列に接続され、
前記第2の電界効果トランジスタが、ゲートとソースが結線されたデプレッション型の高濃度n型のゲートを有するn型チャネル電界効果トランジスタであり、
前記第1の電界効果トランジスタが、前記第2の電界効果トランジスタのソースにドレインが接続された低濃度n型のゲートを有するn型チャネル電界効果トランジスタであり、かつ、
直列に接続された第3のn型チャネル電界効果トランジスタと第1の抵抗と第2の抵抗からなり、
該第3のn型チャネル電界効果トランジスタと第1の抵抗の接続点に前記第1の電界効果トランジスタのゲートを接続して該第1の電界効果トランジスタのゲート電位を与えるソースフォロア回路を有し、
前記第1の抵抗と第2の抵抗の接続点の電位を出力とするものとされ、
前記一の導電型シリコンが単結晶シリコンよりなるか、前記一の導電型シリコンのダングリングボンドの所定の割合以上がターミネートされているか或いは前記一の導電型シリコンが多結晶SiXGe1−Xよりなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第1及び第2の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記第3の電界効果トランジスタのドレインが前記電源又は前記接地に接続され、前記第3の電界効果トランジスタのゲートが前記第2の電界効果トランジスタのソースと前記第1の電界効果トランジスタのドレインとに接続されていることを特徴とする電圧発生回路。 - ゲートの不純物濃度のみが異なる一の導電型シリコンのゲートを有する第1及び第2の電界効果トランジスタを用いた電圧発生回路であって、
電源と接地との間に、不純物濃度が一の濃度の前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、不純物濃度が前記一の濃度より高濃度の前記一の導電型シリコンをゲートに有する第2の電界効果トランジスタとが直列に接続され、
前記第2の電界効果トランジスタが、ゲートとソースが結線されたデプレッション型の高濃度n型のゲートを有するn型チャネル電界効果トランジスタであり、
前記第1の電界効果トランジスタが、前記第2の電界効果トランジスタのソースにドレインが接続された低濃度n型のゲートを有するn型チャネル電界効果トランジスタであり、かつ、
直列に接続された第3のn型チャネル電界効果トランジスタと第1の抵抗と第2の抵抗からなり、
該第1の抵抗と第2の抵抗の接続点に前記第1の電界効果トランジスタのゲートが接続され該第1の電界効果トランジスタのゲート電位を与えるソースフォロア回路を有し、
前記第3のn型チャネルMOSトランジスタと第1の抵抗の接続点の電位を出力とするものとされ、
前記一の導電型シリコンが単結晶シリコンよりなるか、前記一の導電型シリコンのダングリングボンドの所定の割合以上がターミネートされているか或いは前記一の導電型シリコンが多結晶SiXGe1−Xよりなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第1及び第2の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記第3の電界効果トランジスタのドレインが前記電源又は前記接地に接続され、前記第3の電界効果トランジスタのゲートが前記第2の電界効果トランジスタのソースと前記第1の電界効果トランジスタのドレインとに接続されていることを特徴とする電圧発生回路。 - 請求項7または8記載の電界効果トランジスタを用いた電圧発生回路において、
製造の際の拡散,成膜工程後に、前記第1の抵抗及び前記第2の抵抗の値を調整可能な手段を有することを特徴とする電圧発生回路。 - 請求項6乃至9のいずれかに記載の電界効果トランジスタを用いた電圧発生回路において、前記第1の電界効果トランジスタ及び前記第2の電界効果トランジスタを、p型チャネル電界効果トランジスタにしたことを特徴とする電界効果トランジスタを用いた電圧発生回路。
- 請求項1乃至10のいずれかに記載の電界効果トランジスタを用いた電圧発生回路において、
前記第1及び第2の電界効果トランジスタのドレイン電流が等しくされたことを特徴とする電圧発生回路。 - 不純物濃度のみが異なる一の導電型シリコンのゲートを有する第1及び第2の電界効果トランジスタから構成される第1の電圧源回路と、
不純物濃度及び導電型のみが異なるゲートを有する第1及び第3の電界効果トランジスタから構成される第2の電圧源回路とを有する基準電圧源回路であって、
電源と接地との間に、不純物濃度が一の濃度の前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、不純物濃度が前記一の濃度より低濃度の前記一の導電型シリコンをゲートに有する第2の電界効果トランジスタと、他の導電型シリコンをゲートに有する第3の電界効果トランジスタとが順に、直列に接続されてなり、
前記第1の電界効果トランジスタはゲートとソースとが接続されて定電流源を構成し、
前記第3の電界効果トランジスタはゲートとドレインとが接続され、
前記第1及び第2の電界効果トランジスタに同一の電流が流れるようにバイアスするために、第4のトランジスタを有するバイアス手段が設けられ、
前記各ゲートが単結晶シリコンよりなるか、多結晶シリコンよりなりそのダングリングボンドの所定の割合以上がターミネートされているか或いは多結晶SiXGe1−Xよりなることにより、前記第1の電圧源回路が正の温度係数を有し、前記第2の電圧源回路が負の温度係数を有し、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第1及び第2の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であることを特徴とする基準電圧源回路。 - 請求項12記載の基準電圧源回路において、
前記第1の電界効果トランジスタはn型のゲートのデプレッション型電界効果トランジスタとされ、
前記第2の電界効果トランジスタはn型のゲートを持つn型チャネルの電界効果トランジスタとされ、
前記第3の電界効果トランジスタはp型のゲートのエンハンスメント型でn型チャネルの電界効果トランジスタとされ、
前記バイアス手段の前記第4のトランジスタは前記第2の電界効果トランジスタのゲート電位を与えるソースフォロア回路とされ、
前記第2の電界効果トランジスタのゲート電圧を基準電圧出力点とすることを特徴とする電界効果トランジスタを用いた基準電圧源回路。 - 不純物濃度のみが異なる一の導電型シリコンのゲートを有する第2及び第3の電界効果トランジスタから構成される第1の電圧源回路と、
不純物濃度及び導電型のみが異なるゲートを有する第1及び第3の電界効果トランジスタから構成される第2の電圧源回路とを有する基準電圧源回路であって、
電源と接地との間に、前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、不純物濃度が一の濃度の他の導電型シリコンをゲートに有する第2の電界効果トランジスタと、前記一の濃度より高い不純物濃度の前記他の導電型シリコンをゲートに有する第3の電界効果トランジスタとが順に、直列に接続されてなり、
前記第1の電界効果トランジスタはゲートとドレインとが接続され、
前記第3の電界効果トランジスタはゲートとソースとが接続されて定電流源を構成し、
前記第2及び第3の電界効果トランジスタに同一の電流が流れるようにバイアスするために、第4のトランジスタを有するバイアス手段が設けられ、
前記各ゲートが単結晶シリコンよりなるか、多結晶シリコンよりなりそのダングリングボンドの所定の割合以上がターミネートされているか或いは多結晶SiXGe1−Xよりなることにより、前記第1の電圧源回路が正の温度係数を有し、前記第2の電圧源回路が負の温度係数を有し、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第2及び第3の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第2の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第3の電界効果トランジスタのゲートの不純物濃度
であることを特徴とする基準電圧源回路。 - 請求項14記載の電界効果トランジスタを用いた基準電圧源回路において、
前記第1の電界効果トランジスタはn型のゲートのエンハンスメント型でp型チャネルの電界効果トランジスタとされ、
前記第2の電界効果トランジスタはp型のゲートをもつp型チャネルの電界効果トランジスタとされ、
前記第3の電界効果トランジスタはp型のゲートのデプレッション型でp型チャネルの第3の電界効果トランジスタとされ、
前記バイアス手段の前記第4のトランジスタは前記第2の電界効果トランジスタのゲート電位を与えるソースフォロア回路とされ、
前記第2の電界効果トランジスタのゲート電圧を基準電圧出力点とすることを特徴とする電界効果トランジスタを用いた基準電圧源回路。 - 不純物濃度のみが異なる一の導電型シリコンのゲートを有する第3及び第4の電界効果トランジスタから構成される第1の電圧源回路と、
不純物濃度及び導電型のみが異なるゲートを有する第1及び第2の電界効果トランジスタから構成される第2の電圧源回路とを有する基準電圧源回路であって、
電源と接地との間に、前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、前記他の導電型シリコンをゲートに有する第2の電界効果トランジスタとが直列に接続されてなり、
前記第1の電界効果トランジスタはゲートとソースとが接続されて定電流源を構成し、
前記各ゲートが単結晶シリコンよりなるか、多結晶シリコンよりなりそのダングリングボンドの所定の割合以上がターミネートされているか或いは多結晶SiXGe1−Xよりなることにより、前記第1の電圧源回路が正の温度係数を有し、前記第2の電圧源回路が負の温度係数を有してなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第1の電界効果トランジスタはn型のゲートのデプレッション型でn型チャネルの電界効果トランジスタとされ、
前記第2の電界効果トランジスタはp型のゲートのn型チャネルの電界効果トランジスタとされ、
該第2の電界効果トランジスタのゲート電位を与え前記第1及び第2の電界効果トランジスタの電流を等しくするためのソースフォロア回路を設け、
前記第2の電界効果トランジスタのゲート−ソース間電圧が、前記第2の電圧源回路の出力としての負の温度係数を有する電圧を供給し、
前記第3の電界効果トランジスタは、該ソースフォロア回路によりそのゲート電位が与えられる高濃度n型のゲートのn型チャネルの電界効果トランジスタとされ、
前記第4の電界効果トランジスタは、低濃度n型のゲートのn型チャネルの電界効果トランジスタとされ、
前記第3及び第4の電界効果トランジスタを入力トランジスタとした差動アンプが構成され、
前記第3及び第4の電界効果トランジスタに同一の電流が流れるようにカレントミラー回路が設けられ、
前記第3及び第4の電界効果トランジスタのゲート間電圧が、前記第1の電圧源回路の出力としての正の温度係数を有する電圧を供給し、
前記第4の電界効果トランジスタのゲート電位を基準電圧出力点とすることを特徴とする電界効果トランジスタを用い、
前記第3及び第4の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記ソースフォロア回路は、第5の電界効果トランジスタを有し、前記第5の電界効果トランジスタのソースが前記第2の電界効果トランジスタのゲートに接続され、前記第5の電界効果トランジスタのゲートが前記第1の電界効果トランジスタのソースと前記第2の電界効果トランジスタのドレインとに接続され、前記第5の電界効果トランジスタのドレインが前記第1の電界効果トランジスタのドレインに接続されていることを特徴とする基準電圧源回路。 - 不純物濃度のみが異なる一の導電型シリコンのゲートを有する第3及び第4の電界効果トランジスタから構成される第1の電圧源回路と、
不純物濃度及び導電型のみが異なるゲートを有する第1及び第2の電界効果トランジスタから構成される第2の電圧源回路とを有する基準電圧源回路であって、
電源と接地との間に、前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、前記他の導電型シリコンをゲートに有する第2の電界効果トランジスタとが直列に接続されてなり、
前記第2の電界効果トランジスタはゲートとソースとが接続されて定電流源を構成し、
前記各ゲートが単結晶シリコンよりなるか、多結晶シリコンよりなりそのダングリングボンドの所定の割合以上がターミネートされているか或いは多結晶SiXGe1−Xよりなることにより、前記第1の電圧源回路が正の温度係数を有し、前記第2の電圧源回路が負の温度係数を有してなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第1の電界効果トランジスタはn型のゲートのp型チャネルの電界効果トランジスタとされ、
前記第2の電界効果トランジスタはp型のゲートのデプレッション型でゲートとソースを結線したp型チャネルの電界効果トランジスタとされ、
前記第2の電界効果トランジスタのゲート電位を与え前記第1及び第2の電界効果トランジスタの電流を等しくするためのソースフォロア回路を設け、
前記第1の電界効果トランジスタのゲート−ソース間電圧が、前記第2の電圧源回路の出力としての負の温度係数を有する電圧を供給し、
前記第3の電界効果トランジスタは、該ソースフォロア回路によりそのゲート電位が与えられる高濃度n型のゲートのn型チャネルの電界効果トランジスタとされ、
前記第4の電界効果トランジスタは低濃度n型のゲートのn型チャネルの電界効果トランジスタとされ、
前記第3及び第4の電界効果トランジスタを入力トランジスタとした差動アンプが構成され、
前記第3及び第4の電界効果トランジスタに同一の電流が流れるようにカレントミラー回路が設けられ、
前記第3及び第4の電界効果トランジスタのゲート間電圧が、前記第1の電圧源回路の出力としての正の温度係数を有する電圧を供給し、
前記第4の電界効果トランジスタのゲート電位を基準電圧出力点とすることを特徴とする電界効果トランジスタを用い、
前記第3及び第4の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記ソースフォロア回路は、第5の電界効果トランジスタを有し、前記第5の電界効果トランジスタのソースが前記第1の電界効果トランジスタのゲートに接続され、前記第5の電界効果トランジスタのゲートが前記第1の電界効果トランジスタのドレインと前記第2の電界効果トランジスタのソースとに接続され、前記第5の電界効果トランジスタのドレインが前記第2の電界効果トランジスタのドレインに接続されていることを特徴とする基準電圧源回路。 - 不純物濃度のみが異なる一の導電型シリコンのゲートを有する第3及び第4の電界効果トランジスタから構成される第1の電圧源回路と、
不純物濃度及び導電型のみが異なるゲートを有する第1及び第2の電界効果トランジスタから構成される第2の電圧源回路とを有する基準電圧源回路であって、
電源と接地との間に、前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、前記他の導電型シリコンをゲートに有する第2の電界効果トランジスタとが直列に接続されてなり、
前記第1の電界効果トランジスタはゲートとソースとが接続されて定電流源を構成し、
前記各ゲートが単結晶シリコンよりなるか、多結晶シリコンよりなりそのダングリングボンドの所定の割合以上がターミネートされているか或いは多結晶SiXGe1−Xよりなることにより、前記第1の電圧源回路が正の温度係数を有し、前記第2の電圧源回路が負の温度係数を有してなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第1の電界効果トランジスタはn型のゲートのデプレッション型でゲートとソースを結線したn型チャネルの電界効果トランジスタとされ、
前記第2の電界効果トランジスタはp型のゲートのn型チャネルの電界効果トランジスタとされ、
該第2の電界効果トランジスタのゲート電位を与え前記第1及び第2の電界効果トランジスタの電流を等しくするためのソースフォロア回路を設け、
前記第2の電界効果トランジスタのゲート−ソース間電圧が、前記第2の電圧源回路の出力としての負の温度係数を有する電圧を供給し、
前記第3の電界効果トランジスタは、該ソースフォロア回路によりそのゲート電位が与えられる高濃度n型のゲートのn型チャネルの電界効果トランジスタとされ、
前記第4の電界効果トランジスタは低濃度n型のゲートのデプレッション型でゲートとソースをGND電位としたn型チャネルの電界効果トランジスタとされ、
前記第3及び第4の電界効果トランジスタを直列に接続し、
前記第3の電界効果トランジスタのゲート−ソース間電圧が、前記第1の電圧源回路の出力としての正の温度係数を有する電圧を供給し、
前記第3の電界効果トランジスタと前記第4の電界効果トランジスタの接続点を基準電圧出力点とすることを特徴とする電界効果トランジスタを用い、
前記第3及び第4の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記ソースフォロア回路は、第5の電界効果トランジスタを有し、前記第5の電界効果トランジスタのソースが前記第2の電界効果トランジスタのゲートに接続され、前記第5の電界効果トランジスタのゲートが前記第1の電界効果トランジスタのソースと前記第2の電界効果トランジスタのドレインとに接続され、前記第5の電界効果トランジスタのドレインが前記第1の電界効果トランジスタのドレインに接続されていることを特徴とする基準電圧源回路。 - 不純物濃度のみが異なる一の導電型シリコンのゲートを有する第3及び第4の電界効果トランジスタから構成される第1の電圧源回路と、
不純物濃度及び導電型のみが異なるゲートを有する第1及び第2の電界効果トランジスタから構成される第2の電圧源回路とを有する基準電圧源回路であって、
電源と接地との間に、前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、前記他の導電型シリコンをゲートに有する第2の電界効果トランジスタとが直列に接続されてなり、
前記第2の電界効果トランジスタはゲートとソースとが接続されて定電流源を構成し、
前記各ゲートが単結晶シリコンよりなるか、多結晶シリコンよりなりそのダングリングボンドの所定の割合以上がターミネートされているか或いは多結晶SiXGe1−Xよりなることにより、前記第1の電圧源回路が正の温度係数を有し、前記第2の電圧源回路が負の温度係数を有してなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第1の電界効果トランジスタはn型のゲートのp型チャネルの電界効果トランジスタとされ、
前記第2の電界効果トランジスタはp型のゲートのデプレッション型でゲートとソースを結線したp型チャネルの電界効果トランジスタとされ、
前記第1の電界効果トランジスタのゲート電位を与え前記第1及び第2の電界効果トランジスタの電流を等しくするためのソースフォロア回路を設け、
前記第1の電界効果トランジスタのゲート−ソース間電圧が、前記第2の電圧源回路の出力としての負の温度係数を有する電圧を供給し、
前記第3の電界効果トランジスタは該ソースフォロア回路によりゲート電圧が与えられる低濃度n型のゲートのp型チャネルの電界効果トランジスタとされ、
前記第4の電界効果トランジスタは高濃度n型のゲートのゲートとドレインを結線したp型チャネルの電界効果トランジスタとされ、
前記第3及び第4の電界効果トランジスタを直列に接続し、
前記第4の電界効果トランジスタのゲート−ソース間電圧が、前記第1の電圧源回路の出力としての正の温度係数を有する電圧を供給し、
前記第3の電界効果トランジスタと前記第4の電界効果トランジスタの接続点を基準電圧出力点とすることを特徴とする電界効果トランジスタを用い、
前記第3及び第4の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記ソースフォロア回路は、第5の電界効果トランジスタを有し、前記第5の電界効果トランジスタのソースが前記第1の電界効果トランジスタのゲートに接続され、前記第5の電界効果トランジスタのゲートが前記第2の電界効果トランジスタのゲートとソースとに接続され、前記第5の電界効果トランジスタのドレインが前記第2の電界効果トランジスタのドレインに接続されていることを特徴とする基準電圧源回路。 - 不純物濃度のみが異なる一の導電型シリコンのゲートを有する第3及び第4の電界効果トランジスタから構成される第1の電圧源回路と、
不純物濃度及び導電型のみが異なるゲートを有する第1及び第2の電界効果トランジスタから構成される第2の電圧源回路とを有する基準電圧源回路であって、
電源と接地との間に、前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、前記他の導電型シリコンをゲートに有する第2の電界効果トランジスタとが直列に接続されてなり、
前記第1の電界効果トランジスタはゲートとソースとが接続されて定電流源を構成し、
前記各ゲートが単結晶シリコンよりなるか、多結晶シリコンよりなりそのダングリングボンドの所定の割合以上がターミネートされているか或いは多結晶SiXGe1−Xよりなることにより、前記第1の電圧源回路が正の温度係数を有し、前記第2の電圧源回路が負の温度係数を有してなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第1の電界効果トランジスタはn型のゲートのデプレッション型でn型チャネルの電界効果トランジスタとされ、
前記第2の電界効果トランジスタはp型のゲートのn型チャネルの電界効果トランジスタとされ、
前記第2の電界効果トランジスタのゲート電位を与え前記第1及び第2の電界効果トランジスタの電流を等しくするためのソースフォロア回路を設け、
前記第2の電界効果トランジスタのゲート−ソース間電圧が、前記第2の電圧源回路の出力としての負の温度係数を有する電圧を供給し、
かつ、
前記第3の電界効果トランジスタは高濃度p型のゲートのデプレッション型でゲートとソースを結線したp型チャネルの電界効果トランジスタとされ、
前記第4の電界効果トランジスタは前記ソースフォロア回路によりゲート電圧が与えられる低濃度p型のゲートのp型チャネルの電界効果トランジスタとされ、
前記第3及び第4の電界効果トランジスタを直列に接続し、
前記第4の電界効果トランジスタのゲート−ソース間電圧が、前記第1の電圧源回路の出力としての正の温度係数を有する電圧を供給し、
前記第3の電界効果トランジスタと前記第4の電界効果トランジスタの接続点を基準電圧出力点とすることを特徴とする電界効果トランジスタを用い、
前記第3及び第4の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記ソースフォロア回路は、第5の電界効果トランジスタを有し、前記第5の電界効果トランジスタのソースが前記第2の電界効果トランジスタのゲートに接続され、前記第5の電界効果トランジスタのゲートが前記第1の電界効果トランジスタのソースと前記第2の電界効果トランジスタのドレインとに接続され、前記第5の電界効果トランジスタのドレインが前記第1の電界効果トランジスタのドレインに接続されていることを特徴とする基準電圧源回路。 - 不純物濃度のみが異なる一の導電型シリコンのゲートを有する第3及び第4の電界効果トランジスタから構成される第1の電圧源回路と、
不純物濃度及び導電型のみが異なるゲートを有する第1及び第2の電界効果トランジスタから構成される第2の電圧源回路とを有する基準電圧源回路であって、
電源と接地との間に、前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、前記他の導電型シリコンをゲートに有する第2の電界効果トランジスタとが直列に接続されてなり、
前記第2の電界効果トランジスタはゲートとソースとが接続されて定電流源を構成し、
前記各ゲートが単結晶シリコンよりなるか、多結晶シリコンよりなりそのダングリングボンドの所定の割合以上がターミネートされているか或いは多結晶SiXGe1−Xよりなることにより、前記第1の電圧源回路が正の温度係数を有し、前記第2の電圧源回路が負の温度係数を有してなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第1の電界効果トランジスタはn型のゲートのp型チャネルの電界効果トランジスタとされ、
前記第2の電界効果トランジスタはp型のゲートのデプレッション型でp型チャネルの電界効果トランジスタとされ、
前記第1の電界効果トランジスタのゲート電位を与え前記第1及び第2の電界効果トランジスタの電流を等しくするためのソースフォロア回路を設け、
前記第1の電界効果トランジスタのゲート−ソース間電圧が、前記第2の電圧源回路の出力としての負の温度係数を有する電圧を供給し、
前記第3の電界効果トランジスタは該ソースフォロア回路によりゲート電圧が与えられる高濃度n型のゲートのデプレッション型のn型チャネルの電界効果トランジスタとされ、
前記第4の電界効果トランジスタは低濃度n型のゲートでゲートとソースを結線したn型チャネルの電界効果トランジスタとされ、
前記第3及び第4の電界効果トランジスタを直列に接続し、
前記第3の電界効果トランジスタのゲート−ソース間電圧が、前記第1の電圧源回路の出力としての正の温度係数を有する電圧を供給し、
前記第3の電界効果トランジスタと前記第4の電界効果トランジスタの接続点を基準電圧出力点とすることを特徴とする電界効果トランジスタを用い、
前記第3及び第4の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記ソースフォロア回路は、第5の電界効果トランジスタを有し、前記第5の電界効果トランジスタのソースが前記第1の電界効果トランジスタのゲートに接続され、前記第5の電界効果トランジスタのゲートが前記第1の電界効果トランジスタのドレインと前記第2の電界効果トランジスタのソースとに接続され、前記第5の電界効果トランジスタのドレインが前記第2の電界効果トランジスタのドレインに接続されていることを特徴とする基準電圧源回路。 - 不純物濃度のみが異なる一の導電型シリコンのゲートを有する第3及び第4の電界効果トランジスタから構成される一の第1の電圧源回路と、不純物濃度のみが異なる一の導電型シリコンのゲートを有する第5及び第6の電界効果トランジスタから構成される他の第1の電圧源回路と、
不純物濃度及び導電型のみが異なるゲートを有する第1及び第2の電界効果トランジスタから構成される第2の電圧源回路とを有する基準電圧源回路であって、
電源と接地との間に、前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、前記他の導電型シリコンをゲートに有する第2の電界効果トランジスタとが直列に接続されてなり、
前記各ゲートが単結晶シリコンよりなるか、多結晶シリコンよりなりそのダングリングボンドの所定の割合以上がターミネートされているか或いは多結晶SiXGe1−Xよりなることにより、前記第1の電圧源回路が正の温度係数を有し、前記第2の電圧源回路が負の温度係数を有してなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第2の電圧源回路が、n型のゲートのデプレッション型でゲートとソースを結線したn型チャネルの第1の電界効果トランジスタと、p型のゲートのエンハンスメント型でゲートとドレインを結線したn型チャネルの第2の電界効果トランジスタの直列接続構成からなり、
前記一の第1の電圧源回路が、前記第2の電界効果トランジスタのドレイン電圧によりゲート電位が与えられる高濃度n型のゲートのn型チャネルの第3の電界効果トランジスタと、低濃度n型のゲートのデプレッション型でゲートとソースをGND電位としたn型チャネルの第4の電界効果トランジスタの直列接続構成と、
前記他の第1の電圧源回路が、前記第3の電界効果トランジスタと第4の電界効果トランジスタの接続点の電圧によりゲート電位が与えられる高濃度n型のゲートのn型チャネルの第5の電界効果トランジスタと、低濃度n型のゲートのデプレッション型でゲートとソースをGND電位としたn型チャネルの第6の電界効果トランジスタの直列接続構成からなり、
前記第2の電界効果トランジスタのゲート−ソース間電圧が、前記第2の電圧源回路の出力としての負の温度係数を有する電圧を供給し、
前記第3の電界効果トランジスタのゲート−ソース間電圧が、前記一の第1の電圧源回路の出力としての正の温度係数を有する電圧を供給し、
前記第5の電界効果トランジスタのゲート−ソース間電圧が、前記他の第1の電圧源回路の出力としての正の温度係数を有する電圧を供給し、
前記第5の電界効果トランジスタと前記第6の電界効果トランジスタの接続点を基準電圧出力点とすることを特徴とする電界効果トランジスタを用い、
前記第3及び第4の電界効果トランジスタあるいは前記第5及び第6の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記第4の電界効果トランジスタのゲートとソースとが接続され、前記第6の電界効果トランジスタのゲートとソースとが接続されていることを特徴とする基準電圧源回路。 - 不純物濃度のみが異なる一の導電型シリコンのゲートを有する第4及び第5の電界効果トランジスタから構成される一の第1の電圧源回路と、不純物濃度のみが異なる一の導電型シリコンのゲートを有する第6及び第7の電界効果トランジスタから構成される他の第1の電圧源回路と、
不純物濃度及び導電型のみが異なるゲートを有する第1、第2及び第3の電界効果トランジスタから構成される第2の電圧源回路とを有する基準電圧源回路であって、
電源と接地との間に、前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、前記他の導電型シリコンをゲートに有する第2及び第3の電界効果トランジスタとが直列に接続されてなり、
前記各ゲートが単結晶シリコンよりなるか、多結晶シリコンよりなりそのダングリングボンドの所定の割合以上がターミネートされているか或いは多結晶SiXGe1−Xよりなることにより、前記第1の電圧源回路が正の温度係数を有し、前記第2の電圧源回路が負の温度係数を有してなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第2の電圧源回路が、n型のゲートのデプレッション型でゲートとソースを結線したn型チャネルの第1の電界効果トランジスタと、p型のゲートのエンハンスメント型でゲートとドレインを結線したn型チャネルの第2及び第3の電界効果トランジスタの直列接続構成からなり、
前記一の第1の電圧源回路が、前記第2の電界効果トランジスタのドレイン電圧によりゲート電位が与えられる高濃度n型のゲートのn型チャネルの第4の電界効果トランジスタと、低濃度n型のゲートのデプレッション型でゲートとソースをGND電位としたn型チャネルの第5の電界効果トランジスタの直列接続構成と、
前記他の第1の電圧源回路が、前記第4の電界効果トランジスタと第5の電界効果トランジスタの接続点の電圧によりゲート電位が与えられる高濃度n型のゲートのn型チャネルの第6の電界効果トランジスタと、低濃度n型のゲートのデプレッション型でゲートとソースをGND電位としたn型チャネルの第7の電界効果トランジスタの直列接続構成からなり、
前記第2及び第3の電界効果トランジスタのゲート−ソース間電圧が、前記第2の電圧源回路の出力としての負の温度係数を有する電圧を供給し、
前記第4の電界効果トランジスタのゲート−ソース間電圧が、前記一の第1の電圧源回路の出力としての正の温度係数を有する電圧を供給し、
前記第6の電界効果トランジスタのゲート−ソース間電圧が、前記他の第1の電圧源回路の出力としての正の温度係数を有する電圧を供給し、
前記第6の電界効果トランジスタと前記第7の電界効果トランジスタの接続点を基準電圧出力点とし、
前記第4及び第5の電界効果トランジスタあるいは前記第6及び第7の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記第5の電界効果トランジスタのゲートとソースとが接続され、前記第7の電界効果トランジスタのゲートとソースとが接続されていることを特徴とする基準電圧源回路。 - 不純物濃度のみが異なる一の導電型シリコンのゲートを有する第3及び第4の電界効果トランジスタから構成される一の第1の電圧源回路と、不純物濃度のみが異なる一の導電型シリコンのゲートを有する第5及び第6の電界効果トランジスタから構成される他の第1の電圧源回路と、
不純物濃度及び導電型のみが異なるゲートを有する第1及び2の電界効果トランジスタから構成される第2の電圧源回路とを有する基準電圧源回路であって、
電源と接地との間に、前記一の導電型シリコンをゲートに有する第1の電界効果トランジスタと、前記他の導電型シリコンをゲートに有する第2の電界効果トランジスタとが直列に接続されてなり、
前記各ゲートが単結晶シリコンよりなるか、多結晶シリコンよりなりそのダングリングボンドの所定の割合以上がターミネートされているか或いは多結晶SiXGe1−Xよりなることにより、前記第1の電圧源回路が正の温度係数を有し、前記第2の電圧源回路が負の温度係数を有してなり、
前記所定の割合が98%とされ、
前記SiXGe1−Xの構成比が
0.01 < X < 0.5
の範囲に入っており、
前記第2の電圧源回路が、n型のゲートのエンハンスメント型でゲートとソースを結線して弱反転もしくは遷移領域で動作する定電流源を構成するn型チャネルの第1の電界効果トランジスタと、p型のゲートのエンハンスメント型でゲートとドレインを結線したn型チャネルの第2の電界効果トランジスタの直列接続構成からなり、
前記一の第1の電圧源回路が、前記第2の電界効果トランジスタのドレイン電圧によりゲート電位が与えられる高濃度n型のゲートのn型チャネルの第3の電界効果トランジスタと、低濃度n型のゲートのエンハンスメント型でゲートとソースGND電位として弱反転もしくは遷移領域で動作する定電流源を構成するn型チャネルの第4の電界効果トランジスタの直列接続構成と、
前記他の第1の電圧源回路は前記第3の電界効果トランジスタと第4の電界効果トランジスタの接続点の電圧によりゲート電位が与えられる高濃度n型のゲートのn型チャネルの第5の電界効果トランジスタと、低濃度n型のゲートのエンハンスメント型でゲートとソースをGND電位として弱反転もしくは遷移領域で動作する定電流源を構成するn型チャネルの第6の電界効果トランジスタの直列接続構成からなり、
前記第2の電界効果トランジスタのゲート−ソース間電圧が、前記第2の電圧源回路の出力としての負の温度係数を有する電圧を供給し、
前記第3の電界効果トランジスタのゲート−ソース間電圧が、前記一の第1の電圧源回路の出力としての正の温度係数を有する電圧を供給し、
前記第5の電界効果トランジスタのゲート−ソース間電圧が、前記他の第1の電圧源回路の出力としての正の温度係数を有する電圧を供給し、
前記第5の電界効果トランジスタと前記第6の電界効果トランジスタの接続点を基準電圧出力点とし、
前記第3及び第4の電界効果トランジスタあるいは前記第5及び第6の電界効果トランジスタのスレッシュホールド電圧の差VPTATが以下の式で表され、
VPTAT=(kT/q)ln(Ng2/Ng1)
kはボルツマン定数、
qは電子の電荷量、
Tは絶対温度、
Ng1は前記第1の電界効果トランジスタのゲートの不純物濃度、
Ng2は前記第2の電界効果トランジスタのゲートの不純物濃度
であり、
前記第4の電界効果トランジスタのゲートとソースとが接続され、前記第6の電界効果トランジスタのゲートとソースとが接続されていることを特徴とする基準電圧源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008201196A JP4729081B2 (ja) | 1999-12-28 | 2008-08-04 | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999372432 | 1999-12-28 | ||
JP37243299 | 1999-12-28 | ||
JP2000014330 | 2000-01-24 | ||
JP2000014330 | 2000-01-24 | ||
JP2008201196A JP4729081B2 (ja) | 1999-12-28 | 2008-08-04 | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007122714A Division JP4194637B2 (ja) | 1999-12-28 | 2007-05-07 | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008262603A JP2008262603A (ja) | 2008-10-30 |
JP4729081B2 true JP4729081B2 (ja) | 2011-07-20 |
Family
ID=39984981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008201196A Expired - Fee Related JP4729081B2 (ja) | 1999-12-28 | 2008-08-04 | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4729081B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013054535A (ja) * | 2011-09-05 | 2013-03-21 | Ricoh Co Ltd | 定電圧発生回路 |
JP6097582B2 (ja) * | 2013-02-01 | 2017-03-15 | ローム株式会社 | 定電圧源 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03153079A (ja) * | 1989-11-10 | 1991-07-01 | Seiko Epson Corp | 半導体装置 |
JPH10242292A (ja) * | 1997-02-26 | 1998-09-11 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP3195770B2 (ja) * | 1997-04-04 | 2001-08-06 | シチズン時計株式会社 | 基準電圧発生回路 |
-
2008
- 2008-08-04 JP JP2008201196A patent/JP4729081B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008262603A (ja) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4194237B2 (ja) | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 | |
US10599176B1 (en) | Bandgap reference circuit and high-order temperature compensation method | |
US6876251B2 (en) | Reference voltage source circuit operating with low voltage | |
JP2615009B2 (ja) | 電界効果トランジスタ電流源 | |
US20080180070A1 (en) | Reference voltage generation circuit | |
US20060226893A1 (en) | Bias circuit for high-swing cascode current mirrors | |
JP4847103B2 (ja) | ハーフバンドギャップリファレンス回路 | |
JPH05289760A (ja) | 基準電圧発生回路 | |
US10938382B2 (en) | Electronic circuit and electronic device | |
CN113253788B (zh) | 基准电压电路 | |
JP3818925B2 (ja) | Mos型基準電圧発生回路 | |
JP4729081B2 (ja) | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 | |
JP4194637B2 (ja) | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 | |
JP4355710B2 (ja) | Mos型基準電圧発生回路 | |
EP0701190A2 (en) | CMOS circuit for providing a bandgap reference voltage | |
Watanabe et al. | CMOS voltage reference based on gate work function differences in poly-Si controlled by conductivity type and impurity concentration | |
JP2007035071A (ja) | 低電圧動作の基準電圧源回路 | |
JPH0794988A (ja) | Mos型半導体クランプ回路 | |
JP2008084342A (ja) | 低電圧動作の基準電圧源回路 | |
JP7106931B2 (ja) | 定電流回路、半導体装置、電子機器および半導体装置の製造方法 | |
JP2007242059A (ja) | 低電圧動作の基準電圧源回路 | |
Wenger et al. | A ZTC-based 0.5 V CMOS Voltage Reference | |
JPH0212509A (ja) | 定電圧回路 | |
JP3557744B2 (ja) | 基準電圧発生回路 | |
US6392471B1 (en) | Voltage generator in a MOS integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110225 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |