JP6545394B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6545394B2
JP6545394B2 JP2018535509A JP2018535509A JP6545394B2 JP 6545394 B2 JP6545394 B2 JP 6545394B2 JP 2018535509 A JP2018535509 A JP 2018535509A JP 2018535509 A JP2018535509 A JP 2018535509A JP 6545394 B2 JP6545394 B2 JP 6545394B2
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
layer
electrode
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018535509A
Other languages
English (en)
Other versions
JPWO2018037736A1 (ja
Inventor
裕彌 鈴木
裕彌 鈴木
博明 岡部
博明 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018037736A1 publication Critical patent/JPWO2018037736A1/ja
Application granted granted Critical
Publication of JP6545394B2 publication Critical patent/JP6545394B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、半導体装置のワイヤボンディング時の衝撃を緩和する構造に関する。
ＳｉＣ（炭化ケイ素）は、Ｓｉ（ケイ素）と比べてバンドギャップが大きい。そのため、ＳｉＣを用いた半導体素子は、２００℃未満で動作するＳｉを用いた半導体素子に比べて、高温での動作が可能である。
２００℃未満で動作する半導体素子には、Ａｌ（アルミニウム）を主成分とする表面電極が用いられ、表面電極にはＡｌワイヤが接合されるが、２００℃を超える温度でこれらの半導体素子を動作させると、表面電極およびワイヤの形状が変化して信頼性が低下するという問題があった。そこで、Ａｌに代わる表面電極およびワイヤの材料として、高温での信頼性の高いＣｕ（銅）が検討されている。
しかし、ＣｕワイヤはＡｌワイヤと比べて、表面電極への接合時に素子に与える衝撃が大きいため、素子不良が発生する問題がある。そのため、Ｃｕワイヤを使用する場合には、Ｃｕワイヤと接合する表面電極の構造を工夫する必要がある。
この点で、特許文献１では、集積回路のパッド上または半導体素子の集電電極上に形成した層間絶縁膜を開口部することにより衝撃吸収梁を形成し、層間保護膜の開口部を介して集電電極と接続したＣｕ厚膜電極を素子の集電電極上に形成することにより、前記厚膜電極へのワイヤ接合時の衝撃をＣｕ厚膜電極と衝撃吸収梁とで緩和または吸収することを提案している。
特開２００６−１６５５１５号公報
しかしながら、特許文献１の構造では、Ｃｕ電極がバリアメタル層のみを介して層間絶縁膜と接合されているため、製品製造時または素子の動作中にＣｕ電極が高温となると、Ｃｕ電極内のＣｕ結晶粒が成長することによりＣｕ電極が収縮し、層間絶縁膜へ応力が加わる結果、層間絶縁膜にクラックが発生する恐れがある。
本発明は上述の問題点に鑑み、Ｃｕ結晶粒の成長による層間絶縁膜のクラックを抑制することを目的とする。
本発明に係る第１の半導体装置は、半導体層と、半導体層上に開口部を有して形成され、酸化珪素からなる層間絶縁膜と、層間絶縁膜の開口部を介して半導体層と電気的に接続し、その端部が層間絶縁膜の端部の内側の層間絶縁膜上に位置するＣｕ電極と、Ｃｕ電極と層間絶縁膜との間に形成され、層間絶縁膜より破壊靭性値が大きい材料からなり、Ｃｕ電極の端部の内側から外側に亘って設けられる応力緩和層と、を備え、応力緩和層は、層間絶縁膜の開口部上に開口部を有して形成され、応力緩和層の開口部端が層間絶縁膜の開口部端よりも内側に位置する。
本発明に係る第２の半導体装置は、半導体層と、半導体層上に開口部を有して形成され、酸化珪素からなる層間絶縁膜と、層間絶縁膜の開口部を介して半導体層と電気的に接続し、その端部が層間絶縁膜の端部の内側の層間絶縁膜上に位置するＣｕ電極と、Ｃｕ電極と層間絶縁膜との間に形成され、層間絶縁膜より破壊靭性値が大きい材料からなり、Ｃｕ電極の端部の内側から外側に亘って設けられる応力緩和層と、を備え、応力緩和層は、バリアメタル層と、非バリアメタル応力緩和層とを備え、バリアメタル層は、層間絶縁膜の開口部における半導体層上から層間絶縁膜上に亘って形成される。
本発明に係る第３の半導体装置は、半導体層と、半導体層上に開口部を有して形成され、酸化珪素からなる層間絶縁膜と、層間絶縁膜の開口部を介して半導体層と電気的に接続し、その端部が層間絶縁膜の端部の内側の層間絶縁膜上に位置するＣｕ電極と、Ｃｕ電極と層間絶縁膜との間に形成され、層間絶縁膜より破壊靭性値が大きい材料からなり、Ｃｕ電極の端部の内側から外側に亘って設けられる応力緩和層と、を備え、応力緩和層は、電気伝導体により形成され、層間絶縁膜の開口部から層間絶縁膜上に亘って形成される。


本発明に係る半導体装置は、半導体層と、半導体層上に開口部を有して形成され、酸化珪素からなる層間絶縁膜と、層間絶縁膜の開口部を介して半導体層と電気的に接続し、その端部が層間絶縁膜の端部の内側の層間絶縁膜上に位置するＣｕ電極と、Ｃｕ電極と層間絶縁膜との間に形成され、層間絶縁膜より破壊靭性値が大きい材料からなり、Ｃｕ電極の端部の内側から外側に亘って設けられる応力緩和層と、を備える。従って、層間絶縁膜とＣｕ電極によって、Ｃｕワイヤボンディング時の衝撃を緩和し、半導体素子の素子不良を抑制することができる。また、高温時のＣｕ結晶粒の成長によりＣｕ電極から生じる応力を応力緩和層で緩和することが出来るので、層間絶縁膜におけるクラックの発生を抑制することができる。
本発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係るパワー半導体素子の構造を示す断面図である。 実施の形態１に係る半導体装置の構造を示す断面図である。 実施の形態１の変形例に係る半導体装置の構造を示す断面図である。 実施の形態２に係る半導体装置の構造を示す断面図である。 実施の形態３に係る半導体装置の構造を示す断面図である。 実施の形態３の変形例に係る半導体装置の構造を示す断面図である。 実施の形態４に係る半導体装置の構造を示す断面図である。
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、本発明の実施の形態１に係るパワー半導体素子１２の構造を示す断面図である。以下、パワー半導体素子１２の構成について説明する。パワー半導体素子１２の基板には、ＳｉＣ基板３を用い、これに素子構造を形成する。ＳｉＣ基板を用いる場合、従来用いられているＳｉ基板に比べて、低損失で、高速動作および高温動作が可能な半導体素子を作成することができる。図１では、パワー半導体素子１２をＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect-Transistor）として示している。
ＳｉＣ基板３の表面側にはドリフト層２がエピタキシャル成長で形成され、裏面側にはＳｉＣ基板３と電気的に接続される裏面電極４が形成されている。ドリフト層２の表層には、部分的にベース領域１０が形成され、ベース領域１０の表層には部分的にソース領域５が形成される。ソース領域５とドリフト層２の間のベース領域１０表面が、パワー半導体素子１２のチャネル領域となる。ベースコンタクト領域１１が、ソース領域５の表面からソース領域５を貫通しベース領域１０に至って形成される。ベース領域１０、ソース領域５、およびベースコンタクト領域１１は、イオン注入および活性化アニールにより形成される。
パワー半導体素子１２のチャネル領域上には、ゲート酸化膜９を介してゲート電極８が形成される。すなわち、チャネル領域はゲート酸化膜９を介してゲート電極８と対向し、オン動作時に反転層が形成される。ゲート酸化膜９にはＳｉＯ２（酸化ケイ素）を、ゲート電極８にはポリシリコンを用いることができる。ゲート電極８はコンタクトホールを有する層間絶縁膜６で覆われる。層間絶縁膜６には、ＳｉＯ２を用いることができる。以上が、パワー半導体素子１２の構成である。
図２は、パワー半導体素子１２を備える半導体装置１０１の構造を示す断面図である。以下、半導体装置１０１の構成について説明する。パワー半導体素子１２の表面には、ＳｉＯ２からなる層間絶縁膜７が部分的に形成される。層間絶縁膜７は、平面視においてＣｕ電極１が形成される領域に、Ｃｕ電極１の中心を取り囲むようＣｕ電極１の中心に対して開口部を有して形成される。よって、層間絶縁膜７の一部はＣｕ電極１の下層にも形成されている。また、層間絶縁膜７の端部はＣｕ電極１の端部よりも外側に位置している。
層間絶縁膜７の上には応力緩和層１３が形成される。応力緩和層１３は、層間絶縁膜７と同様、Ｃｕ電極１の中心に対して開口部を有するが、その開口部の幅は層間絶縁膜７の開口部の幅よりも小さい。従って、層間絶縁膜７の開口部において、層間絶縁膜７の端部は応力緩和層１３により覆われる。応力緩和層１３は、破壊靭性値がＳｉＯ２からなる層間絶縁膜７に比べて高い材料により構成される。応力緩和層１３の材料として、例えばＡｌ、ポリイミド、窒化ケイ素等が挙げられる。応力緩和層１３の厚さは１００ｎｍ以上であることが望ましく、２００ｎｍ以上であればより確実に層間絶縁膜７へのクラックの発生を抑制することができる。応力緩和層１３の材料として窒化ケイ素を用いた場合、厚さを２００ｎｍとすることで、厚さ３０μｍを超える比較的厚いＣｕ電極を形成した場合でも層間絶縁膜７へのクラックの発生を抑制できることが実験で確認されている。
応力緩和層１３上には、Ｃｕ電極１が形成される。Ｃｕ電極１は、層間絶縁膜７の開口部において、より具体的には応力緩和層１３の開口部において、応力緩和層１３を介してパワー半導体素子１２のソース領域５と電気的に接続され、パワー半導体素子１２の表面電極として動作する。Ｃｕ電極１は、例えば厚さを１５μｍ以上とする。これは、Ｃｕワイヤ１６のボンディング時に、パワー半導体素子１２に加わる衝撃をＣｕ電極１で緩和し、パワー半導体素子１２の素子破壊を防ぐためである。
図２に示すように、Ｃｕ電極１の端部は、応力緩和層１３の端部よりも内側に位置する。すなわち、図２において、Ｃｕ電極１の左端は、応力緩和層１３の左端よりも右側に位置しており、Ｃｕ電極１の右端は、応力緩和層１３の右端よりも左側に位置している。
層間絶縁膜７、応力緩和層１３、Ｃｕ電極１は、ポリイミド１５に覆われる。ポリイミド１５は、パワー半導体素子１２のチップ端からＣｕ電極１上にかけて形成され、保護層として機能する。
ポリイミド１５は、Ｃｕ電極１上で開口部を有しており、その開口部においてＣｕワイヤ１６がＣｕ電極１に接合される。パワー半導体では取り扱う電流量が大きいため、大電流を流せるように、Ｃｕワイヤ１６には径が１００μｍφ以上の太線を用いる。また、Ｃｕワイヤ１６の本数は１本でもよく、パワー半導体素子１２から取り出す電流量に応じて複数本であっても良い。Ｃｕワイヤ１６の材料には純Ｃｕを用いることができるが、これに限定せず、Ｃｕを主成分とするＣｕ含有量が重量比５０％以上の材料を用いることができる。また、ＣｕがＡｌ等、その他の金属や有機膜でコーティングされているものを用いても良い。
パワー半導体素子１２の裏面は、はんだ等の接合材１７によりベース板１８に電気的および機械的に接合される。
従来、製品製造時または素子動作中にＣｕ電極１が高温となった際に、Ｃｕ電極１のＣｕ結晶粒が成長し、これに起因してＣｕ電極１下の層間絶縁膜７に応力が加わることで、層間絶縁膜７にクラックが発生することが問題となっていた。しかし、実施の形態１に係る半導体装置１０１の構成によれば、Ｃｕ電極１と層間絶縁膜７との間に応力緩和層１３が存在するため、Ｃｕ結晶粒の成長による応力を応力緩和層１３で緩和し、層間絶縁膜７におけるクラック発生を抑制することができる。
＜Ａ−２．変形例＞
応力緩和層１３の一部または全部が、ＳｉＯ２からなる層間絶縁膜７よりも破壊靱性値が大きいバリアメタル層１４で構成されていても良い。図３は、応力緩和層１３の一部がバリアメタル層１４で構成された半導体装置１０２の構造を示す断面図である。応力緩和層１３以外、半導体装置１０２の構成は半導体装置１０１と同様である。
バリアメタル層１４以外の応力緩和層１３を非バリアメタル応力緩和層２１と称する。すなわち、半導体装置１０２において応力緩和層１３は非バリアメタル応力緩和層２１とバリアメタル層１４により構成される。非バリアメタル応力緩和層２１は、平面視においてＣｕ電極１の中心と重なる位置に開口部を有している。バリアメタル層１４は、非バリアメタル応力緩和層２１とその開口部を覆って形成される。バリアメタル層１４により、ソース領域５及び非バリアメタル応力緩和層２１へのＣｕの拡散を防ぐことができる。バリアメタル層１４には、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｔｉ（チタン）などの金属、ＴｉＮ（窒化チタン）、ＴｉＳｉＮ（窒化珪素チタン）、ＷＮ（窒化タングステン）、ＴａＮ（窒化タンタル）などの窒化物、ＴａＣ（炭化タンタル）、ＴｉＣ（炭化チタン）などの金属炭化物などの材料が用いられる。
以上の説明では、パワー半導体素子１２の半導体基板にＳｉＣ基板を用いたが、Ｓｉ基板等、他の半導体基板を用いてもよい。また、パワー半導体素子１２は、ＭＯＳＦＥＴの他に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等、絶縁ゲート電極を備えるパワー半導体素子、ショットキーバリアダイオード、ＰＮダイオード等、他のパワー半導体素子であっても良い。
＜Ａ−３．効果＞
実施の形態１に係る半導体装置１０１は、半導体層であるソース領域５と、ソース領域５上に開口部を有して形成され、酸化珪素からなる層間絶縁膜７と、層間絶縁膜７の開口部を介してソース領域５と電気的に接続し、その端部が層間絶縁膜７の端部の内側の層間絶縁膜７上に位置するＣｕ電極１と、Ｃｕ電極１と層間絶縁膜７との間に形成され、層間絶縁膜７より破壊靭性値が大きい材料からなり、Ｃｕ電極１の端部の内側から外側に亘って設けられる応力緩和層１３と、を備える。従って、層間絶縁膜７とＣｕ電極１によって、Ｃｕワイヤボンディング時の衝撃を吸収し、半導体素子の素子不良を抑制することができる。また、高温時のＣｕ結晶粒の成長によりＣｕ電極１から生じる応力を応力緩和層１３で緩和することが出来るので、層間絶縁膜７におけるクラックの発生を抑制することができる。
また、半導体装置１０１において、応力緩和層１３は、層間絶縁膜７の開口部上に開口部を有して形成され、応力緩和層１３の開口部端が層間絶縁膜７の開口部端よりも内側に位置する。従って、Ｃｕ電極１は応力緩和層１３の開口部および層間絶縁膜７の開口部を介してソース領域５と電気的に接続される。
また、半導体装置１０２は、応力緩和層１３の一部または全部がバリアメタル層１４であるため、バリアメタル層１４により、ソース領域５へのＣｕの拡散を防ぐことができる。
また、半導体装置１０２において、応力緩和層１３は、バリアメタル層１４と、非バリアメタル応力緩和層２１とを備え、非バリアメタル応力緩和層２１は、層間絶縁膜７の開口部上に開口部を有して形成され、バリアメタル層１４は、非バリアメタル応力緩和層２１の開口部におけるソース領域５上から非バリアメタル応力緩和層２１上に亘って形成され、その端部がＣｕ電極１の端部よりも外側に位置する。従って、バリアメタル層１４により応力緩和層１３へのＣｕの拡散を防ぐことができる。
また、半導体装置１０１，１０２において、Ｃｕ電極１の厚みを１５μｍ以上とすることにより、Ｃｕ電極１によりＣｕワイヤボンディングの衝撃を緩和し、パワー半導体素子１２の素子不良を抑制することが出来る。
また、半導体装置１０１，１０２において、応力緩和層１３の厚みを１００ｎｍ以上とすることにより、Ｃｕ結晶成長による層間絶縁膜７への応力を緩和することが出来る。さらに、応力緩和層１３の厚みを２００ｎｍ以上とすれば、Ｃｕ結晶成長による層間絶縁膜７への応力をより確実に緩和し、層間絶縁膜７へのクラックの発生を抑制することができる。
また、半導体装置１０１，１０２のＣｕ電極１上にはＣｕワイヤ１６が接合される。半導体装置１０１，１０２の構成によれば、Ｃｕワイヤボンディングによるパワー半導体素子１２への衝撃をＣｕ電極１により緩和しつつ、Ｃｕ結晶粒の成長による層間絶縁膜７へのクラックの発生を抑制することができる。
また、パワー半導体素子１２の基板をＳｉＣ基板とし、ソース領域５をＳｉＣ層とすることにより、低損失で、高速動作および高温動作が可能な半導体装置を得ることができる。
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
図４は、本発明の実施の形態２に係る半導体装置１０３の構造を示す断面図である。半導体装置１０３は、応力緩和層１３の一部をＳｉＯ２からなる層間絶縁膜７よりも破壊靱性値が大きいバリアメタル層１４で構成する点は半導体装置１０２と同様であるが、バリアメタル層１４を層間絶縁膜７と非バリアメタル応力緩和層２１との間に設ける点が、半導体装置１０２と異なる。それ以外の半導体装置１０３の構成は、半導体装置１０２と同様である。
半導体装置１０２では、Ｃｕ電極のＣｕが応力緩和層１３中を拡散しないよう、Ｃｕ電極１と非バリアメタル応力緩和層２１との間にバリアメタル層１４を設けていた。しかし、非バリアメタル応力緩和層２１が、Ｃｕと接触しても内部へＣｕが拡散しない材料を用いている場合には、層間絶縁膜７の開口部上から層間絶縁膜７上に亘って、すなわち非バリアメタル応力緩和層２１と層間絶縁膜７との間にバリアメタル層１４を設けても良い。このような構成であってもソース領域５とＣｕ電極１との間にバリアメタル層１４が存在するため、ソース領域５へのＣｕの拡散を防ぐことができる。
実施の形態２に係る半導体装置１０３によれば、実施の形態１の効果に加えて以下の効果を奏する。すなわち、Ｃｕ電極１の端部がバリアメタル層１４に接触しないため、高温時のＣｕ結晶粒の成長に起因して発生する応力によるバリアメタル層１４への損傷を抑制することができる。従って、高温動作の信頼性を高めることができる。
＜Ｂ−２．効果＞
実施の形態２に係る半導体装置１０３によれば、応力緩和層１３は、バリアメタル層１４と、非バリアメタル応力緩和層２１とを備え、バリアメタル層１４は、層間絶縁膜７の開口部における半導体層５上から層間絶縁膜７上に亘って形成される。すなわち、バリアメタル層１４は、非バリアメタル応力緩和層２１と層間絶縁膜７との間に形成される。従って、Ｃｕ電極１の端部がバリアメタル層１４に接触しないため、高温時のＣｕ結晶粒の成長に起因して発生する応力によるバリアメタル層１４への損傷を抑制することができるので、高温動作の信頼性を高めることができる。
また、半導体装置１０３において、応力緩和層１３の厚み、すなわちバリアメタル層１４と非バリアメタル応力緩和層２１の合計厚みを１００ｎｍ以上とすることにより、Ｃｕ結晶成長による層間絶縁膜７への応力を緩和することが出来る。さらに、応力緩和層１３の厚み、すなわちバリアメタル層１４と非バリアメタル応力緩和層２１の合計厚みを２００ｎｍ以上とすれば、Ｃｕ結晶成長による層間絶縁膜７への応力をより確実に緩和し、層間絶縁膜７へのクラックの発生を抑制することができる。
＜Ｃ．実施の形態３＞
＜Ｃ−１．構成＞
図５は、本発明の実施の形態３に係る半導体装置１０４の構造を示す断面図である。実施の形態１および実施の形態２では、応力緩和層１３は、層間絶縁膜７の開口部上に開口部を有しており、応力緩和層１３の開口部を介してＣｕ電極１とパワー半導体素子１２のソース領域５とが電気的に接続していた。これに対して実施の形態３では、層間絶縁膜７の開口部から層間絶縁膜７上に亘って、Ｃｕ電極１の下方全体に応力緩和層１３を形成する構成とする。このような構成であっても、応力緩和層１３を電気伝導体で形成することにより、Ｃｕ電極１は層間絶縁膜７の開口部において、応力緩和層１３を介してパワー半導体素子１２のソース領域５と電気的に接続される。応力緩和層１３の材料として、Ａｌ等が挙げられる。応力緩和層１３の厚さは１００ｎｍ以上であることが望ましく、２００ｎｍ以上であればより確実に層間絶縁膜７へのクラックの発生を抑制することができる。
半導体装置１０４によれば、実施の形態１の効果に加えて以下の効果を奏する。すなわち、層間絶縁膜７の開口部を介してＣｕ電極１がパワー半導体素子１２の半導体層に電気的に接続されるため、Ｃｕ電極１の電気抵抗を実施の形態１に比べて低くすることができる。また、Ｃｕ電極１の下部全体を応力緩和層１３が覆うことにより、高温時のＣｕ結晶粒の成長に起因する応力を効率的に応力緩和層１３へ吸収させることができる。従って、実施の形態１と比較して、より確実に層間絶縁膜７におけるクラックの発生を抑制でき、高温動作の信頼性を高めることができる。
＜Ｃ−２．変形例＞
応力緩和層１３の一部または全部が、ＳｉＯ２からなる層間絶縁膜７よりも破壊靱性値が大きいバリアメタル層１４で構成されていても良い。図６は、応力緩和層１３の一部がバリアメタル層１４で構成された半導体装置１０５の構造を示す断面図である。応力緩和層１３以外、半導体装置１０５の構成は半導体装置１０４と同様である。
半導体装置１０５において、応力緩和層１３は、非バリアメタル応力緩和層２１とバリアメタル層１４により構成される。非バリアメタル応力緩和層２１は電気伝導体により形成される。バリアメタル層１４は、図６に示すように、非バリアメタル応力緩和層２１の上面、すなわち非バリアメタル応力緩和層２１とＣｕ電極１との間に設ける。
＜Ｃ−３．効果＞
実施の形態３に係る半導体装置１０４によれば、応力緩和層１３は、電気伝導体により形成され、層間絶縁膜７の開口部から層間絶縁膜７上に亘って形成される。従って、層間絶縁膜７の開口部を介してＣｕ電極１がパワー半導体素子１２の半導体層に電気的に接続されるため、Ｃｕ電極１の電気抵抗を低くすることができる。また、Ｃｕ電極１の下部全体を応力緩和層１３が覆うことにより、高温時のＣｕ結晶粒の成長に起因する応力を効率的に応力緩和層１３へ吸収させることができる。従って、層間絶縁膜７におけるクラックの発生を抑制でき、高温動作の信頼性を高めることができる。
また、実施の形態３の変形例に係る半導体装置１０５によれば、応力緩和層１３はバリアメタル層１４と非バリアメタル応力緩和層２１とを備え、バリアメタル層１４は、非バリアメタル応力緩和層２１とＣｕ電極１との間に設けられるので、Ｃｕの非バリアメタル応力緩和層２１への拡散を抑制することができる。
＜Ｄ．実施の形態４＞
＜Ｄ−１．構成＞
図７は、本発明の実施の形態４に係る半導体装置１０６の構造を示す断面図である。実施の形態１、実施の形態２および実施の形態３では、Ｃｕワイヤ１６がＣｕ電極１に接合されていた。これに対して実施の形態４では、パワーモジュールの主電極配線１９が直接Ｃｕ電極１に接合される。主電極配線１９とＣｕ電極１は、図７に示すはんだ等の接合材２０を用いて接合されても良いし、接合材を用いずに超音波接合を用いて接合されても良い。
図７では、半導体装置１０６のＣｕ電極１とパワー半導体素子１２との間の構造を、実施の形態１の変形例に係る半導体装置１０２と同様の構造としている。しかし、これらの構造は、半導体装置１０１、１０３、１０４、１０５のいずれかと同様であっても良い。
実施の形態４に係る半導体装置１０６によれば、実施の形態１、実施の形態２および実施の形態３の効果に加えて以下の効果を奏する。すなわち、主電極配線１９が直接Ｃｕ電極１に接合されるため、Ｃｕワイヤを使用する場合に比べパワー半導体素子１２のスイッチング動作の繰り返しに起因する熱ストレスによるＣｕ電極１上部の疲労寿命を改善することが可能であり、加えてパワーモジュールのインピーダンスを低減することが可能である。主電極配線１９が直接Ｃｕ電極１に接合することにより、パワー半導体素子１２への熱ストレスが増加するが、応力緩和層１３を設けることにより層間絶縁膜７におけるクラックの発生を抑制でき、高温動作の信頼性を高めることができる。
＜Ｄ−２．効果＞
実施の形態４に係る半導体装置１０６によれば、主電極配線１９が直接Ｃｕ電極１に接合される。従って、実施の形態１、実施の形態２および実施の形態３と比較してパワーデバイスのスイッチング動作の繰り返しに起因する熱ストレスによるＣｕ電極１上部の疲労寿命を改善することが可能であり、加えてパワーモジュールのインピーダンスを低減することが可能である。また、高温時のＣｕ結晶粒の成長によりＣｕ電極１から生じる応力を応力緩和層１３で緩和することが出来るので、フィールド絶縁膜７におけるクラックの発生を抑制することができ、高温動作の信頼性を高めることができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１ Ｃｕ電極、２ ドリフト層、３ ＳｉＣ基板、４ 裏面電極、５ ソース領域、６，７ 層間絶縁膜、８ ゲート電極、９ ゲート酸化膜、１０ ベース領域、１１ ベースコンタクト領域、１２ パワー半導体素子、１３ 応力緩和層、１４ バリアメタル層、１５ ポリイミド、１６ Ｃｕワイヤ、１７ 接合材、１８ ベース板、１９ 主電極配線、２０ 接合材、２１ 非バリアメタル応力緩和層、１０１，１０２，１０３，１０４，１０５，１０６ 半導体装置。

Claims (9)

  1. 半導体層（５）と、
    前記半導体層（５）上に開口部を有して形成され、酸化珪素からなる層間絶縁膜（７）と、
    前記層間絶縁膜（７）の開口部を介して前記半導体層（５）と電気的に接続し、その端部が前記層間絶縁膜（７）の端部の内側の前記層間絶縁膜（７）上に位置するＣｕ電極（１）と、
    前記Ｃｕ電極（１）と前記層間絶縁膜（７）との間に形成され、前記層間絶縁膜（７）より破壊靭性値が大きい材料からなり、前記Ｃｕ電極（１）の端部の内側から外側に亘って設けられる応力緩和層（１３）と、を備え、
    前記応力緩和層（１３）は、前記層間絶縁膜（７）の開口部上に開口部を有して形成され、前記応力緩和層（１３）の開口部端が前記層間絶縁膜（７）の開口部端よりも内側に位置する、
    半導体装置。
  2. 前記応力緩和層（１３）の厚みは１００ｎｍ以上である、
    請求項１に記載の半導体装置。
  3. 前記応力緩和層（１３）の厚みは２００ｎｍ以上である、
    請求項２に記載の半導体装置。
  4. 前記応力緩和層（１３）の一部または全部がバリアメタル層（１４）である、
    請求項１から３のいずれか１項に記載の半導体装置。
  5. 半導体層（５）と、
    前記半導体層（５）上に開口部を有して形成され、酸化珪素からなる層間絶縁膜（７）と、
    前記層間絶縁膜（７）の開口部を介して前記半導体層（５）と電気的に接続し、その端部が前記層間絶縁膜（７）の端部の内側の前記層間絶縁膜（７）上に位置するＣｕ電極（１）と、
    前記Ｃｕ電極（１）と前記層間絶縁膜（７）との間に形成され、前記層間絶縁膜（７）より破壊靭性値が大きい材料からなり、前記Ｃｕ電極（１）の端部の内側から外側に亘って設けられる応力緩和層（１３）と、を備え、
    前記応力緩和層（１３）は、バリアメタル層（１４）と、非バリアメタル応力緩和層（２１）とを備え、
    前記バリアメタル層（１４）は、前記層間絶縁膜（７）の開口部における前記半導体層（５）上から前記層間絶縁膜（７）上に亘って形成される、
    半導体装置。
  6. 半導体層（５）と、
    前記半導体層（５）上に開口部を有して形成され、酸化珪素からなる層間絶縁膜（７）と、
    前記層間絶縁膜（７）の開口部を介して前記半導体層（５）と電気的に接続し、その端部が前記層間絶縁膜（７）の端部の内側の前記層間絶縁膜（７）上に位置するＣｕ電極（１）と、
    前記Ｃｕ電極（１）と前記層間絶縁膜（７）との間に形成され、前記層間絶縁膜（７）より破壊靭性値が大きい材料からなり、前記Ｃｕ電極（１）の端部の内側から外側に亘って設けられる応力緩和層（１３）と、を備え、
    前記応力緩和層（１３）は、電気伝導体により形成され、前記層間絶縁膜（７）の開口部から前記層間絶縁膜（７）上に亘って形成される、
    半導体装置。
  7. 前記応力緩和層（１３）は、バリアメタル層（１４）と、非バリアメタル応力緩和層（２１）とを備え、
    前記バリアメタル層（１４）は、前記非バリアメタル応力緩和層（２１）と前記Ｃｕ電極（１）との間に設けられる、
    請求項６に記載の半導体装置。
  8. 前記Ｃｕ電極（１）の厚みは１５μｍ以上である、
    請求項１から７のいずれか１項に記載の半導体装置。
  9. 前記Ｃｕ電極（１）上にＣｕワイヤ（１６）が接合される、
    請求項１から８のいずれか１項に記載の半導体装置。
JP2018535509A 2016-08-22 2017-07-07 半導体装置 Active JP6545394B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016161751 2016-08-22
JP2016161751 2016-08-22
PCT/JP2017/024954 WO2018037736A1 (ja) 2016-08-22 2017-07-07 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018037736A1 JPWO2018037736A1 (ja) 2019-01-31
JP6545394B2 true JP6545394B2 (ja) 2019-07-17

Family

ID=61245820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018535509A Active JP6545394B2 (ja) 2016-08-22 2017-07-07 半導体装置

Country Status (5)

Country Link
US (1) US20190214271A1 (ja)
JP (1) JP6545394B2 (ja)
CN (1) CN109643653A (ja)
DE (1) DE112017004170T5 (ja)
WO (1) WO2018037736A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019152625A (ja) * 2018-03-06 2019-09-12 株式会社デンソー 電子装置
JPWO2020144790A1 (ja) * 2019-01-10 2021-02-18 三菱電機株式会社 電力用半導体装置
CN111244117B (zh) * 2020-04-24 2020-07-28 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2527457B2 (ja) * 1988-02-29 1996-08-21 シャープ株式会社 半導体装置の電極構造
JPH10199925A (ja) * 1997-01-06 1998-07-31 Sony Corp 半導体装置及びその製造方法
JP2003282574A (ja) * 2003-02-26 2003-10-03 Mitsubishi Electric Corp 半導体装置
JP4674522B2 (ja) 2004-11-11 2011-04-20 株式会社デンソー 半導体装置
JP6040456B2 (ja) * 2010-01-15 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP2016018866A (ja) * 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
JPWO2018037736A1 (ja) 2019-01-31
WO2018037736A1 (ja) 2018-03-01
US20190214271A1 (en) 2019-07-11
CN109643653A (zh) 2019-04-16
DE112017004170T5 (de) 2019-05-09

Similar Documents

Publication Publication Date Title
JP6239214B1 (ja) 電力用半導体装置およびその製造方法
JP6241572B2 (ja) 半導体装置
US11367683B2 (en) Silicon carbide device and method for forming a silicon carbide device
JP5605095B2 (ja) 半導体装置
JP6545394B2 (ja) 半導体装置
JP6347309B2 (ja) 半導体装置および半導体装置の製造方法
JP6125420B2 (ja) 半導体装置
US8222736B2 (en) Semiconductor device with Al pad
JP2016162975A (ja) 半導体装置
WO2017038139A1 (ja) 窒化物半導体装置
JPWO2020012958A1 (ja) 半導体素子および半導体装置
JP6617546B2 (ja) 半導体装置および半導体装置の製造方法
US9741805B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2015233141A (ja) パワー半導体デバイス
JP2016171148A (ja) 半導体装置
US11869840B2 (en) Silicon carbide device and method for forming a silicon carbide device
US10971591B2 (en) Power semiconductor device
US20160056137A1 (en) Semiconductor chip and electronic component
JP6441191B2 (ja) 半導体装置
JP2018160496A (ja) 半導体装置
JP2023058346A (ja) 半導体装置および半導体装置の製造方法
JP2021097171A (ja) 半導体装置
JP2019024066A (ja) 半導体装置及びその製造方法
JP2007266132A (ja) 半導体装置とその製造方法、及びその半導体装置を備えているモジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190618

R150 Certificate of patent or registration of utility model

Ref document number: 6545394

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250