JP2003282574A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003282574A JP2003282574A JP2003049688A JP2003049688A JP2003282574A JP 2003282574 A JP2003282574 A JP 2003282574A JP 2003049688 A JP2003049688 A JP 2003049688A JP 2003049688 A JP2003049688 A JP 2003049688A JP 2003282574 A JP2003282574 A JP 2003282574A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- interlayer insulating
- insulating film
- lower wiring
- uppermost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は、十分に大きな許容電流を持ち、か
つワイヤボンディング時の機械的ストレスによって、層
間絶縁膜にクラックが発生しないように改良された、ボ
ンディングパッドの電極構造に関する。 【構成】 半導体基板1の上に、直接的に層間絶縁膜2
a,2bが設けられている。層間絶縁膜2a,2bの上
に最上層配線層4が設けられている。ボンディングパッ
ドとして用いる最上層配線層の部分4aの直下には、下
層配線層が存在しないため、ワイヤボンディング時に、
層間絶縁膜2b,2b中にクラックは発生しない。ま
た、最上層配線層4と下層配線層3a,3bが接続され
ているので、ボンディングパッドに入った電流は、これ
らの配線層に分散される。
つワイヤボンディング時の機械的ストレスによって、層
間絶縁膜にクラックが発生しないように改良された、ボ
ンディングパッドの電極構造に関する。 【構成】 半導体基板1の上に、直接的に層間絶縁膜2
a,2bが設けられている。層間絶縁膜2a,2bの上
に最上層配線層4が設けられている。ボンディングパッ
ドとして用いる最上層配線層の部分4aの直下には、下
層配線層が存在しないため、ワイヤボンディング時に、
層間絶縁膜2b,2b中にクラックは発生しない。ま
た、最上層配線層4と下層配線層3a,3bが接続され
ているので、ボンディングパッドに入った電流は、これ
らの配線層に分散される。
Description
【0001】
【産業上の利用分野】この発明は、一般に、半導体装置
に関するものであり、より特定的には、十分に大きな許
容電流を持ち、かつワイヤボンディング時の機械的スト
レスによって、層間絶縁膜にクラックが発生しないよう
に改良された、ボンディングパッドの電極構造に関す
る。
に関するものであり、より特定的には、十分に大きな許
容電流を持ち、かつワイヤボンディング時の機械的スト
レスによって、層間絶縁膜にクラックが発生しないよう
に改良された、ボンディングパッドの電極構造に関す
る。
【0002】
【従来の技術】図8は、従来のウエハの平面図である。
ウエハ10には、複数個のチップ11が形成される。チ
ップ11には、半導体素子が形成されている(図示せ
ず)。
ウエハ10には、複数個のチップ11が形成される。チ
ップ11には、半導体素子が形成されている(図示せ
ず)。
【0003】図9は、チップ11の拡大図である。チッ
プ11には、回路(I/Oバッファ回路あるいは入力保
護回路)12が設けられている。また、チップ11に
は、ボンディングパッド13が設けられている。
プ11には、回路(I/Oバッファ回路あるいは入力保
護回路)12が設けられている。また、チップ11に
は、ボンディングパッド13が設けられている。
【0004】図10を参照して、チップ11は、金属フ
レーム14上に搭載され、ワイヤ15でリード17とボ
ンディングされた後、樹脂16で封止される。ワイヤ1
5は、ボンディングパッド13とリード17とを接続す
る。図11は、チップ上の端子、すなわちボンディング
パッドの部分の拡大図である。ボンディングパッド13
はワイヤボンディング領域18と、引き出し線領域19
とに区分される。引き出し線領域19には、ワイヤボン
ディング領域18と回路12とを接続するための引き出
し線が配置される。
レーム14上に搭載され、ワイヤ15でリード17とボ
ンディングされた後、樹脂16で封止される。ワイヤ1
5は、ボンディングパッド13とリード17とを接続す
る。図11は、チップ上の端子、すなわちボンディング
パッドの部分の拡大図である。ボンディングパッド13
はワイヤボンディング領域18と、引き出し線領域19
とに区分される。引き出し線領域19には、ワイヤボン
ディング領域18と回路12とを接続するための引き出
し線が配置される。
【0005】図12は、従来の、ボンディングパッドの
電極構造の断面図である。図12は、図11におけるX
II−XII線に沿う断面図である。
電極構造の断面図である。図12は、図11におけるX
II−XII線に沿う断面図である。
【0006】図12を参照して、ボンディングパッド
は、シリコン基板1の上に設けられた第1の層間絶縁膜
2aを備える。第1の層間絶縁膜2aの上に下層配線層
3が設けられる。下層配線層3を覆うように、第1の層
間絶縁膜2aの上に第2の層間絶縁膜2bが設けられ
る。第2の層間絶縁膜2b中に、下層配線層3の表面の
一部を露出させるためのバイアホール5が設けられてい
る。バイアホール5を通って、下層配線層3に接触する
ように、第2の層間絶縁膜2bの上に最上層配線層4が
設けられている。最上層配線層4の表面はボンディング
パッドとして用いられ、ワイヤ15がボンディングされ
る。
は、シリコン基板1の上に設けられた第1の層間絶縁膜
2aを備える。第1の層間絶縁膜2aの上に下層配線層
3が設けられる。下層配線層3を覆うように、第1の層
間絶縁膜2aの上に第2の層間絶縁膜2bが設けられ
る。第2の層間絶縁膜2b中に、下層配線層3の表面の
一部を露出させるためのバイアホール5が設けられてい
る。バイアホール5を通って、下層配線層3に接触する
ように、第2の層間絶縁膜2bの上に最上層配線層4が
設けられている。最上層配線層4の表面はボンディング
パッドとして用いられ、ワイヤ15がボンディングされ
る。
【0007】図12に示すボンディングパッドの電極構
造は、次のような問題点を有する。すなわち、バイヤホ
ール5の径が0.8μm程度以下になると、バイアホー
ル5内に導電材料を埋込み、その後、その上に上層配線
層4を形成するという技術が必要となってくる。この技
術によると、導電材料、たとえばタングステンを、CV
D法により、コンタクトホール5内に埋込まれるように
シリコン基板1の上に堆積する必要がある。その後、ド
ライエッチングで、堆積されたタングステンをエッチバ
ックし、バイアホール5内にのみタングステンを埋込む
必要がある。しかし、この場合、図12に示すような大
きなバイアホール5では、次に述べる理由により、その
実現が困難であった。
造は、次のような問題点を有する。すなわち、バイヤホ
ール5の径が0.8μm程度以下になると、バイアホー
ル5内に導電材料を埋込み、その後、その上に上層配線
層4を形成するという技術が必要となってくる。この技
術によると、導電材料、たとえばタングステンを、CV
D法により、コンタクトホール5内に埋込まれるように
シリコン基板1の上に堆積する必要がある。その後、ド
ライエッチングで、堆積されたタングステンをエッチバ
ックし、バイアホール5内にのみタングステンを埋込む
必要がある。しかし、この場合、図12に示すような大
きなバイアホール5では、次に述べる理由により、その
実現が困難であった。
【0008】すなわち、図13を参照して、導電材料、
たとえばタングステン膜21を、CVD法により、シリ
コン基板1の上に堆積する。その後、図14を参照し
て、タングステン膜21をドライエッチング法でエッチ
バックすると、図のように、大きなバイアホール5で
は、バイアホール5内をタングステンで埋込むことがで
きずに、わずかに、バイアホール5の側壁部にタングス
テン膜21がエッチング残渣として残るのみである。こ
のようなエッチング残渣は剥がれると、異物となって、
歩留り上、深刻な影響を与える。これが、図12に示す
ボンディングパッドの電極構造を採用する場合の問題点
である。
たとえばタングステン膜21を、CVD法により、シリ
コン基板1の上に堆積する。その後、図14を参照し
て、タングステン膜21をドライエッチング法でエッチ
バックすると、図のように、大きなバイアホール5で
は、バイアホール5内をタングステンで埋込むことがで
きずに、わずかに、バイアホール5の側壁部にタングス
テン膜21がエッチング残渣として残るのみである。こ
のようなエッチング残渣は剥がれると、異物となって、
歩留り上、深刻な影響を与える。これが、図12に示す
ボンディングパッドの電極構造を採用する場合の問題点
である。
【0009】図15は、導電材料の埋込技術を採用して
製造した、従来の、ボンディングパッドの電極構造の断
面図である。
製造した、従来の、ボンディングパッドの電極構造の断
面図である。
【0010】図15を参照して、ボンディングパッド部
は、シリコン基板1の上に形成された第1の層間絶縁膜
2aを含む。第2の層間絶縁膜2aの上に下層配線層3
が設けられる。下層配線層3を覆うように、第1の層間
絶縁膜2aの上に第2の層間絶縁膜2bが設けられる。
第2の層間絶縁膜2bの上に最上層配線層4が設けられ
る。第2の層間絶縁膜2b中には、最上層配線層4と下
層配線層3とを結ぶ、導電材料による埋込みに適した大
きさのバイアホール6が設けられる。バイアホール6内
に、最上層配線層4と下層配線層3とを電気的に接続す
るための導電材料6aが埋込まれている。最上層配線層
4はボンディングパッドとして用いられ、ワイヤ15が
ボンディングされている。
は、シリコン基板1の上に形成された第1の層間絶縁膜
2aを含む。第2の層間絶縁膜2aの上に下層配線層3
が設けられる。下層配線層3を覆うように、第1の層間
絶縁膜2aの上に第2の層間絶縁膜2bが設けられる。
第2の層間絶縁膜2bの上に最上層配線層4が設けられ
る。第2の層間絶縁膜2b中には、最上層配線層4と下
層配線層3とを結ぶ、導電材料による埋込みに適した大
きさのバイアホール6が設けられる。バイアホール6内
に、最上層配線層4と下層配線層3とを電気的に接続す
るための導電材料6aが埋込まれている。最上層配線層
4はボンディングパッドとして用いられ、ワイヤ15が
ボンディングされている。
【0011】なお、ボンディングパッドの電極構造を多
層配線構造にするのは、次の理由による。
層配線構造にするのは、次の理由による。
【0012】すなわち、電極1個当たりの電流量が大き
くなってくると、1層配線だと、エレクトロマイグレー
ションにより配線が切れてしまうので、この断線を防止
するために、多層配線の幾層かに電流を分散させる必要
があるからである。したがって、電極のどこかで、多層
配線間の接続をとる必要があるのである。従来は、以上
のように、ワイヤボンディング領域で多層配線間の接続
をとっていた。
くなってくると、1層配線だと、エレクトロマイグレー
ションにより配線が切れてしまうので、この断線を防止
するために、多層配線の幾層かに電流を分散させる必要
があるからである。したがって、電極のどこかで、多層
配線間の接続をとる必要があるのである。従来は、以上
のように、ワイヤボンディング領域で多層配線間の接続
をとっていた。
【0013】
【発明が解決しようとする課題】以上のように、図12
に示す、従来のボンディングパッドの電極構造ではバイ
アホールの埋込技術に対応できない。また、図15に示
すボンディングパッドの電極構造では、図16を参照し
て、ワイヤボンディング時に、層間絶縁膜2bの、最上
層配線層と下層配線層とで挟まれた部分に、クラック2
2が発生し、信頼性上の問題を抱えるという欠点があっ
た。
に示す、従来のボンディングパッドの電極構造ではバイ
アホールの埋込技術に対応できない。また、図15に示
すボンディングパッドの電極構造では、図16を参照し
て、ワイヤボンディング時に、層間絶縁膜2bの、最上
層配線層と下層配線層とで挟まれた部分に、クラック2
2が発生し、信頼性上の問題を抱えるという欠点があっ
た。
【0014】それゆえに、この発明の目的は、エレクト
ロマイグレーションによる配線の断線を起こさないよう
に改良されたボンディングパッドの電極構造を得ること
にある。
ロマイグレーションによる配線の断線を起こさないよう
に改良されたボンディングパッドの電極構造を得ること
にある。
【0015】この発明の他の目的は、ワイヤボンディン
グ時に、層間絶縁膜中にクラックが発生しないように改
良された、ボンディングパッドの電極構造を提供するこ
とにある。
グ時に、層間絶縁膜中にクラックが発生しないように改
良された、ボンディングパッドの電極構造を提供するこ
とにある。
【0016】
【課題を解決するための手段】この発明の第1の局面に
従う半導体装置は、半導体基板を備える。半導体基板に
回路と、その回路から離されて設けられたワイヤボンデ
ィングパッドとが設けられている。上記半導体基板の上
に下層配線層が設けられている。上記下層配線層の上お
よび上記下層配線層が存在しない領域を覆うように上記
半導体基板の上に層間絶縁膜が設けられている。上記層
間絶縁膜の上であって、かつ上記下層配線層の上および
上記下層配線層が存在しない領域の上を被覆するよう
に、最上層配線層が設けられている。上記層間絶縁膜中
に、上記最上層配線層と上記下層配線層とを接続するた
めの複数個のバイアホールが設けられている。上記バイ
アホール内に、上記最上層配線層と上記下層配線層とを
電気的に接続するための、タングステンからなる導電部
材が埋込まれている。上記最上層配線層の、上記下層配
線層が存在しない領域の上部分は、ボンディングパッド
として用いられている。ワイヤボンディングパッドに流
入する電流は、上記最上層配線層および上記下層配線層
を含んで流れる。
従う半導体装置は、半導体基板を備える。半導体基板に
回路と、その回路から離されて設けられたワイヤボンデ
ィングパッドとが設けられている。上記半導体基板の上
に下層配線層が設けられている。上記下層配線層の上お
よび上記下層配線層が存在しない領域を覆うように上記
半導体基板の上に層間絶縁膜が設けられている。上記層
間絶縁膜の上であって、かつ上記下層配線層の上および
上記下層配線層が存在しない領域の上を被覆するよう
に、最上層配線層が設けられている。上記層間絶縁膜中
に、上記最上層配線層と上記下層配線層とを接続するた
めの複数個のバイアホールが設けられている。上記バイ
アホール内に、上記最上層配線層と上記下層配線層とを
電気的に接続するための、タングステンからなる導電部
材が埋込まれている。上記最上層配線層の、上記下層配
線層が存在しない領域の上部分は、ボンディングパッド
として用いられている。ワイヤボンディングパッドに流
入する電流は、上記最上層配線層および上記下層配線層
を含んで流れる。
【0017】この発明の第2の局面に従う半導体装置
は、半導体基板を備える。上記半導体基板の上に回路が
設けられている。上記半導体基板の上に、上記回路から
離されて、ワイヤボンディング部が設けられている。上
記半導体基板の上に、上記ワイヤボンディング部と上記
回路と接続する引き出し線部が設けられている。上記ワ
イヤボンディング部は、上記半導体基板の上に直接的に
設けられた第1の層間絶縁膜と、該第1の層間絶縁膜の
上に直接的に設けられた最上層配線層とを含む。
は、半導体基板を備える。上記半導体基板の上に回路が
設けられている。上記半導体基板の上に、上記回路から
離されて、ワイヤボンディング部が設けられている。上
記半導体基板の上に、上記ワイヤボンディング部と上記
回路と接続する引き出し線部が設けられている。上記ワ
イヤボンディング部は、上記半導体基板の上に直接的に
設けられた第1の層間絶縁膜と、該第1の層間絶縁膜の
上に直接的に設けられた最上層配線層とを含む。
【0018】上記引き出し線部は、上記半導体基板の上
に設けられた下層配線層と、上記下層配線層を覆うよう
に上記半導体基板の上に設けられた第2の層間絶縁膜
と、上記第2の層間絶縁膜の上に設けられた上記最上層
配線層と、を含む。上記第2の層間絶縁膜中に、上記最
上層配線層と上記下層配線層とを接続するための複数個
のバイアホールが設けられている。上記バイアホール中
に、上記最上層配線層と上記下層配線層とを電気的に接
続するための、タングステンからなる導電部材が埋込ま
れている。上記ワイヤボンディング部に流入する電流
は、上記最上層配線層および上記下層配線層を含んで流
れる。
に設けられた下層配線層と、上記下層配線層を覆うよう
に上記半導体基板の上に設けられた第2の層間絶縁膜
と、上記第2の層間絶縁膜の上に設けられた上記最上層
配線層と、を含む。上記第2の層間絶縁膜中に、上記最
上層配線層と上記下層配線層とを接続するための複数個
のバイアホールが設けられている。上記バイアホール中
に、上記最上層配線層と上記下層配線層とを電気的に接
続するための、タングステンからなる導電部材が埋込ま
れている。上記ワイヤボンディング部に流入する電流
は、上記最上層配線層および上記下層配線層を含んで流
れる。
【0019】
【作用】この発明の第1の局面に従う半導体装置によれ
ば、最上層配線層と下層配線層とを接続しているので、
ボンディングパッドに入った電流は、これらの配線層に
分散される。また、ボンディングパッドとして用いる最
上層配線層の部分の直下には、下層配線層が存在しない
ため、換言すれば、最上層配線層と下層配線層とで挟ま
れた、層間絶縁膜の一部分が存在しないため、ワイヤボ
ンディング時に、層間絶縁膜中にクラックが発生しな
い。
ば、最上層配線層と下層配線層とを接続しているので、
ボンディングパッドに入った電流は、これらの配線層に
分散される。また、ボンディングパッドとして用いる最
上層配線層の部分の直下には、下層配線層が存在しない
ため、換言すれば、最上層配線層と下層配線層とで挟ま
れた、層間絶縁膜の一部分が存在しないため、ワイヤボ
ンディング時に、層間絶縁膜中にクラックが発生しな
い。
【0020】この発明の第2の局面に従う半導体装置に
よれば、引き出し線部において、最上層配線装置と下層
配線層とを接続しているので、ボンディングパッドに入
った電流は、これらの配線層に分散される。また、ワイ
ヤボンディング部において、最上層配線層の下には、下
層配線層が存在しないため、ワイヤボンディング時に、
層間絶縁膜中にクラックは発生しない。
よれば、引き出し線部において、最上層配線装置と下層
配線層とを接続しているので、ボンディングパッドに入
った電流は、これらの配線層に分散される。また、ワイ
ヤボンディング部において、最上層配線層の下には、下
層配線層が存在しないため、ワイヤボンディング時に、
層間絶縁膜中にクラックは発生しない。
【0021】
【実施例】以下、この発明の実施例を図について説明す
る。
る。
【0022】実施例1
図1は、この発明の実施例1に係る、半導体装置の、ボ
ンディングパッドの平面図である。図2は、図1におけ
るII−II線に沿う断面図であり、図3は、図1にお
けるIII−III線に沿う断面図である。図1を参照
して、実施例1に係る半導体装置のボンディングパッド
は、ワイヤボンディング領域18と引き出し線領域19
とに分けられている。ワイヤボンディング領域18にお
いては、図2を参照して、シリコン基板1の上に直接的
に層間絶縁膜2a,2bが設けられている。層間絶縁膜
2a,2bの上に直接的に最上層配線層4が設けられて
いる。ボンディングパッドとして用いる、最上層配線層
4の部分4a、の直下には、下層配線層が存在しないた
め、換言すれば最上層配線層4と下層配線層とで挟まれ
た、層間絶縁膜の一部分が存在しないため、ワイヤ15
をボンディングするときに、層間絶縁膜2a,2bにス
トレスがかかっても、層間絶縁膜2a,2b中にクラッ
クは発生しない。
ンディングパッドの平面図である。図2は、図1におけ
るII−II線に沿う断面図であり、図3は、図1にお
けるIII−III線に沿う断面図である。図1を参照
して、実施例1に係る半導体装置のボンディングパッド
は、ワイヤボンディング領域18と引き出し線領域19
とに分けられている。ワイヤボンディング領域18にお
いては、図2を参照して、シリコン基板1の上に直接的
に層間絶縁膜2a,2bが設けられている。層間絶縁膜
2a,2bの上に直接的に最上層配線層4が設けられて
いる。ボンディングパッドとして用いる、最上層配線層
4の部分4a、の直下には、下層配線層が存在しないた
め、換言すれば最上層配線層4と下層配線層とで挟まれ
た、層間絶縁膜の一部分が存在しないため、ワイヤ15
をボンディングするときに、層間絶縁膜2a,2bにス
トレスがかかっても、層間絶縁膜2a,2b中にクラッ
クは発生しない。
【0023】図3を参照して、引き出し線領域19にお
いては、シリコン基板1の上に第1の層間絶縁膜2aが
設けられる。第1の層間絶縁膜2aの上に、第1の下層
配線層3bが設けられている。第1の下層配線層3bを
覆うように、第1の層間絶縁膜2aの上に第2の層間絶
縁膜2bが設けられている。第2の層間絶縁膜2bの上
に、第2の下層配線層3aが設けられている。第2の下
層配線層3aを覆うように、第2の層間絶縁膜2bの上
に第3の層間絶縁膜2cが設けられている。第3の層間
絶縁膜2cの上に、最上層配線層4が設けられている。
第2の層間絶縁膜2b中に、第2の配線層3aと第1の
下層配線層3bとを接続するための第1のバイアホール
6bが設けられている。第1のバイアホール6b中に
は、第1の下層配線層3b、第2の下層配線層3aとを
電気的に接続するための導電部材100が埋込まれてい
る。第3の層間絶縁膜中に、最上層配線層4と第2の下
層配線層3aとを接続するための第2のバイアホール6
aが設けられている。第2のバイアホール6a中には、
最上層配線層4と第2の下層配線層3aとを電気的に接
続するための導電部材101が埋込まれている。図2と
図3を参照して、ワイヤ15から最上層配線層4に入っ
た電流は、最上層配線層4と第2の下層配線層3aと第
1の下層配線層3bに分散される。その結果、電流容量
の十分大きな、ボンディングパッドの電極が得られる。
いては、シリコン基板1の上に第1の層間絶縁膜2aが
設けられる。第1の層間絶縁膜2aの上に、第1の下層
配線層3bが設けられている。第1の下層配線層3bを
覆うように、第1の層間絶縁膜2aの上に第2の層間絶
縁膜2bが設けられている。第2の層間絶縁膜2bの上
に、第2の下層配線層3aが設けられている。第2の下
層配線層3aを覆うように、第2の層間絶縁膜2bの上
に第3の層間絶縁膜2cが設けられている。第3の層間
絶縁膜2cの上に、最上層配線層4が設けられている。
第2の層間絶縁膜2b中に、第2の配線層3aと第1の
下層配線層3bとを接続するための第1のバイアホール
6bが設けられている。第1のバイアホール6b中に
は、第1の下層配線層3b、第2の下層配線層3aとを
電気的に接続するための導電部材100が埋込まれてい
る。第3の層間絶縁膜中に、最上層配線層4と第2の下
層配線層3aとを接続するための第2のバイアホール6
aが設けられている。第2のバイアホール6a中には、
最上層配線層4と第2の下層配線層3aとを電気的に接
続するための導電部材101が埋込まれている。図2と
図3を参照して、ワイヤ15から最上層配線層4に入っ
た電流は、最上層配線層4と第2の下層配線層3aと第
1の下層配線層3bに分散される。その結果、電流容量
の十分大きな、ボンディングパッドの電極が得られる。
【0024】実施例2
実施例1では、図3を参照して下層配線層を2層(3
a,3b)形成する場合を例示したが、この発明はこれ
に限られるものではない。すなわち、図4を参照して、
最上層配線層4から数えて連続して形成される配線層の
数を、電流を分散させるに必要な数にすればよい。図4
では、下層配線層3aを1層だけ設けた場合を例示して
いる。電流を分散させているので、大電流がボンディン
グパッドに流れても、エレクトロマイグレーションによ
る断線は生じない。
a,3b)形成する場合を例示したが、この発明はこれ
に限られるものではない。すなわち、図4を参照して、
最上層配線層4から数えて連続して形成される配線層の
数を、電流を分散させるに必要な数にすればよい。図4
では、下層配線層3aを1層だけ設けた場合を例示して
いる。電流を分散させているので、大電流がボンディン
グパッドに流れても、エレクトロマイグレーションによ
る断線は生じない。
【0025】実施例3
図5は、実施例3に係るボンディングパッドの電極の平
面図である。図6は、図5におけるVI−VI線に沿う
断面図である。
面図である。図6は、図5におけるVI−VI線に沿う
断面図である。
【0026】これらの図を参照して、実施例に係るボン
ディングパッドの電極は、シリコン基板1の上に設けら
れた第1の層間絶縁膜2aを備える。第1の層間絶縁膜
2aの上に、その中央に空間部ができるように第1の下
層配線層3bが環状に設けられている。第1の下層配線
層3bを覆うように、第1の層間絶縁膜2aの上に第2
の層間絶縁膜2bが設けられている。第2の層間絶縁膜
2bの上に、その中央部に空間部ができるように、第2
の下層配線層3aが環状に設けられている。第2の下層
配線層3aを覆うように、第2の層間絶縁膜2bの上に
第3の層間絶縁膜2cが設けられている。第3の層間絶
縁膜2cの上であって、空間部の上および第1の下層配
線層3a,第2の下層配線層3bを覆うように、最上層
配線層4が設けられている。第2の層間絶縁膜2b中に
は、第1の下層配線層3bと第2の下層配線層3aとを
接続するための第1のバイアホール6bが設けられてい
る。第3の層間絶縁膜2c中には、第2の下層配線層3
aと最上層配線層4とを接続するための第2のバイアホ
ール6aが設けられている。第1のバイアホール6b中
には、第1の下層配線層3bと第2の下層配線層3aと
を電気的に接続する導電部材が埋込まれている。第3の
層間絶縁膜2c中には、最上層配線層4と第2の下層配
線層3aとを電気的に接続するための導電部材が埋込ま
れている。
ディングパッドの電極は、シリコン基板1の上に設けら
れた第1の層間絶縁膜2aを備える。第1の層間絶縁膜
2aの上に、その中央に空間部ができるように第1の下
層配線層3bが環状に設けられている。第1の下層配線
層3bを覆うように、第1の層間絶縁膜2aの上に第2
の層間絶縁膜2bが設けられている。第2の層間絶縁膜
2bの上に、その中央部に空間部ができるように、第2
の下層配線層3aが環状に設けられている。第2の下層
配線層3aを覆うように、第2の層間絶縁膜2bの上に
第3の層間絶縁膜2cが設けられている。第3の層間絶
縁膜2cの上であって、空間部の上および第1の下層配
線層3a,第2の下層配線層3bを覆うように、最上層
配線層4が設けられている。第2の層間絶縁膜2b中に
は、第1の下層配線層3bと第2の下層配線層3aとを
接続するための第1のバイアホール6bが設けられてい
る。第3の層間絶縁膜2c中には、第2の下層配線層3
aと最上層配線層4とを接続するための第2のバイアホ
ール6aが設けられている。第1のバイアホール6b中
には、第1の下層配線層3bと第2の下層配線層3aと
を電気的に接続する導電部材が埋込まれている。第3の
層間絶縁膜2c中には、最上層配線層4と第2の下層配
線層3aとを電気的に接続するための導電部材が埋込ま
れている。
【0027】最上層配線層4の、空間部の上に位置する
部分4aは、ボンディングパッドとして用いられてお
り、ワイヤ15がボンディングされている。
部分4aは、ボンディングパッドとして用いられてお
り、ワイヤ15がボンディングされている。
【0028】環状に設けられた下層配線層3a,3bの
中央の空間部の上に、ボンディングパッドを形成してい
るので、ボンディングパッドの直下には下層配線層は存
在しない。その結果、ワイヤ15をボンディングすると
きに、層間絶縁膜2a,2b,2cにストレスがかかっ
ても、層間絶縁膜2a,2b,2c中にクラックは発生
しない。また、最上層配線層4と第2の下層配線層3a
と第1の下層配線層3bとを電気的に接続しているの
で、ボンディングパッドに入った電流は、これらの配線
層に分散される。その結果、大電流がボンディングパッ
ドに流れても、エレクトロマイグレーションによる断線
は生じない。
中央の空間部の上に、ボンディングパッドを形成してい
るので、ボンディングパッドの直下には下層配線層は存
在しない。その結果、ワイヤ15をボンディングすると
きに、層間絶縁膜2a,2b,2cにストレスがかかっ
ても、層間絶縁膜2a,2b,2c中にクラックは発生
しない。また、最上層配線層4と第2の下層配線層3a
と第1の下層配線層3bとを電気的に接続しているの
で、ボンディングパッドに入った電流は、これらの配線
層に分散される。その結果、大電流がボンディングパッ
ドに流れても、エレクトロマイグレーションによる断線
は生じない。
【0029】実施例4
実施例4に係るボンディングパッドでは、下層配線層を
2層設けた場合を例示したが、この発明はこれに限られ
るものではない。すなわち、図7を参照して、最上層配
線層4から数えて連続して形成される配線層の数を、電
流を分散させるに必要な数だけ選べばよい。図7に示す
ボンディングパッドにおいては、下層配線層3aを1層
だけ設けている。
2層設けた場合を例示したが、この発明はこれに限られ
るものではない。すなわち、図7を参照して、最上層配
線層4から数えて連続して形成される配線層の数を、電
流を分散させるに必要な数だけ選べばよい。図7に示す
ボンディングパッドにおいては、下層配線層3aを1層
だけ設けている。
【0030】
【発明の効果】以上説明したとおり、この発明の第1の
局面に従う半導体装置によれば、最上層配線層と下層配
線層とを電気的接続しているので、ボンディングパッド
に入った電流は、これらの配線層に分散される。その結
果、大電流がボンディングパッドに流れても、エレクト
ロマイグレーションによる断線は生じない。その結果、
十分に大きな許容電流を持つボンディングパッドの電極
構造となる。
局面に従う半導体装置によれば、最上層配線層と下層配
線層とを電気的接続しているので、ボンディングパッド
に入った電流は、これらの配線層に分散される。その結
果、大電流がボンディングパッドに流れても、エレクト
ロマイグレーションによる断線は生じない。その結果、
十分に大きな許容電流を持つボンディングパッドの電極
構造となる。
【0031】また、ボンディングパッドとして用いる最
上層配線層の部分の直下には、下層配線層が存在しない
ため、ワイヤボンディング時に、層間絶縁膜中にクラッ
クが発生しない。その結果、高信頼性を有する半導体装
置となる。
上層配線層の部分の直下には、下層配線層が存在しない
ため、ワイヤボンディング時に、層間絶縁膜中にクラッ
クが発生しない。その結果、高信頼性を有する半導体装
置となる。
【0032】この発明の第2の局面に従う半導体装置に
よれば、引き出し線部において、最上層配線層と下層配
線層とを電気的接続しているので、ボンディングパッド
に入った電流は、これらの配線層に分散される。その結
果、大電流がボンディングパッドに流れても、エレクト
ロマイグレーションによる断線は生じない。その結果、
十分に大きな許容電流を持つ、ボンディングパッドの電
極となる。また、ワイヤボンディング部において、最上
層配線層の下には、下層配線層が存在しないので、ワイ
ヤボンディング時に、層間絶縁膜中にクラックは発生し
ない。その結果、高信頼性を有する半導体装置が得られ
る。
よれば、引き出し線部において、最上層配線層と下層配
線層とを電気的接続しているので、ボンディングパッド
に入った電流は、これらの配線層に分散される。その結
果、大電流がボンディングパッドに流れても、エレクト
ロマイグレーションによる断線は生じない。その結果、
十分に大きな許容電流を持つ、ボンディングパッドの電
極となる。また、ワイヤボンディング部において、最上
層配線層の下には、下層配線層が存在しないので、ワイ
ヤボンディング時に、層間絶縁膜中にクラックは発生し
ない。その結果、高信頼性を有する半導体装置が得られ
る。
【図1】 本発明の実施例1に係る半導体装置の、ボン
ディングパッドの部分の平面図である。
ディングパッドの部分の平面図である。
【図2】 図1におけるII−II線に沿う断面図であ
る。
る。
【図3】 図1におけるIII−III線に沿う断面図
である。
である。
【図4】 実施例2に係る、半導体装置の、ボンディン
グパッドの、引き出し線部領域の断面図である。
グパッドの、引き出し線部領域の断面図である。
【図5】 本発明の実施例3に係る半導体装置の、ボン
ディングパッドの平面図である。
ディングパッドの平面図である。
【図6】 図5におけるVI−VI線に沿う断面図であ
る。
る。
【図7】 実施例4に係る半導体装置の、ボンディング
パッドの断面図である。
パッドの断面図である。
【図8】 従来のウエハの平面図である。
【図9】 従来のチップの拡大図である。
【図10】 従来の樹脂封止パッケージの概念図であ
る。
る。
【図11】 従来のボンディングパッドの拡大図であ
る。
る。
【図12】 従来のボンディングパッドの断面図であ
る。
る。
【図13】 図12に示すボンディングパッドの電極構
造を採用する場合の問題点を示す第1の製造工程図であ
る。
造を採用する場合の問題点を示す第1の製造工程図であ
る。
【図14】 図12に係るボンディングパッドの電極構
造を採用する場合の問題点を示す第2の製造工程図であ
る。
造を採用する場合の問題点を示す第2の製造工程図であ
る。
【図15】 第2の従来のボンディングパッドの断面図
である。
である。
【図16】 第2の従来のボンディングパッドの問題点
を示す断面図である。
を示す断面図である。
1 シリコン基板、2a,2b,2c 層間絶縁膜、3
a,3b 下層配線層、6a,6b バイアホール。
a,3b 下層配線層、6a,6b バイアホール。
Claims (5)
- 【請求項1】 半導体基板と、 前記半導体基板に設けられた回路と、 前記半導体基板の上に、前記回路から離されて設けられ
たワイヤボンディングパッドと、 前記半導体基板の上に設けられた下層配線層と、 前記下層配線層の上および前記下層配線層が存在しない
領域を覆うように前記半導体基板の上に設けられた層間
絶縁膜と、 前記層間絶縁膜の上であって、前記下層配線層の上およ
び前記下層配線層が存在しない領域の上を被覆するよう
に設けられた最上層配線層と、 前記層間絶縁膜中に設けられ、前記最上層配線層と前記
下層配線層とを接続するための複数個のバイアホール
と、 前記バイアホール内に埋込まれ、前記最上層配線層と前
記下層配線層とを電気的接続するための、タングステン
からなる導電部材と、を備え、 前記ワイヤボンディングパッドは、前記最上層配線層
の、前記下層配線層が存在しない領域の上部分で構成さ
れており、 前記ワイヤボンディングパッドに流入する電流は、前記
最上層配線層および前記下層配線層を含んで流れる、半
導体装置。 - 【請求項2】 前記下層配線層は、前記最上層配線層か
ら数えて2番目の配線層である、請求項1に記載の半導
体装置。 - 【請求項3】 半導体基板と、 前記半導体基板に設けられた回路と、 前記半導体基板の上に、前記回路から離されて設けられ
たワイヤボンディング部と、 前記半導体基板の上に設けられ、前記ワイヤボンディン
グ部と前記回路とを接続する引き出し線部と、を備え、 前記ワイヤボンディング部は、前記半導体基板の上に直
接的に設けられた第1の層間絶縁膜と、該第1の層間絶
縁膜の上に直接的に設けられた最上層配線層とを含み、 前記引き出し線部は、 前記半導体基板の上に設けられた下層配線層と、 前記下層配線層を覆うように前記半導体基板の上に設け
られた第2の層間絶縁膜と、 前記第2の層間絶縁膜の上に設けられた前記最上層配線
層と、 前記第2の層間絶縁膜中に設けられた、前記最上層配線
層と前記下層配線層とを接続するための複数個のバイア
ホールと、 前記バイアホール中に埋込まれ、前記最上層配線層と前
記下層配線層とを電気的接続するための、タングステン
からなる導電部材とを含み、 前記ワイヤボンディング部に流入する電流は、前記最上
層配線層および前記下層配線層を含んで流れる、 半導体装置。 - 【請求項4】 前記下層配線層は、前記最上層配線層か
ら数えて2番目の配線層である、請求項3に記載の半導
体装置。 - 【請求項5】 前記2番目の配線層の下には、さらに、
第3の層間絶縁膜を介して、前記最上層配線層から数え
て3番目の配線層が存在し、 前記2番目の配線層と前記3番目の配線層は前記第3の
層間絶縁膜中に設けられた複数個のバイアホールに埋込
まれた前記導電部材で電気的接続されており、 前記第2の層間絶縁膜中に設けられた複数個のバイアホ
ールと前記第3の層間絶縁膜中に設けられた複数個のバ
イアホールとは、前記2番目の配線層を介してほぼ重畳
関係にある、請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003049688A JP2003282574A (ja) | 2003-02-26 | 2003-02-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003049688A JP2003282574A (ja) | 2003-02-26 | 2003-02-26 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15208694A Division JP3432284B2 (ja) | 1994-07-04 | 1994-07-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003282574A true JP2003282574A (ja) | 2003-10-03 |
Family
ID=29244460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003049688A Pending JP2003282574A (ja) | 2003-02-26 | 2003-02-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003282574A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351588A (ja) * | 2005-06-13 | 2006-12-28 | Nec Electronics Corp | 半導体装置及びその製造方法 |
WO2018037736A1 (ja) * | 2016-08-22 | 2018-03-01 | 三菱電機株式会社 | 半導体装置 |
WO2019012854A1 (ja) * | 2017-07-13 | 2019-01-17 | 富士電機株式会社 | 半導体装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01243543A (ja) * | 1988-03-25 | 1989-09-28 | Hitachi Ltd | 半導体装置 |
JPH031538A (ja) * | 1989-05-29 | 1991-01-08 | Sony Corp | 半導体装置 |
JPH0438852A (ja) * | 1990-06-04 | 1992-02-10 | Hitachi Ltd | 多層配線を有する半導体装置 |
JPH04167449A (ja) * | 1990-10-31 | 1992-06-15 | Nec Corp | 半導体装置 |
JPH0555221A (ja) * | 1991-08-23 | 1993-03-05 | Toshiba Corp | 半導体装置 |
JPH05267470A (ja) * | 1992-03-17 | 1993-10-15 | Fujitsu Ltd | 集積回路装置およびその製造方法 |
JPH0677224A (ja) * | 1992-02-17 | 1994-03-18 | Iwatsu Electric Co Ltd | 半導体装置 |
JPH0685078A (ja) * | 1992-09-02 | 1994-03-25 | Toshiba Corp | 半導体集積回路の多層配線構造 |
-
2003
- 2003-02-26 JP JP2003049688A patent/JP2003282574A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01243543A (ja) * | 1988-03-25 | 1989-09-28 | Hitachi Ltd | 半導体装置 |
JPH031538A (ja) * | 1989-05-29 | 1991-01-08 | Sony Corp | 半導体装置 |
JPH0438852A (ja) * | 1990-06-04 | 1992-02-10 | Hitachi Ltd | 多層配線を有する半導体装置 |
JPH04167449A (ja) * | 1990-10-31 | 1992-06-15 | Nec Corp | 半導体装置 |
JPH0555221A (ja) * | 1991-08-23 | 1993-03-05 | Toshiba Corp | 半導体装置 |
JPH0677224A (ja) * | 1992-02-17 | 1994-03-18 | Iwatsu Electric Co Ltd | 半導体装置 |
JPH05267470A (ja) * | 1992-03-17 | 1993-10-15 | Fujitsu Ltd | 集積回路装置およびその製造方法 |
JPH0685078A (ja) * | 1992-09-02 | 1994-03-25 | Toshiba Corp | 半導体集積回路の多層配線構造 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351588A (ja) * | 2005-06-13 | 2006-12-28 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP4717523B2 (ja) * | 2005-06-13 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
WO2018037736A1 (ja) * | 2016-08-22 | 2018-03-01 | 三菱電機株式会社 | 半導体装置 |
JPWO2018037736A1 (ja) * | 2016-08-22 | 2019-01-31 | 三菱電機株式会社 | 半導体装置 |
WO2019012854A1 (ja) * | 2017-07-13 | 2019-01-17 | 富士電機株式会社 | 半導体装置 |
US11594502B2 (en) | 2017-07-13 | 2023-02-28 | Fuji Electric Co., Ltd. | Semiconductor device having conductive film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3432284B2 (ja) | 半導体装置 | |
US6518092B2 (en) | Semiconductor device and method for manufacturing | |
US6399897B1 (en) | Multi-layer wiring substrate | |
JP4308671B2 (ja) | ワイヤボンドパッドを有する半導体装置とその製作方法 | |
KR101387701B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
US7812457B2 (en) | Semiconductor device and semiconductor wafer and a method for manufacturing the same | |
US6392300B1 (en) | Semiconductor device having an alignment mark formed on the uppermost layer of a multilayer wire | |
JP2916326B2 (ja) | 半導体装置のパッド構造 | |
TWI397972B (zh) | Semiconductor device manufacturing method | |
US9786601B2 (en) | Semiconductor device having wires | |
JP2006237594A (ja) | 半導体装置及びその製造方法 | |
JP2007036060A (ja) | 半導体装置及びその製造方法 | |
JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
TW200822330A (en) | Bonding pad structure and method for forming thereof | |
US7777340B2 (en) | Semiconductor device | |
US6710448B2 (en) | Bonding pad structure | |
US6803304B2 (en) | Methods for producing electrode and semiconductor device | |
JP4511148B2 (ja) | 半導体装置の製造方法 | |
JP2003282574A (ja) | 半導体装置 | |
KR20140134132A (ko) | 반도체 소자 및 그 형성 방법 | |
JP5966330B2 (ja) | 半導体チップおよび半導体パッケージ | |
JP2006210802A (ja) | 半導体装置 | |
JP4209033B2 (ja) | 半導体装置の製造方法 | |
TWI773443B (zh) | 半導體結構及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070731 |