JP4674522B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4674522B2
JP4674522B2 JP2005298076A JP2005298076A JP4674522B2 JP 4674522 B2 JP4674522 B2 JP 4674522B2 JP 2005298076 A JP2005298076 A JP 2005298076A JP 2005298076 A JP2005298076 A JP 2005298076A JP 4674522 B2 JP4674522 B2 JP 4674522B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
electrode
thick
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005298076A
Other languages
English (en)
Other versions
JP2006165515A (ja
Inventor
伊藤　　裕康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005298076A priority Critical patent/JP4674522B2/ja
Priority to IT002124A priority patent/ITMI20052124A1/it
Priority to US11/270,458 priority patent/US7420283B2/en
Publication of JP2006165515A publication Critical patent/JP2006165515A/ja
Priority to US12/213,259 priority patent/US7579695B2/en
Application granted granted Critical
Publication of JP4674522B2 publication Critical patent/JP4674522B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、集積回路，パワ−素子または、パワ−素子と制御回路を複合した集積型半導体装置（以下、パワ−複合集積型半導体装置と記載する）に係り、能動領域上への直接ボンディング接続、特に、パワ−素子部への直接ボンディング接続を可能とし、配線抵抗低減によるのパワ−素子部の低オン抵抗化および、従来必要としていたボンディングバッドを削減することにより半導体装置の小型化を可能とした半導体装置に関する。
従来、半導体装置の外部取出電極であるパッド電極に、アルミワイヤ若しくは、金ワイヤをボンディング接続する際、ボンディング接続の加圧,超音波振動等のボンディング衝撃によるパッド電極の変形，破壊または、パッド電極下部領域の破壊等が問題となっていた。
このボンディング衝撃に起因するパッド電極の不具合を改善するため、第１の従来技術（特開昭63-16134号公報）によれば、図１５に示すように、アルミまたはアルミ合金で形成されたパッド電極７４に貫通孔７４ｋを形成することにより前記パッド電極７４の平面構造を網目構造とすることによりボンディング衝撃を吸収しようとする構造が提案されていた。
しかしながら、パッド電極サイズが同一の場合、この構造によればボンディング接続時に前記貫通孔７４ｋに充填されるワイヤ材は前記貫通孔底部に露出しているフィ−ルド酸化膜とは機械的に接続しないため、ボンディング部の接続強度が低下するという問題点がある。
更に、半導体装置の製造過程においてボンディング接続の前に実施する検査時の針当て（以下、プロ−ブ動作と記載する）により、前記貫通孔７４ｋにより形成した前記パッド電極７４の網目構造が破壊されるという問題点がある。
また、ボンディング衝撃に起因するパッド電極の不具合を改善するための別の従来技術として、図１６にしめす第２の従来技術（特開2001-156070号公報）が提案されている。この第２の従来技術によれば、アルミ等の導電性材料で形成されたパッド電極８２上の誘電体で形成された最終絶縁保護膜８３を開口することにより支持構造体８３ｓを形成し、前記支持構造体８３ｓを介して前記パッド電極８２にボンディング接続を行うことによるボンディング衝撃を吸収しようとするものである。
しかしながら、この構造も前記支持構造体８３ｓを介して前記パッド電極８２にボンディング接続するため、先の第１の従来技術と同様に、ボンディング部の接続強度が低下するという問題点がある。加えて、プロ−ブ動作時に前記支持構造体８３ｓを介して前記パッド電極８２に針をあてるため、前記パッド電極８２と針の電気的接続に不具合が生じるという問題点が生じる。
特開昭６３−１６１３４号公報 特開２００１−１５６０７０号公報
上記のように、ボンディング衝撃によるパッド電極部に不具合が発生するという問題点に加え、ボンディング衝撃を緩和・吸収するための従来の技術においては、ボンディング部の接続強度の低下，プロ−ブ動作時のパッド電極構造の破壊や電気的接続の不良等の問題がある。
本発明は、ボンディング衝撃による不具合とプロ−ブ動作時の不具合をともに改善するとともに、フェ−ルセ−フ的な構造とすることにより、直接パワ−素子部へボンディング接続を行うことを可能としたパワ−複合集積型半導体装置を提供するものである。
本発明は、パワ−素子の集電電極上に形成した層間保護膜を開口することにより衝撃吸収梁を形成し、層間保護膜の開口部を介して前記集電電極と接続した厚膜電極をパワ−素子の集電電極上に形成することにより、前記衝撃吸収梁を前記集電電極と前記厚膜電極とで包み込む構造である。
また、前記厚膜電極を前記集電電極より機械強度の高い材料を用いて形成し、該厚膜電極より機械強度の低いアルミ膜またはアルミ合金膜により被覆した構造とする。
特に、前記厚膜電極の表面窪みの底面が前記衝撃吸収梁である層間保護膜の表面より高くなるよう前記厚膜電極の膜厚を設定することにより、前記厚膜電極へのボンディング接続を実施した際のボンディング衝撃を、前記アルミ膜またはアルミ合金膜からなる被覆層，前期厚膜電極および、前記衝撃吸収梁とで緩和・吸収することができる。
また、特に、前記層間保護膜を異なる誘電体材料による積層構造とすることにより、層間保護膜と集電電極との密着性向上，層間保護膜による衝撃吸収梁の機械強度向上に加え、その開口端面がテーパー形状となるよう前記層間保護膜を開口することにより、前記層間保護膜の開口部を介して前記集電電極と接続する厚膜電極を、段差被覆性の高い成膜条件により形成し、ボンディング接続を実施した際のボンディング衝撃の半導体基板に対する垂直成分を低減するとともに、水平成分についても機械強度を高めた前記衝撃吸収梁とで緩和・吸収することができる。
本発明による上記の構造の半導体装置においては、ボンディング衝撃の前記集電電極より下層のパワ−素子部への伝播を抑止し、ボンディング接続における不具合の発生を抑止する。
また、上記のいずれの構造においても前記厚膜電極は、ボンディング接続を行うのに必要な領域を開口した厚い最終保護膜で被覆した構造であるため、プロ−ブ動作時の接蝕性に関わる問題も、ボンディング接続時にボンディングワイヤが直接接するため接合強度の劣化も生じない。
加えて、上記のいずれの構造においても、前記衝撃吸収梁を前記厚膜電極と前記集電電極が包み込む構造となっているため、ボンディング衝撃を緩和・吸収する際に前記衝撃吸収梁が破損したとしても、前記厚膜電極と前記集電電極は初期から電気的に接続されているため、前記衝撃吸収梁の破損により前記集電電極以下のパワ−素子部に、電極間短絡等の不具合は発生しない。
以下、添付図面を参照しつつ、本発明の実施例を説明する。
（第１の実施形態）
図１(a)は本発明の第1の実施例による半導体装置Ｈ１を模式的に示す図である。また、図1(b)は、図１(a)の破線で囲ったＡ部の拡大図で、第1の実施例の作用を示す図である。
半導体装置Ｈ１は、シリコン基板1に形成された複数のパワ−素子ユニットセル、例えばＬＤＭＯＳ（Lateral Diffused MOS）ユニットセルにおいては、ゲ−ト，ソ−ス，ドレインそれぞれを独立に引き出し、並列接続することにより構成されている。図１(a)に示すように、複数のユニットセルのソ−ス，ドレインのそれぞれからコンタクト孔を介して接続する引き出し配線２が設けられている。このソ−ス，ドレインのそれぞれに接続された引き出し配線２は、層間絶縁層３に形成したヴィア孔を介してソ−ス，ドレインのそれぞれ並列接続された集電電極４が設けられている。尚、図１(a)では、ソ−スもしくはドレインのどちらか一方の引き出し線２同士を並列する集電電極４が、模式的に示されている。
集電電極４上には層間保護膜５が形成されている。層間保護膜５には、複数個の開口部５ｋが隣接して配置され、隣接する開口部５ｋ間には層間保護膜５による衝撃吸収梁５ｈが形成されている。また、層間保護膜５上には、集電電極４と同一材料からなり、複数個の開口部５ｋを介して、集電電極４に接続する厚膜電極６が設けられている。さらに、電極６を被覆する最終保護膜７がシリコン基板１上の最表面に形成され、前記厚膜電極６へボンディングワイヤ９を接続するために、複数個の開口部５ｋの上方において、最終保護膜７が開口されている。最終保護膜７はポリイミド樹脂膜からなり、最終保護膜７の膜厚は、厚膜電極６の膜厚より厚いことが望ましい。
本発明の図１(a)に示す半導体装置Ｈ１のボンディング接続時の作用と効果について、図1(b)を用いて説明する。
図1(b)に示すように、前記衝撃吸収梁５ｈは、集電電極４と厚膜電極６とで包み込まれ、ボンディングワイヤ９を接続する際に生じる荷重や超音波振動等のボンディング衝撃を厚膜電極６と共に緩和・吸収する役割を果たす。ボンディングワイヤ９の接続時にかかる荷重は衝撃吸収梁５ｈにより支えられ、集電電極４より下層にある構造への伝播が抑止される。
また、層間保護膜５の開口部５ｋに起因する厚膜電極６の表面における窪みの底部は、層間保護膜５による衝撃吸収梁５ｈの表面より上方に位置（Ｄ＞０）することが望ましい。この構造によって、ボンディング時の超音波振動は、主に厚膜電極６の表層部の弾性変形および疎性変形により吸収・緩和される。また、厚膜電極６を伝播する超音波振動の応力に関しては、衝撃吸収梁５ｈにより、集電電極４より下層の構造への伝播が抑止される。
上記ように、本発明により半導体装置Ｈ１によれば、ボンディングワイヤ９の接続時に、集電電極４より下層にあるパワー素子形成領域へのボンディング衝撃の伝播が抑止され、パワー素子領域での不具合発生を抑止することができる。また、上記半導体装置H1における構造は、厚膜電極６が最終保護膜７で被覆され、ボンディングを行うのに必要な最終保護膜７の領域が開口されてなる構造である。このため、プローブ動作時の接蝕性に関わる問題もなく、また、ボンディング時にボンディングワイヤ９と厚膜電極６表面が直接接着するため接合強度の劣化も生じない。加えて、衝撃吸収梁５ｈを厚膜電極６と集電電極４により包み込む構造となっているため、ボンディング衝撃を緩和・吸収する際に前記衝撃吸収梁５ｈが破損したとしても、厚膜電極６と集電電極４は初期から電気的に接続されており、電極間短絡等の不具合は発生しないフェールセーフ的な構造となっている。
図２(a)，(b)および図３(a)，(b)に、層間保護膜５に形成する開口部５ｋの望ましい平面形状を示す。
図２(a)，(b)に示す開口部５ｋａ，５ｋｂはどちらも1辺が他辺より長い開口部形状であり、複数個の開口部５ｋａ，５ｋｂが長辺を平行にして互いに隣接して配置されている。図１(a)，(b)に示すボンディングワイヤ９の接続時には、ボンディング時の超音波振動を衝撃吸収梁５ｈａ，５ｈｂで吸収するように、基板面内において、超音波振動が衝撃吸収梁５ｈａ，５ｈｂに直交して印加される。尚、ボンディング衝撃による応力集中が発生しないように、図２(a)に示す開口部５ｋａはコーナー５Ｃａが丸められており、図２(b)に示す開口部５ｋｂはコーナー５Ｃｂが面取りされている。
図３(a)，(b)に示す開口部５ｋｃ，５ｋｄは、それぞれ、平面形状が円と正多角形（例として正八角形を表示）であり、複数個の開口部５ｋｃ，５ｋｄが図の左右と上下方向に等間隔に互いに隣接して等方的に配置されている。このため、図１(a)，(b)に示すボンディングワイヤ９の接続時における超音波の振動方向は、基板面内の任意の方向であっても衝撃吸収梁５ｈｃ，５ｈｄに対して同じ様に作用する
図２(a)，(b)に示す開口部５ｋａ，５ｋｂは、図３(a)，(b)に示す開口部５ｋｃ，５ｋｄに較べて、開口部全体の開口面積が大きいために接触抵抗をより低減することができる。
一方、図３(a)，(b)に示す開口部５ｋｃ，５ｋｄは、ボンディング時の超音波の振動方向を基板面内の任意方向にすることができ、図２(a)，(b)に示す開口部５ｋａ，５ｋｂに較べて、ボンディングの方向に対する自由度が高い。また、開口部全体の開口面積が小さいために、衝撃吸収梁５ｈｃ，５ｈｄの衝撃吸収効率のほうがより高い。
以上のようにして、図１(a)に示す半導体装置Ｈ１では、荷重や超音波振動等のボンディング衝撃による不具合の発生を抑止できる。従って、ユニットセルの周りにボンディングのための専用パッドを形成することなく、ユニットセル上に形成された厚膜電極６に対して、ボンディングワイヤ９を直接接続することが可能となる。
図４は、図１(a)に示す半導体装置H1をパワ−素子と制御回路を複合したパワ-複合集積型半導体装置に適用した場合の上面図の一例である。図１(a)は、図４のＣ−Ｃにおける断面図に相当する。図４に示すように、パワー素子部では、ユニットセル上に形成されたソ−ス，ドレインそれぞれの厚膜電極６に対して、直接、ボンディングワイヤ９が接続されている。
このようにパワー複合集積型半導体装置においても、パワー素子部に不具合を発生させることなく、パワー素子部上において直接ボンディングワイヤを接続することができ、従来外部取り出しのためパワー素子部の外部に形成していたパッド電極を削減することができる。このパッド電極の削減により、パワー素子部の配線抵抗の低減が図れるとともに、パワー複合集積型半導体装置の省面積化が図れ、パワー複合集積型半導体装置のコスト低減も可能となる。
図５から図７は、図１(a)に示す半導体装置Ｈ１の製造方法を示す断面図である。
以下、図１(a)に示す半導体装置Ｈ１の製造方法について、図５から図７を参照して説明する。
図５(a)に示す、半導体基板１に複数のパワ−ＭＯＳのユニットセルを配置し、ソ−ス，ドレインそれぞれに対しコンタクト孔を介して接続し電位を引き出すための引き出し配線２が配置され、ソ−ス，ドレインそれぞれの複数の引き出し配線２を、ヴィア孔を介して並列接続することにより集電するための集電電極４が配置した半導体基板に対し、図５(b)に示すように集電電極４を保護するために層間保護膜５を形成する。
次に、図５(c)に示すように、レジストR1をマスク材として、層間保護膜５に所定の平面形状の開口部５ｋを複数形成する。これにより隣接する開口部５ｋの間に、衝撃収集梁５ｈが形成される。
次に、図６(a)に示すように、前記層間保護膜５上に、前記集電電極４に接続するため、厚膜電極６となる前記集電電極と同一材料の金属膜を複数の開口部５ｋを介して形成する。厚膜電極６となる金属膜の材質としては、アルミまたはアルミ合金が望ましい。
またその膜厚は、前記開口部５ｋに起因して厚膜電極６の表面に生じる窪みの底部が層間保護膜５の表面より上方に位置する（Ｄ＞0）ように、所定の厚さに設定する。
次に、レジストＲ２をマスク材として前記金属膜を加工することにより、厚膜電極６を形成する。［図６(b)］ この際の加工は、下層にあるユニットセルにダメ−ジを与えないために、湿式エッチング法による加工が望ましい。
次に、図７(a)に示すように、後に前記厚膜電極６にボンディング接続を行う際に必要な領域のみ開口した最終保護膜７により、厚膜電極６を被覆する。この最終保護膜７の材質としてはポリイミド樹脂が望ましく、その膜厚は厚膜電極６の膜厚より厚いことが望ましい。
最後に、図７(b)に示すように、複数の前記衝撃吸収梁5ｈ上に形成した厚膜電極６の所定表面に、ボンディングワイヤ9を接続する。
（第２の実施形態）
図８は本発明の第２の実施例による半導体装置Ｈ２を模式的に示す図である。
図８に示す本発明による半導体装置Ｈ２も、第１実施形態の半導体装置Ｈ１と同様に、複数のパワ−素子ユニットセルがシリコン基板１の表層部に配置された半導体装置である。尚、図８の半導体装置Ｈ２において、集電電極４より下層の構造は図１(a)の半導体装置Ｈ１と同様であり、その説明は省略する。
図８の半導体装置Ｈ２において、アルミニウムまたはアルミニウム合金からなる集電電極４上には、図１(a)の半導体装置Ｈ１と同様にして、層間保護膜５が形成されている。また、層間保護膜５には、複数個の開口部５ｋが互いに隣接して配置され、隣接する開口部５ｋ間で層間保護膜５による衝撃吸収梁５ｈが形成されている。
一方、図８の半導体装置Ｈ２では、図１(a)の半導体装置Ｈ１と異なり、層間保護膜５上には、集電電極４より機械的強度の高い材料からなり、複数個の開口部５ｋを介して、集電電極４に第１のバリア層６０ａを介して接続する厚膜電極６０が設けられている。また、厚膜電極６０の上面および全側面は、金属反応を抑止するための第２のバリア層６０ｂを介して、ボンディングワイヤ９の接続性に優れるアルミニウム膜またはアルミニウム合金膜６０ｃにより被覆されている。
第１のバリア層６０ａは、集電電極４との金属反応を抑止するために形成される膜で、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用いることが望ましい。また、前記集電電極４より機械的強度の高い材料である厚膜電極６０の材質は、図９に示すように、アルミニウムに対し機械的強度すなわち、弾性率が高く且つ、比抵抗が小さい材料である動が望ましい。加えて、第２のバリア層６０ｃについては、第１のバリア層６０ａと同じ、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用いることが好ましい。
さらに、図８の半導体装置Ｈ２では、図１(a)のパワー複合集積型半導体装置Ｈ１と同様にして、厚膜電極６０を被覆する最終保護膜７がシリコン基板１上の最表面に形成され、厚膜電極６０へボンディングワイヤ９を接続するために、複数個の開口部５ｋの上方において、最終保護膜７が開口されている。最終保護膜７はポリイミド樹脂膜からなり、最終保護膜７の膜厚は、厚膜電極６０の膜厚より厚いことが好ましい。
図８の半導体装置Ｈ２においても、図１(a)の半導体装置Ｈ１と同様に、衝撃吸収梁５ｈが集電電極４と厚膜電極６０とで包み込まれた構造となっている。
従って、半導体装置Ｈ２における衝撃吸収梁５ｈは、ボンディングワイヤ９を接続する際に、加圧や超音波振動等のボンディング衝撃を厚膜電極６０と共に緩和・吸収する役割を果たす。すなわち、ボンディングワイヤ９の接続時にかかる荷重が衝撃吸収梁５ｈにより支えられ、集電電極４より下層にある構造への伝播が抑止される。また、超音波振動に起因する応力を吸収緩和するために、図８に示すように、層間保護膜５の開口部５ｋに起因する衝撃吸収電極６０の表面における窪みの底部が層間保護膜５による衝撃吸収梁５ｈの表面より上方に位置（Ｄ＞０）するように、厚膜電極６０の膜厚を設定する。
この構造によって図８の半導体装置Ｈ２においては、図１(a)の半導体装置Ｈ１と異なり、ボンディング時の超音波振動は、主に厚膜電極６０を被覆している前記のアルミニウム膜またはアルミニウム合金膜６０ｃの表層部の弾性変形および疎性変形により吸収・緩和される。また、厚膜電極６０を伝播する超音波振動の応力に関しては、下層の集電電極４より機械的強度の高い材料からなる厚膜電極６０により分散されるとともに、衝撃吸収梁５ｈにより、集電電極４より下層の構造への伝播が抑止される。
尚、半導体装置Ｈ２においても、層間保護膜５に形成する開口部５ｋの平面形状は、図２(a)，(b)および図３(a)，(b)に示す形状が望ましい。
以上のようにして、図８に示す半導体装置Ｈ２では、加圧や超音波振動等のボンディング衝撃によるパワー素子部での不具合の発生を抑止できる。従って、ユニットセル上に形成された厚膜電極６に対するボンディングの信頼性をより高めることが可能となる。
加えて、図８の半導体装置Ｈ２についても、図１(a)の半導体装置Ｈ１と同様にして、プローブ動作時の接蝕性に関わる問題もなく、ボンディングワイヤ９の接合強度の劣化も生じない。また、ボンディング衝撃を緩和・吸収する際に衝撃吸収梁５ｈが破損したとしても、パワー素子部における電極間短絡等の不具合は発生せず、フェールセーフ的な構造となっている。
尚、図８に示す半導体装置Ｈ２の製造方法については、次に示す半導体装置の製造方法と併せて説明する。
（第３の実施形態）
図１０(a)は、本実施形態における半導体装置Ｈ３の模式的な断面構造を示す図である。図１０(b)は、図１０(a)の破線で囲ったＢ部の拡大図で、本発明の作用効果を説明する図である。
図１０(a)に示す半導体装置Ｈ３も、第１実施形態および第２実施形態の半導体装置Ｈ１，Ｈ２と同様に、パワー素子ユニットセルがシリコン基板１の表層部に配置された半導体装置である。尚、図１０(a)の半導体装置Ｈ３において、集電電極４より下層の構造は図１(a)のパワー複合集積型半導体装置Ｈ１と同様であり、その説明は省略する。
図１０(a)の半導体装置Ｈ３において、集電電極４上には層間保護膜５０が形成されている。層間保護膜５０は、図１(a)および図８の半導体装置Ｈ１，Ｈ２と異なり、下層誘電体層５０ａと上層誘電体層５０ｂからなる２層膜である。下層誘電体層５０ａには集電電極４との密着性が高い誘電体材料、例えば、シリコン酸化膜が望ましく、上層誘電体層５０ｂには耐湿性が高い誘電体材料 例えば、シリコン窒化膜が望ましい。また層間保護膜５０には、断面がテーパー形状となる開口部５０ｋが複数個互いに隣接して配置され、隣接する開口部５０ｋの間で層間保護膜５０による衝撃吸収梁５０ｈが形成されている。
図１０(a)の半導体装置Ｈ３では、層間保護膜５０上に、複数個の開口部５０ｋを介して、集電電極４に接続する厚膜電極６１が設けられている。厚膜電極６１は、第１実施形態のパワー複合集積型半導体装置Ｈ１のように集電電極４の材質と同じであってもよいし、それ以外の金属材料であってもよい。また半導体装置Ｈ２のように、厚膜電極６１は、集電電極４より機械的強度の高い材料からなり、集電電極４に第１のバリア層を介して接続され、厚膜電極６１の上面および全側面が、第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆されていてもよい。尚、厚膜電極６１の表面における開口部５０ｋに起因する窪みは、開口部５０ｋの断面におけるテーパー形状に較べて、緩やかなテーパー形状を有している。この厚膜電極６１の表面における窪みのテーパー角（図１０(b)に示す角度θ）は、４５度以上であることが望ましい。
図１０（ａ）半導体装置Ｈ３では、図１(a)および図８の半導体装置Ｈ１，Ｈ２と同様にして、厚膜電極６１を被覆する最終保護膜７がシリコン基板１上の最表面に形成され、厚膜電極６１へボンディングワイヤ９を接続するために、複数個の開口部５０ｋの上方において、最終保護膜７が開口されている。最終保護膜７はポリイミド樹脂膜からなり、最終保護膜７の膜厚は、厚膜電極６１の膜厚より厚いことが好ましい。
図１０(a)の半導体装置Ｈ３においても、図１(a)および図８の半導体装置Ｈ１，Ｈ２と同様に、衝撃吸収梁５０ｈが集電電極４と厚膜電極６１とで包み込まれた構造となっている。従って、半導体装置Ｈ３における梁５０ｈは、ボンディングワイヤ９を接続する際に、加圧や超音波振動等のボンディング衝撃を厚膜電極６１と共に緩和・吸収する役割を果たす。すなわち、ボンディングワイヤ９の接続時にかかる荷重が衝撃吸収梁５０ｈにより支えられ、集電電極４より下層にある構造への伝播が抑止される。
また、図１０(b)に示すように、超音波振動に起因する応力を吸収緩和するために、層間保護膜５０の開口部５０ｋに起因する厚膜電極６１の表面における窪みの底部が、層間保護膜５０による衝撃吸収梁５０ｈの表面より上方に位置（Ｄ＞０）するように、厚膜電極６１の膜厚を設定する。この構造によって、ボンディング時の超音波振動は、主に厚膜電極６１の表層部の弾性変形および疎性変形により吸収・緩和される。また、厚膜電極６１を伝播する超音波振動の応力に関しては、衝撃吸収梁５０ｈにより、集電電極４より下層の構造への伝播が抑止される。
尚、半導体装置Ｈ３においても、層間保護膜５０に形成する開口部５０ｋの平面形状は図２(a)，(b)および図３(a)，(b)に示す形状が望ましい。
一方、図１０(a)の半導体装置Ｈ３においては、先に示した図１(a)および図８の半導体装置Ｈ１，Ｈ２と異なり、開口部５０ｋの断面がテーパー形状となっている。このため、厚膜電極６１は段差被覆性に優れ、開口部５０ｋに起因する厚膜電極６１の表面の窪みは、緩やかなテーパー形状を有している。ボンディング衝撃の主要因である超音波振動による応力は、図１０(b)に示すようにテーパー形状の作用面に対して、作用面に沿った応力成分Ｆａと作用面に垂直な応力成分Ｆｂに分解できるが、緩やかなテーパー形状とすることで、作用面に垂直な応力成分Ｆｂを低減することが可能となる。この作用面に対して垂直な応力成分Ｆｂの低減により、主たるボンディング衝撃を厚膜電極６１の表層部で吸収・緩和することができ、集電電極４より下層の構造での不具合の発生を抑止でき、パワー素子部への直接ボンディング接続の信頼性をより高めることが可能となる。
尚、図１０(a)の半導体装置Ｈ３においても、図１(a)および図８の半導体装置Ｈ１，Ｈ２と同様にして、プローブ動作時の接蝕性に関わる問題もなく、ボンディングワイヤ９の接合強度の劣化も生じない。また、ボンディング衝撃を緩和・吸収する際に衝撃吸収梁５０ｈが破損したとしても、パワー素子部における電極間短絡等の不具合は発生せず、フェールセーフ的な構造となっている。
次に、先の本発明による第２の実施形態および第３の実施形態における半導体装置の製造方法について、図８の半導体装置Ｈ２と図１０(a)の半導体装置Ｈ３を合わせた構造の半導体装置Ｈ４を例として、以下説明する。
図１１は、上記した半導体装置Ｈ４の模式的な断面構造を示す図である。尚、図１１の半導体装置Ｈ４において、図８のパワー複合集積型半導体装置Ｈ２および図１０(a)の半導体装置Ｈ３と同様の部分については、同じ符号を付した。
図１２〜図１４は、図１１に示す半導体装置Ｈ４の製造方法を示す工程別の断面図である。
図１２(a)に示す、半導体基板１に複数のパワ−ＭＯＳのユニットセルを配置し、ソ−ス，ドレインそれぞれに対しコンタクト孔を介して接続し電位を引き出すための引き出し配線２が配置され、ソ−ス，ドレインそれぞれの複数の引き出し配線２を、ヴィア孔を介して並列接続することにより集電するための集電電極４が配置した半導体基板に対し、図１２(b)に示すように集電電極４を保護するための層間保護膜５０として、集電電極４との密着性が高い例えばシリコン酸化膜からなる下層誘電体層５０ａとシリコン窒化膜からなる上層誘電体層５０ｂを順次形成する。シリコン酸化膜からなる下層誘電体層５０ａとシリコン窒化膜からなる上層誘電体層５０ｂは、例えばＣＶＤ法により形成する。
次に、図１２(c)に示すように、所定のパターンに加工されたレジストＲ３をマスクとして、前記の層間保護膜５０に断面がテーパー形状の開口部５０ｋを複数個形成する。これにより、隣接する開口部５０ｋの間に、層間保護膜５０による衝撃吸収梁５０ｈが形成される。
次に、図１３(a)に示すように、層間保護膜５０上に、開口部５０ｋを被覆するようにして、第１のバリア層６０ａを成膜する。引き続き、銅シード層６０ｓを成膜する。この際、第１のバリア層６０ａと銅シード層６０ｓは、真空中で連続的に成膜されることが望ましい。また、第１のバリア層６０ａは、集電電極４と後工程で形成する厚膜電極６０との金属間反応を抑止するための膜で、第１のバリア層６０ａの材質としては、層間保護層５０を構成している上層誘電体層５０ｂとの密着性が高いチタン，チタン窒化物，チタンタングステン，またはそれらの積層膜が望ましい。
次に、図１３(b)に示すように、複数の開口部５０ｋを介して集電電極４に接続する厚膜電極６０を形成する。厚膜電極６０は、集電電極４より機械的強度が高く且つ比抵抗の低い材料で、テーパー形状となった衝撃吸収梁５０ｈを包み込むために、段差被覆性の高い成膜法と成膜条件により形成することが好ましい。また、上層電極６０の膜厚は、衝撃吸収梁５０ｈを被覆するため、開口部５０ｋに起因して発生する厚膜電極膜６０の表面における窪みの底部が衝撃吸収梁５０ｈの表面より上方に位置（Ｄ＞０）するように、所定の厚さに設定する。
このため、図１３(b)に示すように、レジストＲ４をマスク材とし、銅シード層６０ｓを電極として、簡便で製造経費が安価な電気メッキ法により、所定のパタ−ン形状となるよう銅メッキ層６０を形成する。この銅メッキ層６０が、最終的に上層電極６０となる。次に、レジストＲ４を除去した後、マスクレスで湿式エッチング処理を行い不要な銅シード層６０ｓを除去する。これにより、厚膜電極６０を形成する。
次に、図１４(a)に示すように、厚膜電極６０の上面および全側面を完全に被覆するようにして、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる第２のバリア層６０ｂを、シリコン基板１の全面に成膜する。更に、引き続いてアルミニウム膜またはアルミニウム合金膜６０ｃを、シリコン基板１の全面に成膜する。この際、第２のバリア層６０ｂおよび、アルミニウム膜またはアルミニウム合金膜６０ｃは、真空中で連続的に成膜することが望ましい。
更に、厚膜電極６０を完全に被覆するように、所定のパターン加工されたレジストＲ５を形成する。尚、レジストＲ５は、厚膜電極６０を被覆する第２のバリア層６０ｂとアルミニウム膜またはアルミニウム合金膜６０ｃの平面形状が厚膜電極６０の平面形状を内部に含むように、厚膜電極６０の平面サイズより大きな平面サイズを設定する。
次に、図１４(b)に示すように、レジストＲ５をマスク材として、不要な部分のアルミニウム膜またはアルミニウム合金膜６０ｃ、第２のバリア層６０ｂおよび第１のバリア層６０ａを連続してエッチング除去する。このエッチングは、下層にあるユニットセルにダメ−ジを与えない、湿式処理を用いることが望ましい。
その後、レジストＲ５を除去することにより、先の図１１に示す半導体装置Ｈ４における電極構造が完成する。
次に、図１１に示す厚膜電極６０を被覆保護するのに十分な厚さの最終保護膜７を形成する。最終保護膜７の材質としては、十分な厚さの膜を形成してもクラック等が発生しないポリイミド樹脂膜等の有機材料膜が望ましい。
その後、厚膜電極６０にボンディングするために、複数個の開口部５０ｋの上方において、最終保護膜７を開口する。
最後に、最終保護膜７の開口部に露出する上層電極６０に対して、超音波ボンディング法を用いてボンディングワイヤ９を接続する。
以上で、図１１に示すパワー複合集積型半導体装置Ｈ４が製造される。尚、製造されたパワー複合集積型半導体装置Ｈ４の作用効果については、第２の実施形態と第３の実施形態において説明したとおりであり、その説明は省略する。
（第４の実施形態）
図１７は本発明の第４の実施例による半導体装置Ｄ１を模式的に示す図である。
図１７に示す半導体装置Ｄ１は、シリコン基板11に縦型パワー素子、例えばＤＭＯＳ（Diffused MOS）の複数のユニットセル10が形成され、一方の出力端子、例えばドレイン端子はシリコン基板１裏面に設けた裏面電極12により並列接続され集電され、制御端子、例えばゲート端子を接続し電位を引き出すための制御電極13と制御電極13を被覆する絶縁層14に形成された複数のコンタクト孔を介してもう一方の出力端子、例えばソース端子を並列接続し集電する表面電極15が設けられている。
表面電極15上には保護膜16が形成されている。第１の実施形態と同様に、保護膜16には複数個の開口部が隣接して配置され、隣接する開口部間には保護膜16による衝撃吸収梁16hが形成されている。 また、保護膜16上には、表面電極15と同一材料からなり、複数個の開口部を介して、表面電極15に接続する厚い表面電極17が設けられている。さらに、厚い表面電極17を被覆する最終保護樹脂膜18がシリコン基板１上の最表面に形成され、前記厚い表面電極17へボンディングワイヤ19を接続するために、複数個の衝撃吸収梁16hの上方において、最終保護樹脂膜18が開口されている。
前記表面電極15の材質としては、例えばスパッタ法で形成されたアルミニウムまたはアルミニウム合金が望ましい。保護膜16の材質としては、例えばＣＶＤ法で形成されたシリコン窒化膜が望ましい。衝撃吸収梁16hの望ましい形態および構造については、第１の実施形態と同様の形態および構造であるため、その詳細は省略する。また、厚い表面電極17の膜厚は、前記開口部に起因する厚い表面電極17表面の窪み底部が、保護膜16の表面より上部に位置するのに十分な膜厚であることが望ましい。また、最終保護樹脂膜18はポリイミド樹脂膜からなり、最終保護樹脂膜18の膜厚は、厚い表面電極17の膜厚より厚いことが望ましい。
本発明の図１７に示す半導体装置Ｄ１のボンディング接続時の作用と効果については、第１の実施形態と同様であるため詳細は省略する。また製造方法についても、保護膜16の形成以降は第１の実施形態と同様であるためその詳細は省略する。
（第５の実施形態）
図１８は本発明の第５の実施例による半導体装置Ｄ２を模式的に示す図である。
図１８に示す半導体装置Ｄ２も、第４の実施形態の半導体装置Ｄ１と同様に、縦型パワ−素子の複数のユニットセル10がシリコン基板11に配置された半導体装置である。尚、半導体装置Ｄ２において、上部電極15より下層の構造は図１７の半導体装置Ｄ１と同様であり、その説明は省略する。
図１８の半導体装置Ｄ２において、アルミニウムまたはアルミニウム合金からなる上部電極15上には、図１７の半導体装置Ｄ１と同様にして、保護膜16が形成されている。また、保護膜16には、複数個の開口部が互いに隣接して配置され、隣接する開口部間で保護膜16による衝撃吸収梁16hが形成されている。
一方、図１８の半導体装置Ｄ２では、図１７の半導体装置Ｄ１と異なり、第２の実施形態と同様に保護膜16上には、上部電極15より機械的強度の高い材料からなり、複数個の開口部を介して、上部電極15に第１のバリア層20aを介して接続する厚いパッド電極20が設けられている。また、厚いパッド電極20の上面および全側面は、金属反応を抑止するための第２のバリア層20bを介して、ボンディングワイヤ19の接続性に優れるアルミニウム膜またはアルミニウム合金膜20cにより被覆され、厚いパッド電極20へボンディングワイヤ19を接続するために、複数個の衝撃吸収梁16hの上方において、最終保護樹脂膜18が開口されている。
第１のバリア層20a，厚いパッド電極20および，第２のバリア層20bの望ましい材質および構造は、第２の実施形態と同様の材質および構造であるため、その詳細は省略する。また、最終保護樹脂膜18の望ましい材質および形態については、第４の実施形態と同様であるためその詳細は省略する。
本発明の図１８に示す半導体装置Ｄ２のボンディング接続時の作用と効果については、第２の実施形態と同様であるため詳細は省略する。また製造方法についても、保護膜16の形成以降は第２の実施形態と同様であるためその詳細は省略する。
（第６の実施形態）
図１９は本発明の第６の実施例による半導体装置Ｄ３を模式的に示す図である。
図１９に示す半導体装置Ｄ３も、第４の実施形態および、第５の実施形態の半導体装置Ｄ１，Ｄ２と同様に、縦型パワ−素子の複数のユニットセル10がシリコン基板11に配置された半導体装置である。尚、半導体装置Ｄ３において、上部電極15より下層の構造は図１７の半導体装置Ｄ１と同様であり、その説明は省略する。
図１９の半導体装置Ｄ３において、上部電極15上には保護膜30が形成されている。保護膜30は、図１７および図１８の半導体装置Ｄ１，Ｄ２と異なり、下層保護膜30aと上層保護膜30bからなる２層膜である。第３の実施形態と同様に、下層保護膜30aには上部電極15との密着性が高い誘電体材料、例えば、シリコン酸化膜が望ましく、上層保護膜30bには耐湿性が高い誘電体材料 例えば、シリコン窒化膜が望ましい。また保護膜30には、断面がテーパー形状となる開口部が複数個互いに隣接して配置され、隣接する開口部間で保護膜30による衝撃吸収梁30hが形成されている。
図１９の半導体装置Ｄ３では、保護膜30上に、複数個の開口部を介して上部電極15に接続する厚いパッド電極20が設けられている。第５実施形態の半導体装置Ｄ２のように、厚いパッド電極20は、上部電極15より機械的強度の高い材料からなり、上部電極15に第１のバリア層20aを介して接続され、厚いパッド電極20の上面および全側面が第２のバリア層20cを介してアルミニウム膜またはアルミニウム合金膜により被覆される。尚、厚いパッド電極20の表面における開口部に起因する窪みは、開口部の断面におけるテーパー形状に較べて、緩やかなテーパー形状を有している。この厚いパッド電極20の表面窪みのテーパー角は、第３の実施形態と同様に、４５度以上であることが望ましい。
図１９の半導体装置Ｄ３では、図１１の半導体装置Ｈ４と同様にして、厚いパッド電極20を被覆する最終保護樹脂膜18が半導体基板上の最表面に形成され、厚いパッド電極20へボンディングワイヤ19を接続するために、複数個の開口部の上方において、最終保護樹脂膜18が開口されている。従って、第１のバリア層20a，厚いパッド電極20および，第２のバリア層20bの望ましい材質および構造は、図１１の半導体装置Ｈ４と同様の材質および構造であるため、その詳細は省略する。加えて、最終保護樹脂膜18の望ましい材質および形態については、第４の実施形態と同様であるためその詳細は省略する
図１９の半導体装置Ｄ３においても、衝撃吸収梁30hが上部電極15と厚いパッド電極20とで包み込まれた構造となっている。従って、半導体装置Ｄ３のボンディング接続時の作用と効果については、図１１の半導体装置Ｈ４と同様であるため詳細は省略する。また製造方法についても上層電極15の形成後は図１１の半導体装置Ｈ４と同様であるため、半導体装置Ｄ３の製造方法の一例は、図１２に示す製造方法と同様のためその詳細は省略する。
（第７の実施形態）
図２０は本発明の第７の実施例による半導体装置Ｌ１を模式的に示す図である。
図２０に示す半導体装置Ｌ１は、集積回路が形成された半導体基板31上に形成された第１のパッド電極32を保護膜33にて被覆している。第１の実施形態および第４の実施形態と同様に、保護膜33には複数個の開口部が隣接して配置され、隣接する開口部間には保護膜33による衝撃吸収梁33hが形成されている。
また、保護膜33上には、第１のパッド電極32と同一材料からなり、複数個の開口部を介して、第１のパッド電極32に接続する第２のパッド電極34が設けられている。さらに、第２のパッド電極34を被覆する最終保護樹脂膜35が半導体基板31上の最表面に形成され、前記第２のパッド電極34へボンディングワイヤ36を接続するために、複数個の衝撃吸収梁33hの上方において、最終保護樹脂膜35が開口されている。
第１のパッド電極32の材質としては、例えばスパッタ法で形成されたアルミニウムまたはアルミニウム合金が望ましい。保護膜16の材質としては、例えばＣＶＤ法で形成されたシリコン窒化膜が望ましい。衝撃吸収梁16hの望ましい形態および構造については、第１の実施形態およびと第4の実施形態と同様の形態および構造であるため、その詳細は省略する。第２のパッド電極34の膜厚は、前記開口部に起因する第２のパッド電極34表面の窪み底部が、前記保護膜16の表面より上部に位置するのに十分な膜厚であることが望ましい。また、最終保護樹脂膜18は、第4の実施形態と同様に、ポリイミド樹脂膜からなり、最終保護樹脂膜18の膜厚は、第２のパッド電極34の膜厚より厚いことが望ましい。
本発明の図２０に示す半導体装置Ｌ１のボンディング接続時の作用と効果については、第１の実施形態および第４の実施形態と同様であるため詳細は省略する。また製造方法についても、保護膜33の形成以降は第１の実施形態と同様であるためその詳細は省略する。
（第８の実施形態）
図２１は本発明の第８の実施例による半導体装置Ｌ２を模式的に示す図である。
図２１に示す半導体装置Ｌ２も、第７の実施形態の半導体装置Ｌ１と同様に、集積回路が形成された半導体基板31上に形成されたアルミニウムまたはアルミニウム合金からなるパッド電極41を、衝撃吸収梁33hが形成された保護膜33にて被覆している。
一方、図２１の半導体装置Ｌ２では、図２０の半導体装置Ｌ１と異なり、第２の実施形態および第５の実施形態と同様に、保護膜33上には、パッド電極41より機械的強度の高い材料からなり、複数個の開口部を介して、パッド電極41に第１のバリア層40aを介して接続する厚いパッド電極40が設けられている。また、厚いパッド電極40の上面および全側面は、金属反応を抑止するための第２のバリア層40bを介して、ボンディングワイヤ19の接続性に優れるアルミニウム膜またはアルミニウム合金膜40cにより被覆さて、厚いパッド電極40へボンディングワイヤ36を接続するために、複数個の衝撃吸収梁33hの上方において、最終保護樹脂膜35が開口されている。
第１のバリア層20a，厚いパッド電極20第２のバリア層20b最終保護樹脂膜18の望ましい材質および構造は、第２の実施形態および第５の実施形態と同様の材質および構造であるため、その詳細は省略する。
本発明の図２０に示す半導体装置Ｄ２のボンディング接続時の作用と効果については、第２の実施形態および第５の実施形態と同様であるため詳細は省略する。また製造方法についても、保護膜33の形成以降は第２の実施形態および第５の実施形態と同様であるためその詳細は省略する。
（第９の実施形態）
図２２は本発明の第９の実施例による半導体装置Ｌ３を模式的に示す図である。
図２２に示す半導体装置Ｌ３も、集積回路が形成された半導体基板31上に形成されたアルミニウムまたはアルミニウム合金からなるパッド電極41を、第７の実施形態および、第８の実施形態の半導体装置Ｌ１，Ｌ２と同様に、保護膜70にて被覆している。
一方、図２２の半導体装置Ｌ３では、第７の実施形態および、第８の実施形態の半導体装置Ｌ１，Ｌ２と異なり、下層保護膜70aと上層保護膜70bからなる２層膜である。第３の実施形態と同様に、下層保護膜70aにはパッド電極41との密着性が高い誘電体材料、例えば、シリコン酸化膜が望ましく、上層保護膜70bには耐湿性が高い誘電体材料 例えば、シリコン窒化膜が望ましい。また保護膜70には、断面がテーパー形状となる開口部が複数個互いに隣接して配置され、隣接する開口部間で保護膜70による衝撃吸収梁70hが形成されている。
図２２の半導体装置L３では、保護膜70上に、複数個の開口部を介してパッド電極41に接続する厚いパッド電極40が設けられている。第５実施形態の半導体装置Ｄ２のように、厚いパッド電極40は、パッド電極41より機械的強度の高い材料からなり、パッド電極41に第１のバリア層40aを介して接続され、厚いパッド電極40の上面および全側面が第２のバリア層40cを介してアルミニウム膜またはアルミニウム合金膜により被覆される。尚、厚いパッド電極40の表面における開口部に起因する窪みは、開口部の断面におけるテーパー形状に較べて、緩やかなテーパー形状を有している。この厚いパッド電極40の表面窪みのテーパー角は、第３の実施形態および第５実施形態と同様に、４５度以上であることが望ましい。
図２２の半導体装置Ｌ３では、図１１の半導体装置Ｈ４および図１９の半導体装置Ｄ３
と同様にして、厚いパッド電極40を被覆する最終保護樹脂膜35が半導体基板上の最表面に形成され、厚いパッド電極40へボンディングワイヤ36を接続するために、複数個の衝撃吸収梁70hの上方において、最終保護樹脂膜35が開口されている。従って、第１のバリア層40a，厚いパッド電極400，第２のバリア層40bおよび，最終保護樹脂膜35の望ましい材質および構造は、図１１の半導体装置Ｈ４および図１９の半導体装置Ｄ３と同様の材質および構造であるため、その詳細は省略する。
図２２の半導体装置Ｌ３においても、衝撃吸収梁70hがパッド電極41と厚いパッド電極40とで包み込まれた構造となっている。従って、半導体装置Ｌ３のボンディング接続時の作用と効果については、図１１の半導体装置Ｈ４および図１９の半導体装置Ｄ３と同様であるため詳細は省略する。また製造方法についても上層電極15の形成後は図１１の半導体装置Ｈ４と同様であるため、半導体装置Ｄ３の製造方法の一例は、図１２に示す製造方法と同様のためその詳細は省略する。
本発明の図１１に示す半導体装置Ｈ４，図１９に示す半導体装置Ｄ３および、図２２に示す半導体装置Ｌ３の別の製造方法を、半導体装置Ｌ３を例として図２３から図２５示す。
図２３(a)に示す、アルミニウムまたはアルミニウム合金からなるパッド電極82を設けた集積回路が形成された半導体基板81に対し、図２３（ｂ）に示すように前記半導体基板81を保護するための保護膜80として、パッド電極82との密着性が高い例えばシリコン酸化膜からなる下層保護膜80aとシリコン窒化膜からなる上層保護膜82cを例えばＣＶＤ法によりを順次形成する。
その後、図２３（ｃ）に示すように、マスク材83を用いて保護膜80に開口部を複数個形成する。これにより、隣接する開口部間に保護膜80による衝撃吸収梁80ｈが形成される。この際、衝撃吸収梁80ｈの断面がテーパー形状となるよう加工することが望ましい。
次に図２３(ｄ)に示すように、衝撃吸収梁80ｈが形成された半導体基板81の表面に、第１のバリア層90aと厚い金属膜84を、例えばスパッタ法により真空中で連続して形成する。この際、第１のバリア層90aは、パッド電極82と厚い金属膜85との金属間反応を抑止するための膜で、その材質としてはチタン，チタン窒化物，チタンタングステン，またはそれらの積層膜が望ましい。
また、厚い金属膜84は、パッド電極82より機械的強度が高く且つ比抵抗の低い材料で、その材質としては銅が望ましい。加えて、衝撃吸収梁80hを包み込むために、段差被覆性の高い成膜法と成膜条件により形成することが好ましく、厚い金属膜84の膜厚は、衝撃吸収梁80hを被覆するため、開口部に起因して発生する厚い金属膜84の表面における窪みの底部が衝撃吸収梁80hの表面より上方に位置するように所定の厚さを設定する。
次に、図２４(ａ)に示すように所定のパターンに加工されたマスク材85を用いて前記の厚い金属膜84を、前記の第１のバリア層90aに対して選択性のある湿式エッチング処理にて、不要な厚い金属膜84のみを除去する。これにより、複数の衝撃吸収梁80hを完全に被覆する厚いパッド電極90を形成する。
その後、図２４（ｂ）に示すように、厚いパッド電極90の上面および全側面を完全に被覆するようにして、第２のバリア層90bとアルミニウム膜またはアルミニウム合金膜90cを、例えばスパッタ法により真空中で連続して半導体基板81の表面に形成する。この際、第２のバリア層90bの材質としては、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜が望ましく、前記の第１のバリア層90aと同一材料・同一構造となるこことが望ましい。
更に、図２４（ｃ）に示すように、厚いパッド電極90を完全に被覆するように、所定のパターン加工されたマスク材86を形成する。尚、マスク材86は、厚いパッド電極90を被覆する第２のバリア層90bとアルミニウム膜またはアルミニウム合金膜90cの平面形状が厚いパッド電極90の平面形状を内部に含むように、厚いパッド電極90の平面サイズより大きな平面サイズを設定する。
次に、図２５（ａ）に示すように、マスク材86を用いて不要な部分のアルミニウム膜またはアルミニウム合金膜90c、第２のバリア層90bおよび第１のバリア層90aを連続してエッチング除去する。このエッチングは、下層にある集積回路が形成された半導体基板81にダメ−ジを与えない、湿式処理を用いることが望ましい。
その後、図２５（ｂ）に示すように、厚いパッド電極90を被覆保護するのに十分な厚さ、例えば厚いパッド電極90の膜厚以上の厚さとなるよう最終保護樹脂膜87を形成し、衝撃吸収梁80hの上方において、厚いパッド電極90にボンディングするために最終保護樹脂膜87を開口する。この最終保護樹脂膜88の材質としては、十分な厚さの膜を形成してもクラック等が発生しないポリイミド樹脂膜が望ましい。
最後に、最終保護樹脂膜87の開口部に露出する厚いパッド電極90に対して、アルミニウム膜またはアルミニウム合金膜90cおよび第２のバリア層90bを介して、超音波ボンディング法を用いてボンディングワイヤ88を接続する。
(a)は、第１の実施形態における半導体装置の模式的な断面構造を示す図である。(b)は、(a)の破線で囲ったＡ部の拡大図で、作用効果を説明する図である。 (a),(b)は、層間保護膜に形成する開口部の望ましい平面形状を示す図である。 (a),(b)は、層間保護膜に形成する開口部の別の望ましい平面形状を示す図である。 第１の実施形態をパワー複合集積型半導体装置に適用した際の上面図の一例である。 第１実施形態の半導体装置の製造方法を示す工程別の断面図である。 第１実施形態の半導体装置の製造方法を示す工程別の断面図である。 第１実施形態の半導体装置の製造方法を示す工程別の断面図である。 第２の実施形態における半導体装置の模式的な断面構造を示す図である。 各種金属材料の弾性率および比抵抗を比較した図である。 (a)は、第３の実施形態に半導体装置の模式的な断面構造を示す図である。(b)は、(a)の破線で囲ったＢ部の拡大図で、作用効果を説明する図である。 図８半導体装置と図１０(a)の半導体装置を併せた構造の半導体装置の模式的な断面構造を示す図である。 第２の実施形態と第３の実施形態の半導体装置における製造方法を説明する図であり、図１１に示す半導体装置の製造方法を示す工程別の断面図である。 第２の実施形態と第３の実施形態の半導体装置における製造方法を説明する図であり、図１１に示す半導体装置の製造方法を示す工程別の断面図である。 第２の実施形態と第３の実施形態の半導体装置における製造方法を説明する図であり、図１１に示す半導体装置の製造方法を示す工程別の断面図である。 第1の従来技術によるパッド電極の断面構造を模式的に示す図である。 第２の従来技術によるパッド電極の断面構造を模式的に示す図である。 第４の実施形態における半導体装置の模式的な断面構造を示す図である。 第５の実施形態における半導体装置の模式的な断面構造を示す図である。 第６の実施形態における半導体装置の模式的な断面構造を示す図である。 第７の実施形態における半導体装置の模式的な断面構造を示す図である。 第８の実施形態における半導体装置の模式的な断面構造を示す図である。 第９の実施形態における半導体装置の模式的な断面構造を示す図である。 第９の実施形態の半導体装置における製造方法を示す工程別の断面図である。 第９の実施形態の半導体装置における製造方法を示す工程別の断面図である。 第９の実施形態の半導体装置における製造方法を示す工程別の断面図である。
符号の説明
Ｈ１〜Ｈ４,Ｄ1，Ｄ２，Ｄ３，Ｌ１，Ｌ２，Ｌ３ 本発明による半導体装置
１ シリコン基板
２ 引き出し配線
３ 層間絶縁層
４ 集電電極
５，５０ 層間保護膜
５０ａ 下層誘電体層
５０ｂ 上層誘電体層
５ｋ，５ｋａ〜５ｋｄ，５０ｋ 開口部
５Ｃａ，５Ｃｂ コーナー
５ｈ，５ｈａ〜５ｈｄ，５０ｈ，１６ｈ，３０ｈ，３３ｈ，７０ｈ，８０ｈ 衝撃吸収梁
６，６０，６１ 厚膜電極
６０ａ，２０ａ，４０ａ，９０a 第１のバリア層
６０ｂ，２０ｂ，４０ｂ，９０ｂ 第２のバリア層
６０ｃ，２０ｃ，４０ｃ，９０ｃ アルミニウム膜またはアルミニウム合金膜
７ 最終保護膜
９，１９，３６，８８ ボンディングワイヤ
１０ 縦型素子のユニットセル
１１ 複数の縦型素子が形成された基板
１２ 裏面電極
１３ 制御電極
１４ 絶縁層
１５ 表面電極
１６，３０，３３，７０，８０ 保護膜
１７ 厚い表面電極
１８，３５，８７ 最終保護樹脂膜
２０，４０，９０ 厚いパッド電極
３０a，７０ａ，８０ａ 下層保護膜
３０ｂ，７０ｂ，８０ｂ 上層保護膜
３１，８１ 集積回路が形成された半導体基板
３２ 第１のパッド電極
３４ 第２のパッド電極
４１，８２ パッド電極
８４ 厚い電極膜
８３，８５，８６ マスク材

Claims (12)

  1. 半導体基板に複数のパワ−ＭＯＳセルを配置し、
    前記複数のパワ−ＭＯＳセル上において、
    前記パワ−ＭＯＳセルのソ−ス，ドレインそれぞれに対し、コンタクト孔を介して接続し電位を引き出すための引き出し配線が配置され、
    ソ−ス，ドレインそれぞれの複数の前記引き出し配線を、ヴィア孔を介して並列接続することにより集電するための集電電極が配置され、
    ソ−ス，ドレインそれぞれの前記集電電極上に形成した層間保護膜に、開口部間が梁状となるように形成した複数の開口部が設けられ、
    前記開口部においてソ−ス，ドレインそれぞれの前記集電電極と第１のバリア層を介して接続された、前記集電電極を構成している材料より機械的強度の高い材料で構成された厚膜電極が設けられ、
    前記厚膜電極の上面および全側面を、第２のバリア層を介してアルミ膜またはアルミ合金膜により被覆し、
    ボンディング接続を行うのに必要な領域を開口した最終保護膜で前記厚膜電極を被覆した構造の半導体装置。
  2. 前記開口部は、コ−ナ−が丸めまたは面取りした平面構造であることを特徴とする請求項１に記載の半導体装置。
  3. 前記開口部は、1辺が他辺より長い開口部であり、
    前記開口部の長い辺が、ボンディング接続時の超音波振動の振動方向と直交するよう配置されることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記厚膜電極の膜厚は、前記開口部に起因する表面の窪み底部が前記層間保護膜の表面より上部に位置する膜厚であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 前記集電電極の材質が、アルミまたはアルミ合金であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
  6. 前記第１のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用いたことを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
  7. 前記厚膜電極の材質が、銅であることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
  8. 前記第２のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用いたことを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。
  9. 前記最終保護膜は、ポリイミド樹脂膜であり、その膜厚が前記厚膜電極の膜厚より厚いことを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。
  10. 前記層間保護膜における開口部の端面の断面形状が、テーパー形状であり、
    前記厚膜電極の前記開口部に起因する表面窪みが、緩やかなテーパー形状となることを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置。
  11. 前記層間保護膜は、シリコン酸化膜とシリコン窒化膜を積層した２層膜であることを特徴とする請求項１０に記載の半導体装置。
  12. 前記厚膜電極の表面窪み部のテーパー角が、基板面の垂線を基準として、４５度以上のテーパー角であることを特徴とする請求項１０または１１に記載の半導体装置。
JP2005298076A 2004-11-11 2005-10-12 半導体装置 Expired - Fee Related JP4674522B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005298076A JP4674522B2 (ja) 2004-11-11 2005-10-12 半導体装置
IT002124A ITMI20052124A1 (it) 2004-11-11 2005-11-08 Dispositivo a semiconduttori di tipo ad integrazione e metodo di fabbricazione dello stesso
US11/270,458 US7420283B2 (en) 2004-11-11 2005-11-10 Integration type semiconductor device and method for manufacturing the same
US12/213,259 US7579695B2 (en) 2004-11-11 2008-06-17 Integration type semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004328124 2004-11-11
JP2005298076A JP4674522B2 (ja) 2004-11-11 2005-10-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2006165515A JP2006165515A (ja) 2006-06-22
JP4674522B2 true JP4674522B2 (ja) 2011-04-20

Family

ID=36315511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005298076A Expired - Fee Related JP4674522B2 (ja) 2004-11-11 2005-10-12 半導体装置

Country Status (3)

Country Link
US (2) US7420283B2 (ja)
JP (1) JP4674522B2 (ja)
IT (1) ITMI20052124A1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US7592710B2 (en) * 2006-03-03 2009-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for wire bonding
US7598620B2 (en) * 2006-05-31 2009-10-06 Hebert Francois Copper bonding compatible bond pad structure and method
JP4858290B2 (ja) * 2006-06-05 2012-01-18 株式会社デンソー 負荷駆動装置
JP2008098225A (ja) * 2006-10-06 2008-04-24 Nec Electronics Corp 半導体装置
JP2008112897A (ja) * 2006-10-31 2008-05-15 Matsushita Electric Ind Co Ltd 半導体集積回路及びその製造方法
US20090050939A1 (en) 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
DE102007046556A1 (de) * 2007-09-28 2009-04-02 Infineon Technologies Austria Ag Halbleiterbauelement mit Kupfermetallisierungen
TWI358113B (en) * 2007-10-31 2012-02-11 Advanced Semiconductor Eng Substrate structure and semiconductor package usin
US7800239B2 (en) * 2007-12-14 2010-09-21 Semiconductor Components Industries, Llc Thick metal interconnect with metal pad caps at selective sites and process for making the same
US8653648B2 (en) * 2008-10-03 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Zigzag pattern for TSV copper adhesion
US8581423B2 (en) * 2008-11-17 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Double solid metal pad with reduced area
EP2256802A1 (en) * 2009-05-26 2010-12-01 Nxp B.V. Semiconductor chip and method of manufacturing a semiconductor chip
US8222748B2 (en) * 2009-05-29 2012-07-17 Texas Instruments Incorporated Packaged electronic devices having die attach regions with selective thin dielectric layer
EP2444999A4 (en) * 2009-06-18 2012-11-14 Rohm Co Ltd SEMICONDUCTOR DEVICE
JP5607339B2 (ja) * 2009-11-05 2014-10-15 ルネサスエレクトロニクス株式会社 半導体装置
EP2628173A2 (en) * 2010-10-13 2013-08-21 ABB Research Ltd. Semiconductor module and method of manufacturing a semiconductor module
US8802554B2 (en) * 2011-02-15 2014-08-12 Marvell World Trade Ltd. Patterns of passivation material on bond pads and methods of manufacture thereof
US8409979B2 (en) * 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
US9147609B2 (en) * 2011-10-07 2015-09-29 Newport Fab, Llc Through silicon via structure, method of formation, and integration in semiconductor substrate
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
JP2014044989A (ja) * 2012-08-24 2014-03-13 Sony Corp 半導体装置および電子機器
JP6027452B2 (ja) * 2013-02-01 2016-11-16 エスアイアイ・セミコンダクタ株式会社 半導体装置
US20140264855A1 (en) * 2013-03-13 2014-09-18 Macronix International Co., Ltd. Semiconductor composite layer structure and semiconductor packaging structure having the same thereof
JP5856581B2 (ja) * 2013-03-22 2016-02-10 株式会社東芝 半導体装置の製造方法
CN104078443A (zh) * 2013-03-27 2014-10-01 旺宏电子股份有限公司 半导体复合层结构及具有其的半导体封装结构
KR102177257B1 (ko) * 2014-04-15 2020-11-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9613843B2 (en) * 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
US9673287B2 (en) 2014-12-15 2017-06-06 Infineon Technologies Americas Corp. Reliable and robust electrical contact
JP2016174021A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP6558969B2 (ja) * 2015-06-10 2019-08-14 三菱電機株式会社 半導体チップ、半導体装置およびそれらの製造方法
DE102016101801B4 (de) * 2016-02-02 2021-01-14 Infineon Technologies Ag Lastanschluss eines leistungshalbleiterbauelements, leistungshalbleitermodul damit und herstellungsverfahren dafür
US9852985B1 (en) * 2016-06-27 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive terminal on integrated circuit
CN109643653A (zh) 2016-08-22 2019-04-16 三菱电机株式会社 半导体装置
US10103114B2 (en) * 2016-09-21 2018-10-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US20220181279A1 (en) 2019-04-08 2022-06-09 Sumitomo Electric Industries, Ltd. Semiconductor device
DE102021118992A1 (de) 2020-08-18 2022-02-24 Infineon Technologies Ag Bondingpad-metallschichtstruktur enthaltende halbleitervorrichtung
JP7387567B2 (ja) * 2020-09-24 2023-11-28 株式会社東芝 半導体装置
US11488916B2 (en) * 2021-01-12 2022-11-01 Innolux Corporation Conductive structure and electronic device comprising the same
WO2023079640A1 (ja) * 2021-11-04 2023-05-11 三菱電機株式会社 半導体装置および電力変換装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203952A (ja) * 1995-01-25 1996-08-09 Nippon Precision Circuits Kk 半導体装置
JPH118264A (ja) * 1997-06-13 1999-01-12 Nec Corp 半導体装置及びその製造方法
JP2000357708A (ja) * 1999-06-14 2000-12-26 Yamaha Corp ボンディングパッド構造とその製法
JP2001156070A (ja) * 1999-11-22 2001-06-08 Motorola Inc 機械的ロバスト性のあるパッドインターフェースおよび方法
JP2001267357A (ja) * 2000-02-18 2001-09-28 Texas Instr Inc <Ti> 銅メタライズされた集積回路のボンドパッドの構造及びその製造方法
JP2001298029A (ja) * 1999-12-16 2001-10-26 Lucent Technol Inc ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法
JP2003109984A (ja) * 2001-09-28 2003-04-11 Seiko Epson Corp Ｉｃ搭載発振器
JP2003179059A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置
JP2004235416A (ja) * 2003-01-30 2004-08-19 Nec Electronics Corp 半導体装置、および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63161634A (ja) 1986-12-24 1988-07-05 Nec Corp 半導体集積回路装置
US5149674A (en) 1991-06-17 1992-09-22 Motorola, Inc. Method for making a planar multi-layer metal bonding pad
KR100335591B1 (ko) 1992-09-10 2002-08-24 텍사스 인스트루먼츠 인코포레이티드 집적회로디바이스의액티브회로영역상의와이어본딩방법및집적회로디바이스
TW445616B (en) 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
JP3651765B2 (ja) * 2000-03-27 2005-05-25 株式会社東芝 半導体装置
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2003017520A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd 半導体装置とその製造方法
US6864578B2 (en) * 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads
JP4696532B2 (ja) 2004-05-20 2011-06-08 株式会社デンソー パワー複合集積型半導体装置およびその製造方法
US7071575B2 (en) * 2004-11-10 2006-07-04 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203952A (ja) * 1995-01-25 1996-08-09 Nippon Precision Circuits Kk 半導体装置
JPH118264A (ja) * 1997-06-13 1999-01-12 Nec Corp 半導体装置及びその製造方法
JP2000357708A (ja) * 1999-06-14 2000-12-26 Yamaha Corp ボンディングパッド構造とその製法
JP2001156070A (ja) * 1999-11-22 2001-06-08 Motorola Inc 機械的ロバスト性のあるパッドインターフェースおよび方法
JP2001298029A (ja) * 1999-12-16 2001-10-26 Lucent Technol Inc ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法
JP2001267357A (ja) * 2000-02-18 2001-09-28 Texas Instr Inc <Ti> 銅メタライズされた集積回路のボンドパッドの構造及びその製造方法
JP2003109984A (ja) * 2001-09-28 2003-04-11 Seiko Epson Corp Ｉｃ搭載発振器
JP2003179059A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置
JP2004235416A (ja) * 2003-01-30 2004-08-19 Nec Electronics Corp 半導体装置、および半導体装置の製造方法

Also Published As

Publication number Publication date
US20080258307A1 (en) 2008-10-23
ITMI20052124A1 (it) 2006-05-12
US20060097407A1 (en) 2006-05-11
US7420283B2 (en) 2008-09-02
US7579695B2 (en) 2009-08-25
JP2006165515A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
JP4674522B2 (ja) 半導体装置
JP4696532B2 (ja) パワー複合集積型半導体装置およびその製造方法
JP4671814B2 (ja) 半導体装置
KR100329407B1 (ko) 반도체 소자의 전극 구조
KR100267105B1 (ko) 다층패드를구비한반도체소자및그제조방법
TWI397135B (zh) 半導體裝置
JP6425532B2 (ja) 半導体装置
JP4242336B2 (ja) 半導体装置
WO2016181954A1 (ja) 高周波モジュール
JP5077357B2 (ja) 圧電デバイス
JP3967199B2 (ja) 半導体装置及びその製造方法
JPH03131044A (ja) 半導体装置およびその製造方法
JP2007194436A (ja) 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
JP4938983B2 (ja) 半導体集積回路
JP6301763B2 (ja) 半導体装置、および半導体装置の製造方法
JP3918842B2 (ja) 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ
JP4645398B2 (ja) 半導体装置およびその製造方法
JP3961335B2 (ja) 半導体集積回路装置
US7335992B2 (en) Semiconductor apparatus with improved yield
JP2012029134A (ja) 弾性波装置及びその製造方法
JP2718854B2 (ja) 半導体装置
JP4165460B2 (ja) 半導体装置
JP2009176833A (ja) 半導体装置とその製造方法
JP4759229B2 (ja) 半導体装置
JP2006324265A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4674522

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees