CN111244117B - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN111244117B
CN111244117B CN202010330332.1A CN202010330332A CN111244117B CN 111244117 B CN111244117 B CN 111244117B CN 202010330332 A CN202010330332 A CN 202010330332A CN 111244117 B CN111244117 B CN 111244117B
Authority
CN
China
Prior art keywords
functional
layer
substrate
pattern
slope angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010330332.1A
Other languages
English (en)
Other versions
CN111244117A (zh
Inventor
李盼
先建波
龙春平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010330332.1A priority Critical patent/CN111244117B/zh
Publication of CN111244117A publication Critical patent/CN111244117A/zh
Priority to US17/280,795 priority patent/US11387259B2/en
Priority to PCT/CN2020/103313 priority patent/WO2021212676A1/zh
Priority to JP2021535991A priority patent/JP2023522495A/ja
Priority to EP20897670.4A priority patent/EP4141934A4/en
Priority to KR1020227016770A priority patent/KR20230006796A/ko
Application granted granted Critical
Publication of CN111244117B publication Critical patent/CN111244117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种阵列基板及其制作方法、显示装置，涉及显示技术领域，用于实现在保证阵列基板中的功能层在台阶处不会发生断裂的同时，更利于阵列基板在薄型化显示产品中的应用。所述阵列基板包括：基底，以及层叠设置在所述基底上的第一功能层和第二功能层；所述第一功能层在所述基底上形成段差区域，所述第二功能层覆盖所述段差区域；所述第一功能层位于所述段差区域的部分具有目标坡度角，所述目标坡度角为所述第二功能层满足预设厚度条件下的最大坡度角；所述预设厚度为所述第二功能层在满足其自身功能需求、且在所述段差区域不会发生断裂的厚度。本发明提供的阵列基板用于显示装置。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
随着显示技术的不断发展，显示产品的种类越来越多，目前常用的显示产品包括：液晶显示（英文：Liquid Crystal Display，以下简称：LCD）产品、有机发光二极管（英文：Organic， Light-Emitting Diode，以下简称：OLED）显示产品等，这些显示产品中均包括阵列基板，阵列基板上形成有用于为显示产品的显示提供驱动信号的电路结构。
所述电路结构中一般包括薄膜晶体管、电容、电极结构和信号线等，薄膜晶体管、电容、电极结构和信号线中包括的功能层中至少部分为图形化的功能图形，这些功能图形会在阵列基板中产生段差区域，这样就使得阵列基板中覆盖段差区域的功能层需要跨越段差区域的台阶，从而导致该功能层存在容易在台阶处断裂的风险。
相关技术中为了避免该功能层在台阶处断裂，一般会增加该功能层的厚度，但是这种处理方式不利于阵列基板在薄型化显示产品中的应用。
发明内容
本发明的目的在于提供一种阵列基板及其制作方法、显示装置，用于实现在保证阵列基板中的功能层在台阶处不会发生断裂的同时，更利于阵列基板在薄型化显示产品中的应用。
为了实现上述目的，本发明提供如下技术方案：
本发明的第一方面提供一种阵列基板，包括：基底，以及层叠设置在所述基底上的第一功能层和第二功能层；所述第一功能层在所述基底上形成段差区域，所述第二功能层覆盖所述段差区域；
所述第一功能层位于所述段差区域的部分具有目标坡度角，所述目标坡度角为所述第二功能层满足预设厚度条件下的最大坡度角；所述预设厚度为所述第二功能层在满足其自身功能需求、且在所述段差区域不会发生断裂的厚度。
可选的，所述第一功能层的所述目标坡度角和所述第二功能层的预设厚度满足关系式：
Tan(a)-1≤N(x-y)/y≤Tan(a)+1；
其中，N=z×W×KIC，z为常数，W为预设值，KIC为所述第二功能层的断裂韧性参数，x为所述第二功能层的预设厚度，y为所述第一功能层在所述段差区域形成的段差在垂直于所述基底的方向上的高度，a为所述第一功能层的所述目标坡度角。
可选的，所述第一功能层包括第一功能图形，所述第一功能图形在所述基底上形成第一段差区域；
所述第二功能层包括：设置于所述第一功能图形背向所述基底的表面的第一功能膜层，以及设置于所述第一功能膜层背向所述基底的表面的第二功能膜层；所述第一功能膜层和所述第二功能膜层均覆盖所述第一段差区域，所述第一功能膜层和所述第二功能膜层的断裂韧性参数大致相同；
在垂直于所述第一功能膜层的延伸方向，所述第一功能膜层的厚度均匀，在垂直于所述第二功能膜层的延伸方向，所述第二功能膜层的厚度均匀；
所述第一功能图形位于所述第一段差区域的部分具有第一目标坡度角，所述第一目标坡度角为所述第一功能膜层和所述第二功能膜层满足第一预设厚度条件下的最大坡度角；所述第一预设厚度为所述第一功能膜层和所述第二功能膜层在满足各自功能需求、且在所述第一段差区域均不发生断裂时，所述第一功能膜层具有的厚度与所述第二功能膜层具有的厚度之和。
可选的，所述第一功能层还包括第二功能图形，所述第二功能图形与所述第一功能图形同层同材料设置，所述第二功能图形在所述基底上形成第二段差区域；
所述第一功能膜层覆盖所述第二段差区域；
所述第二功能图形位于所述第二段差区域的部分具有第二目标坡度角，所述第二目标坡度角为所述第一功能膜层满足第二预设厚度条件下的最大坡度角；所述第二预设厚度为所述第一功能膜层在满足其自身功能需求、且在所述第二段差区域不发生断裂时，所述第一功能膜层具有的厚度；
所述第二目标坡度角小于所述第一目标坡度角。
可选的，所述第一功能层还包括第三功能图形，所述第三功能图形位于所述第一功能膜层背向所述基底的一侧，所述第三功能图形在所述基底上形成第三段差区域；
所述第二功能膜层覆盖所述第三段差区域；
所述第三功能图形位于所述第三段差区域的部分具有第三目标坡度角，所述第三目标坡度角为所述第二功能膜层满足第三预设厚度条件下的最大坡度角；所述第三预设厚度为所述第二功能膜层在满足其自身功能需求、且在所述第三段差区域不发生断裂时，所述第二功能膜层具有的厚度；
所述第三目标坡度角大于所述第二目标坡度角，小于所述第一目标坡度角。
可选的，所述第一功能层包括第四功能图形，所述第四功能图形在所述基底上形成沿远离所述基底的方向依次排布的至少两个第四段差区域；
所述第二功能层包括设置于所述第四功能图形背向所述基底的一侧的平坦层，所述平坦层完全覆盖所述第四功能图形；
所述第四功能图形位于各所述第四段差区域的部分具有对应的第四目标坡度角，该第四目标坡度角为：所述平坦层中位于该第四目标坡度角对应的第四段差区域的第一部分在满足第四预设厚度条件下的最大坡度角；该第四预设厚度为所述第一部分在满足其自身功能需求、且在该第四段差区域不发生断裂时，所述第一部分在垂直于所述基底的方向上具有的最薄厚度。
可选的，所述第一功能层包括第一功能图形，所述第一功能图形在所述基底上形成第一段差区域；
所述第二功能层包括：设置于所述第一功能图形背向所述基底的一侧的第一功能膜层，以及设置于所述第一功能膜层背向所述基底的一侧的第二功能膜层；所述第一功能膜层和所述第二功能膜层均覆盖所述第一段差区域；
所述第四功能图形位于所述第二功能膜层背向所述基底的一侧，所述第四功能图形覆盖所述第一段差区域。
可选的，所述平坦层包括第二平坦层，所述阵列基板还包括第一平坦层，所述第四功能图形位于所述第一平坦层背向所述基底的表面。
可选的，所述第一功能层包括沿远离所述基底的方向依次层叠设置的第五功能图形和第六功能图形；
所述第二功能层包括设置于所述第五功能图形和所述第六功能图形之间的第二功能膜层，以及设置于所述第六功能图形背向所述基底的一侧的平坦层；其中，所述第二功能膜层上设置有第一过孔，所述第二功能膜层在所述第一过孔的边缘形成第五段差区域；
所述第六功能图形通过所述第一过孔与所述第五功能图形耦接，所述第六功能图形覆盖所述第五段差区域，在所述第五段差区域对应的位置形成第六段差区域；
所述第六功能图形位于所述第六段差区域的部分具有第六目标坡度角，所述第六目标坡度角为：所述平坦层中位于所述第六段差区域的第二部分满足第六预设厚度条件下的最大坡度角；该第六预设厚度为所述第二部分在满足其自身功能需求、且在所述第六段差区域不发生断裂时，在垂直于所述基底的方向上具有的最薄厚度；
所述第二功能膜层在所述第五段差区域的坡度角，与所述第六目标坡度角大致相等。
可选的，所述第一功能层包括：
设置于所述基底上的第七功能图形，所述第七功能图形在所述基底上形成第七段差区域；
设置于所述第七功能图形背向所述基底的一侧的第八功能图形，所述第八功能图形包括：覆盖所述第七段差区域的第三部分，覆盖所述第七功能图形除位于所述第七段差区域之外的其余部分的第四部分，以及未覆盖所述第七功能图形的第五部分；
设置于所述第八功能图形背向所述基底的一侧的平坦层，所述平坦层上设置有第二过孔，所述第二过孔在所述基底上的正投影位于所述第八功能图形在所述基底上的正投影的内部，所述平坦层在所述第二过孔的边缘形成第八段差区域和第九段差区域，所述第八段差区域在所述基底上的正投影与所述第四部分在所述基底上的正投影交叠，所述第九段差区域在所述基底上的正投影与所述第五部分在所述基底上的正投影交叠；
所述第二功能层包括第二功能膜层和第九功能图形；其中，所述第二功能膜层位于所述第七功能图形和所述第八功能图形之间，所述第九功能图形位于所述平坦层背向所述基底的一侧，且通过所述第二过孔与所述第八功能图形耦接；所述第九功能图形覆盖所述第八段差区域和所述第九段差区域；所述第九功能图形沿垂直于其自身延伸方向的方向上厚度均匀；
所述平坦层位于所述第八段差区域的部分具有第八目标坡度角，所述第八目标坡度角为：所述第九功能图形满足第八预设厚度条件下的最大坡度角；该第八预设厚度为所述第九功能图形在满足其自身功能需求、且在所述第八段差区域不发生断裂时的厚度；
所述平坦层位于所述第九段差区域的部分具有第九目标坡度角，所述第九目标坡度角为：所述第九功能图形满足第九预设厚度条件下的最大坡度角；该第九预设厚度为所述第九功能图形在满足其自身功能需求、且在所述第九段差区域不发生断裂时的厚度。
可选的，所述第七功能图形在所述基底上的正投影与所述第八功能图形在所述基底上的正投影形成第一交叠区域，所述第一交叠区域沿第一方向具有第一尺寸；
所述第八功能图形中没有位于所述第一交叠区域的部分沿所述第一方向具有第二尺寸；所述第九功能图形与所述第八功能图形形成第一接触区域，沿所述第一方向，所述第一接触区域的边界与所述第八功能图形的第一端之间的最小距离为第一间距，所述第一接触区域的边界与所述第八功能图形的第二端之间的最小距离为第二间距；所述第一端与所述第二端沿所述第一方向相对，所述第一端在所述基底上的正投影与所述第七功能图形交叠，所述第二端在所述基底上的正投影与所述第七功能图形不交叠；
所述第一尺寸与所述第二尺寸之间的差值对应的第一绝对值，与所述第一间距与所述第二间距之间的差值对应的第二绝对值成正比。
可选的，所述第一间距与所述第二间距之间的差值对应的第二绝对值，与所述第一间距与所述第八功能图形沿所述第一方向上的第一宽度的比值成正比。
可选的，当所述第一尺寸大于所述第一间距时，所述第八目标坡度角大于所述第九目标坡度角；或者，
所述第八目标坡度角与所述第九目标坡度角之间的差值，与所述第一尺寸成正比。
可选的，所述第八目标坡度角与所述第九目标坡度角之间的差值小于所述第七功能图形在所述第七段差区域具有的第七目标坡度角；
所述第七目标坡度角为所述第二功能膜层满足第七预设厚度条件下的最大坡度角；所述第七预设厚度为所述第二功能膜层在满足其自身功能需求、且在所述第七段差区域不会发生断裂的厚度。
可选的，所述阵列基板包括电容结构；
所述第一功能层包括所述电容结构的第一极板，所述第一极板在所述基底上形成极板段差区域；
所述第二功能层包括位于所述第一极板背向所述基底的一侧的介质层，所述介质层完全覆盖所述第一极板；所述第一极板位于所述极板段差区域的部分具有极板目标坡度角，所述极板目标坡度角为所述介质层满足第十预设厚度条件下的最大坡度角；所述第十预设厚度为所述介质层在满足其自身功能需求、且在所述极板段差区域不会发生断裂的厚度；
所述电容结构的第二极板位于所述介质层背向所述基底的一侧，所述第二极板在所述基底上的正投影与所述第一极板在所述基底上的正投影形成第一交叠区域，所述第二极板覆盖所述极板段差区域的至少部分。
可选的，所述电容结构包括：第一电容结构、第二电容结构和第三电容结构；所述第一电容结构的容值大于所述第二电容结构的容值，和/或所述第一电容结构的容值大于所述第三电容结构的容值；
所述第一电容结构的第一极板对应的极板目标坡度角，大于所述第二电容结构的第一极板对应的极板目标坡度角；和/或，所述第一电容结构的第一极板对应的极板目标坡度角，大于所述第三电容结构的第一极板对应的极板目标坡度角。
可选的，所述第一电容结构对应的第一介质层在垂直于所述基底的方向上的厚度，小于所述第二电容结构对应的第二介质层在垂直于所述基底的方向上的厚度；和/或，
所述第一电容结构对应的第一介质层在垂直于所述基底的方向上的厚度，小于所述第三电容结构对应的第三介质层在垂直于所述基底的方向上的厚度。
可选的，所述第一电容结构的第二极板中位于对应的第一交叠区域的部分包括的坡度角，大于所述第二电容结构的第二极板中位于对应的第一交叠区域的部分包括的坡度角；和/或，
所述第一电容结构的第二极板中位于对应的第一交叠区域的部分包括的坡度角，大于所述第三电容结构的第二极板中位于对应的第一交叠区域的部分包括的坡度角。
可选的，所述第一功能层包括复合金属图形，所述复合金属图形包括沿远离所述基底的方向依次层叠设置的第一金属子图形、第二金属子图形和第三金属子图形，所述第一金属子图形与所述第三金属子图形的材料相同；
在刻蚀形成所述第一功能层时，所述第一功能层具有的目标坡度角与所述第三金属子图形的刻蚀速率成反比。
基于上述阵列基板的技术方案，本发明的第二方面提供一种显示装置，包括上述阵列基板。
基于上述阵列基板的技术方案，本发明的第三方面提供一种阵列基板的制作方法，用于制作上述阵列基板，所述制作方法包括：
在基底上形成第一功能层，所述第一功能层在所述基底上形成段差区域，所述第一功能层位于所述段差区域的部分具有目标坡度角；
在所述第一功能层背向所述基底的一侧形成第二功能层，所述第二功能层覆盖所述段差区域；所述目标坡度角为所述第二功能层满足预设厚度条件下的最大坡度角；所述预设厚度为所述第二功能层在满足其自身功能需求、且在所述段差区域不会发生断裂的厚度；
所述第一功能层的所述目标坡度角和所述第二功能层的预设厚度满足关系式：
Tan(a)-1≤N(x-y)/y≤Tan(a)+1；
其中，N=z×W×KIC，z为常数，W为预设值，KIC为所述第二功能层的断裂韧性参数，x为所述第二功能层的预设厚度，y为所述第一功能层在所述段差区域形成的段差在垂直于所述基底的方向上的高度，a为所述第一功能层的所述目标坡度角。
本发明提供的技术方案中，通过设置所述第一功能层位于所述段差区域的部分具有目标坡度角，所述目标坡度角为所述第二功能层满足预设厚度条件下的最大坡度角；所述预设厚度为所述第二功能层在满足其自身功能需求、且在所述段差区域不会发生断裂的厚度；使得所述阵列基板在实现了所述第一功能层具有最大的坡度角的同时，保证了所述第二功能层具有满足其自身功能需求、且在所述段差区域不会发生断裂的最小厚度，因此，本发明实施例提供的阵列基板在保证所述功能层不断裂的情况下，实现了最大的坡度角和最薄的第二功能层，使得阵列基板能够更好的应用于薄型化以及高分辨率显示产品中，同时更好的提升阵列基板的产品良率，降低原材料成本。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的阵列基板的第一截面示意图；
图2为本发明实施例提供的阵列基板的第二截面示意图；
图3为本发明实施例提供的阵列基板的第三截面示意图；
图4为本发明实施例提供的阵列基板的第四截面示意图；
图5为本发明实施例提供的阵列基板的第五截面示意图；
图6为本发明实施例提供的阵列基板的第六截面示意图；
图7为本发明实施例提供的阵列基板的第七截面示意图；
图8为本发明实施例提供的第一电容结构的截面示意图；
图9为本发明实施例提供的第二电容结构的截面示意图；
图10为本发明实施例提供的第三电容结构的截面示意图；
图11为本发明实施例提供的显示区域和周边区域的电容结构的第一示意图；
图12为本发明实施例提供的显示区域和周边区域的电容结构的第二示意图；
图13为本发明实施例提供的第一功能层的第一截面示意图；
图14为本发明实施例提供的第一功能层的第二截面示意图；
图15为本发明实施例提供的断裂韧性与屈服强度的关系曲线图；
图16为本发明实施例提供的阵列基板的第八截面示意图；
图17为本发明实施例提供的在基底上形成缓冲层的示意图；
图18 为本发明实施例提供的对有源薄膜进行激光退火的示意图；
图19为本发明实施例提供的形成有源层的示意图；
图20为本发明实施例提供的形成第一栅极绝缘层的示意图；
图21为本发明实施例提供的形成第一栅金属图形的示意图；
图22为本发明实施例提供的进行重掺杂工艺的示意图；
图23为本发明实施例提供的形成第二栅极绝缘层的示意图；
图24为本发明实施例提供的形成第二栅金属图形的示意图；
图25为本发明实施例提供的形成层间绝缘层的示意图；
图26为本发明实施例提供的形成过孔的第一示意图；
图27为本发明实施例提供的形成源漏金属图形的示意图；
图28为本发明实施例提供的形成平坦层的示意图；
图29为本发明实施例提供的形成阳极图形的示意图；
图30为本发明实施例提供的形成像素界定层的示意图。
具体实施方式
为了进一步说明本发明实施例提供的阵列基板及其制作方法、显示装置，下面结合说明书附图进行详细描述。
显示产品包括的阵列基板中形成有电路结构，该电路结构中一般包括薄膜晶体管、电容、电极结构和信号线等，薄膜晶体管、电容、电极结构和信号线中包括的功能层中至少部分为图形化的功能图形，这些功能图形会在阵列基板中产生段差区域，段差区域中包括由所述功能图形形成的具有一定坡度角的台阶，这样就使得阵列基板中覆盖段差区域的功能层需要跨越段差区域的台阶，从而导致该功能层存在容易在台阶处断裂的风险。
以所述功能图形包括导电金属图形，覆盖该功能图形的功能层包括绝缘层为例，由于导电金属图形会形成段差区域，绝缘层需要跨越该段差区域的台阶，导致绝缘层存在容易在台阶处断裂的风险，而绝缘层发生断裂，可能进一步导致形成在绝缘层上的导电图形与该金属图形发生短路，影响阵列基板的良率。
相关技术中为了避免该功能层在台阶处断裂，一般会增加该功能层的厚度，但是这种处理方式不利于阵列基板在薄型化显示产品中的应用。
基于上述问题的存在，本发明提供如下技术方案：
如图1所示，本发明实施例提供了一种阵列基板，包括：基底10，以及层叠设置在所述基底10上的第一功能层20和第二功能层30；所述第一功能层20在所述基底10上形成段差区域40，所述第二功能层30覆盖所述段差区域40；所述第一功能层20位于所述段差区域的部分具有目标坡度角a，所述目标坡度角a为所述第二功能层30满足预设厚度条件下的最大坡度角；所述预设厚度为所述第二功能层30在满足其自身功能需求、且在所述段差区域40不会发生断裂的厚度。
具体地，所述阵列基板中包括多种膜层，示例性的，包括：层叠设置的第一栅金属层、栅绝缘层、第二栅金属层、层间绝缘层、第一源漏金属层、第一平坦层、第二源漏金属层、第二平坦层和阳极层等，但不仅限于此。
所述第一栅金属层、第二栅金属层、第一源漏金属层、第二源漏金属层和阳极层均包括对应的多个功能图形，各功能图形会形成对应的段差区域；所述栅绝缘层、层间绝缘层、第一平坦层和第二平坦层均为整层的膜层，但这些整层的膜层上会形成有过孔，整层膜层会在所述过孔的附近形成对应的段差区域。
示例性的，所述第一功能层20可包括：所述多个功能图形中的一个或多个，也可以包括上述形成有过孔的整层膜层；同样的，所述第二功能层30也可包括：所述多个功能图形中的一个或多个，以及上述形成有过孔的整层膜层，只需满足所述多个功能图形中的一个或多个，以及上述形成有过孔的整层膜层能够覆盖段差区域即可。
需要说明，所述功能图形形成的段差区域可以位于该功能图形的边缘部分，也可以位于该功能图形被所述边缘部分包围的中间部分；更详细地说，形成在所述功能图形边缘部分的段差区域，一般为该边缘部分与该边缘部分所在平面之间形成的段差；形成在所述功能图形中间部分的段差，一般为该中间部分覆盖了不平坦的区域（如：底层图形产生的段差区域），使得在中间部分中产生段差，或者使得中间部分与所述边缘部分之间形成段差。
另外，所述段差区域的具体范围可根据实际需要划定，示例性的，所述段差区域为所述功能图形产生的台阶所在的区域；或者，所述段差区域为以所述功能图形产生的台阶为中心，附近预设范围内的区域。
此外，对于所述预设厚度为所述第二功能层30在满足其自身功能需求、且在所述段差区域不会发生断裂的厚度，解释如下：“满足其自身功能需求”是指所述第二功能层30的厚度要能够满足其自身的功能需要，例如：当所述第二功能层30为绝缘层时，其厚度的设置要能够保证其绝缘性能满足需求；当该绝缘层作为电容中的介质层时，其厚度的设置要能够保证电容的容值满足需要；当所述第二功能层30为平坦层时，其厚度的设置要保证其平坦性满足需求。值得注意，当所述第二功能层30在垂直于其自身的延伸方向上厚度均一时，且所述第二功能层30同时覆盖同层设置的多个具有不同坡度角的第一功能图形时，要保证该第二功能层30在各第一功能图形产生的段差区域均不会发生断裂。
由于与所述第二功能层30断裂风险相关的因素包括：第二功能层30需要在段差区域爬升的台阶的坡度角的大小，以及所述第二功能层30的厚度；其中，台阶的坡度角越大，越有利于紧凑功能图形的布局，从而更有利于阵列基板在高分辨率显示产品中的应用，但是台阶的坡度角越大一定厚度的功能层的在台阶处断裂的风险越大；而所述第二功能层30在满足其自身功能需求的情况下，厚度越厚越不容易在段差区域发生断裂，但是厚度过厚不利于阵列基板在薄型化显示产品中的应用；因此，基于上述因素，可找到第二功能层30的厚度与其跨越的台阶的坡度角之间的对应关系，以实现在保证所述第二功能层30不断裂的情况下，实现最大的坡度角和最薄的第二功能层30。
本发明实施例提供的阵列基板中，通过设置所述第一功能层20位于所述段差区域的部分具有目标坡度角，所述目标坡度角为所述第二功能层30满足预设厚度条件下的最大坡度角；所述预设厚度为所述第二功能层30在满足其自身功能需求、且在所述段差区域不会发生断裂的厚度；使得所述阵列基板在实现了所述第一功能层20具有最大的坡度角的同时，保证了所述第二功能层30具有满足其自身功能需求、且在所述段差区域不会发生断裂的最小厚度，因此，本发明实施例提供的阵列基板在保证所述功能层不断裂的情况下，实现了最大的坡度角和最薄的第二功能层30，使得阵列基板能够更好的应用于薄型化以及高分辨率显示产品中，同时更好的提升阵列基板的产品良率，降低原材料成本。
在一些实施例中，所述第一功能层20的所述目标坡度角和所述第二功能层30的预设厚度满足关系式：
Tan(a)-1≤N(x-y)/y≤Tan(a)+1 公式（1）
其中，N=z×W×KIC，z为常数，W为预设值，KIC为所述第二功能层30的断裂韧性参数，x为所述第二功能层30的预设厚度，y为所述第一功能层20在所述段差区域形成的段差在垂直于所述基底10的方向上的高度，a为所述第一功能层20的所述目标坡度角。
具体地，韧性为物理学概念，表示材料在塑性变形和破裂过程中吸收能量的能力，韧性越好，则发生脆性断裂的可能性越小。韧性是材料科学及冶金学上的重要参数，韧性是指材料受到使其发生形变的力时对折断的抵抗能力，其定义为材料在断裂前所能吸收的能量与体积的比值。
断裂韧性是阻止宏观裂纹失稳扩展能力的度量，也是材料抵抗脆性破坏的韧性参数，它和裂纹本身的大小、形状及外加应力大小无关，是材料固有的特性，只与材料本身、热处理及加工工艺有关。断裂韧性常用断裂前物体吸收的能量或外界对物体所作的功表示，例如：应力-应变曲线下的面积。韧性材料因具有大的断裂伸长值，所以有较大的断裂韧性，而脆性材料一般断裂韧性较小。
影响断裂韧性高低的因素包括外部因素和内部因素；其中，外部因素包括板材或构件截面的尺寸、服役条件下的温度和应变速率等，材料的断裂韧性随着板材或构件截面尺寸的增加而逐渐减小，最后趋于一稳定的最低值，即平面应变断裂韧性KIC，这是一个从平面应力状态向平面应变状态的转化过程。
断裂韧性随温度的变化关系和冲击韧性的变化相类似，随着温度的降低，断裂韧性可以有一急剧降低的温度范围，低于此温度范围，断裂韧性趋于一数值很低的下平台，温度再降低也不大改变了。
关于材料在高温下的断裂韧性，Hahn和Rosenfied提出了以下经验公式：
Figure DEST_PATH_IMAGE001
公式（2）
式中： n为高温下材料的应***化指数；E为高温下材料的弹性模量，单位MPa；
Figure DEST_PATH_IMAGE002
为高温下材料的屈服强度；MPa；
Figure DEST_PATH_IMAGE003
高温下单向拉伸时的断裂真应变。
应变速率对断裂韧性参数的影响和温度的影响相似，增加应变速率和降低温度的影响是一致的。
内部因素包括材料成分和内部组织等。作为材料成分与内部组织因素的综合，材料强度是一宏观表现。从力学上而不是冶金学的角度，人们总是首先从材料的强度变化出发来探讨断裂韧性的高低，只要知道材料强度，就可大致推断材料的断裂韧性。
如图15所示，为AISI 4340（40CrNiMo）钢的断裂韧性和经淬火、回火热处理成不同屈服强度后的相互关系，图中横坐标代表屈服强度
Figure 633511DEST_PATH_IMAGE002
，单位为MPa，纵坐标代表断裂韧性参数KIC，单位为MPa·m1/2。可见，断裂韧性是随材料屈服强度的降低而不断升高的。这一试验结果是有代表性的，大多数低合金钢均有此变化规律，即使像马氏体时效钢（18Ni）也是如此，只不过同样强度下断裂韧性值较高些而已。
断裂韧性在国际单位制中是用焦耳每立方米（J/m3）来测量，在英制中是用磅力每平方英寸来测量，韧性的单位是MPa·m1/2。
上述公式（1）中的z为常数，可取值在1~1.1之间（可包括端点值），单位为：Mpa^-1·m^-1/2；Tan(a)为目标坡度角a的正切函数。 W为与第二功能层形成的工艺方法，具体层间结构等相关的经验值，W取值在0.4~2.2之间（可包括端点值）。
示例性的，若所述第二功能层30为无机层，则系数N的取值范围大致在0.9-1.1之间（可包括端点值）；若所述第二功能层30为有机层，N的取值范围大致在0.8-0.9之间（可包括端点值）。
另外，所述第一功能层20在所述段差区域形成的段差在垂直于所述基底10的方向上的高度，即为：所述第一功能层20在所述段差区域具有的台阶在垂直于所述基底10的方向上的高度。
上述实施例提供的阵列基板中，通过对产生的段差区域的第一功能层20和覆盖段差区域的第二功能层30的材料特性、形成工艺、厚度以及断裂韧性的分析，总结了第二功能层30的厚度和第一功能层20在段差区域形成的坡度角的内在关系，从而在保证第二功能层30在段差区域不产生断裂的情况下，使得所述第一功能图形201具有最大的坡度角，使得阵列基板能够更好的应用于薄型化以及高分辨率显示产品中，同时更好的提升阵列基板的产品良率，降低原材料成本。
如图2所示，在一些实施例中，所述第一功能层20包括第一功能图形201，所述第一功能图形201在所述基底10上形成第一段差区域401；
所述第二功能层30包括：设置于所述第一功能图形201背向所述基底10的表面的第一功能膜层301，以及设置于所述第一功能膜层301背向所述基底10的表面的第二功能膜层302；所述第一功能膜层301和所述第二功能膜层302均覆盖所述第一段差区域401，所述第一功能膜层301和所述第二功能膜层302的断裂韧性参数大致相同；
在垂直于所述第一功能膜层301的延伸方向，所述第一功能膜层301的厚度均匀，在垂直于所述第二功能膜层302的延伸方向，所述第二功能膜层302的厚度均匀；
所述第一功能图形201位于所述第一段差区域401的部分具有第一目标坡度角a1，所述第一目标坡度角a1为所述第一功能膜层301和所述第二功能膜层302满足第一预设厚度条件下的最大坡度角；所述第一预设厚度为所述第一功能膜层301和所述第二功能膜层302在满足各自功能需求、且在所述第一段差区域401均不发生断裂时，所述第一功能膜层301具有的厚度与所述第二功能膜层302具有的厚度之和。
具体地，所述第一功能层20和所述第二功能层30的具体结构多种多样，示例性的，所述第一功能层20包括第一功能图形201，所述第二功能层30包括：设置于所述第一功能图形201背向所述基底10的表面的第一功能膜层301，以及设置于所述第一功能膜层301背向所述基底10的表面的第二功能膜层302；其中，所述第一功能图形201可选为第一栅金属层包括的第一栅金属图形，该第一栅金属图形与所述基底10之间可设置有第一栅极绝缘层50；所述第一功能膜层301可选为第二栅极绝缘层，所述第二功能膜层302可选为层间绝缘层（ILD层）。
所述第二栅极绝缘层和所述层间绝缘层均可采用氮化硅或氧化硅，或者二者的组合来形成，即所述第二栅极绝缘层和所述层间绝缘层所采用的材料相同，制作工艺相同（如：采用等离子体增强化学的气相沉积法），因此所述第一功能膜层301和所述第二功能膜层302的断裂韧性参数大致相同。
在计算所述第一功能图形201的坡度角时，由于在垂直于所述第一功能膜层301的延伸方向，所述第一功能膜层301的厚度均匀，在垂直于所述第二功能膜层302的延伸方向，所述第二功能膜层302的厚度均匀，因此，所述第一功能膜层301和所述第二功能膜层302的厚度可取各自在垂直于其自身延伸方向上的厚度；同时由于所述第一功能膜层301和所述第二功能膜层302的断裂韧性参数大致相同，可将所述第一功能膜层301的厚度和所述第二功能膜层302的厚度相加后，作为所述第一预设厚度，即所述公式（1）中的x值。
所述第一功能图形201在所述第二段差区域402形成的段差在垂直于所述基底10的方向上的高度，即为所述公式（1）中的y值。
将上述x值、y值以及对应的N值代入上述公式（1）中，即可得到所述第一功能图形201在所述第一段差区域401对应的第一目标坡度角a1；示例性的，当所述第一功能图形201为第一栅金属图形，所述第一功能膜层301为第二栅极绝缘层，所述第二功能膜层302为层间绝缘层时，通过所述公式（1），可计算得到所述第一目标坡度角a1的范围在40°-45°之间（可取端点值）。
上述实施例提供的阵列基板中，由于在所述第一功能图形201上，采用了相同工艺、相同材料形成了覆盖所述第一段差区域401的第一功能膜层301和第二功能膜层302，使得所述第一功能图形201上形成了较厚的第二功能层30，因此，在计算所述第一目标坡度角a1时，可将所述第一功能膜层301和所述第二功能膜层302的厚度相加，作为所述第一预设厚度，并可基于该第一预设厚度确定所述第一功能图形201对应的第一目标坡度角a1，从而在保证第二功能层30在段差区域不产生断裂的情况下，使得所述第一功能图形201具有最大的坡度角，使得阵列基板能够更好的应用于薄型化以及高分辨率显示产品中，同时更好的提升阵列基板的产品良率，降低原材料成本。
如图2所示，在一些实施例中，所述第一功能层20还包括第二功能图形202，所述第二功能图形202与所述第一功能图形201同层同材料设置，所述第二功能图形202在所述基底10上形成第二段差区域402；
所述第一功能膜层301覆盖所述第二段差区域402；
所述第二功能图形202位于所述第二段差区域402的部分具有第二目标坡度角a2，所述第二目标坡度角a2为所述第一功能膜层301满足第二预设厚度条件下的最大坡度角；所述第二预设厚度为所述第一功能膜层301在满足其自身功能需求、且在所述第二段差区域402不发生断裂时，所述第一功能膜层301具有的厚度；
所述第二目标坡度角a2小于所述第一目标坡度角a1。
具体地，所述第一功能层20还可以包括第二功能图形202，所述第二功能图形202与所述第一功能图形201同层同材料设置，即所述第二功能图形202与所述第一功能图形201能够通过同一次构图工艺同时形成，示例性的，所述第一功能图形201和所述第二功能图形202均为第一栅金属层包括的第一栅金属图形，且所述第一功能图形201和所述第二功能图形202相互独立。
所述第二功能层30中包括的所述第一功能膜层301能够覆盖所述第二功能图形202形成的第二段差区域402，这样在计算所述第二功能图形202在所述第二段差区域402的第二目标坡度角a2时，可将所述第一功能膜层301在满足其自身功能需求、且在所述第二段差区域402不发生断裂时所述第一功能膜层301对应的厚度，作为所述第二预设厚度，即所述公式（1）中的x值。
所述第二功能图形202在所述第二段差区域402形成的段差在垂直于所述基底10的方向上的高度，即为所述公式（1）中的y值。
将上述x值、y值以及对应的N值代入上述公式（1）中，即可得到所述第二功能图形202在所述第二段差区域402对应的第二目标坡度角a2；示例性的，当所述第二功能图形202为第一栅金属图形，所述第一功能膜层301为第二栅极绝缘层时，通过所述公式（1），可计算得到所述第二目标坡度角a2的范围在26°-29°之间（可取端点值）。
上述实施例提供的阵列基板中，由于覆盖所述第二段差区域402的第一功能膜层301较薄，小于覆盖所述第一段差区域401的第二功能层30（即所述第一功能膜层301与所述第二功能膜层302）的厚度，因此，计算得到的第二目标坡度角a2小于所述第一目标坡度角a1。
上述实施例提供的阵列基板中，在保证第一功能膜层301满足其自身功能需求、且在第二段差区域402不产生断裂的情况下，使得所述第二功能图形202具有最大的坡度角，从而使得阵列基板能够更好的应用于薄型化以及高分辨率显示产品中，同时更好的提升阵列基板的产品良率，降低原材料成本。
如图2所示，在一些实施例中，所述第一功能层20还包括第三功能图形203，所述第三功能图形203位于所述第一功能膜层301背向所述基底10的一侧，所述第三功能图形203在所述基底10上形成第三段差区域403；
所述第二功能膜层302覆盖所述第三段差区域403；
所述第三功能图形203位于所述第三段差区域403的部分具有第三目标坡度角a3，所述第三目标坡度角a3为所述第二功能膜层302满足第三预设厚度条件下的最大坡度角；所述第三预设厚度为所述第二功能膜层302在满足其自身功能需求、且在所述第三段差区域403不发生断裂时，所述第二功能膜层302具有的厚度；
所述第三目标坡度角a3大于所述第二目标坡度角a2，小于所述第一目标坡度角a1。
具体地，所述第一功能层20还可以包括第三功能图形203，示例性的，所述第三功能图形203为第二栅金属层包括的第二栅金属图形。
所述第三功能图形203位于所述第一功能膜层301背向所述基底10的一侧，所述第三功能图形203在所述基底10上形成第三段差区域403，示例性的，该第三段差区域403在所述基底10上的正投影与所述第一功能图形201在所述基底10上的正投影不交叠，且与所述第二功能图形202在所述基底10上的正投影不交叠。
另外，可设置所述第三功能图形203在所述基底10上的正投影与所述第二功能图形202在所述基底10上的正投影交叠，使得所述第二功能图形202与所述第三功能图形203能够形成为电容结构。
所述第二功能层30中包括的所述第二功能膜层302能够覆盖所述第三功能图形203形成的第三段差区域403，这样在计算所述第三功能图形203在所述第三段差区域403的第三目标坡度角a3时，可将所述第二功能膜层302在满足其自身功能需求、且在所述第三段差区域403不发生断裂时所述第二功能膜层302对应的厚度，作为所述第三预设厚度，即所述公式（1）中的x值。
所述第三功能图形203在所述第三段差区域403形成的段差在垂直于所述基底10的方向上的高度，即为所述公式（1）中的y值。
将上述x值、y值以及对应的N值代入上述公式（1）中，即可得到所述第三功能图形203在所述第三段差区域403对应的第三目标坡度角a3；示例性的，当所述第三功能图形203为第二栅金属图形，所述第二功能膜层302为层间绝缘层时，通过所述公式（1），可计算得到所述第三目标坡度角a3的范围在35°-39°之间（可取端点值）。
上述实施例提供的阵列基板中，由于覆盖所述第三段差区域403的第一功能膜层301的厚度，大于覆盖所述第二段差区域402的第一功能膜层301的厚度，且小于覆盖所述第一段差区域401的第二功能层30（即所述第一功能膜层301与所述第二功能膜层302）的厚度，因此，计算得到的所述第三目标坡度角a3大于所述第二目标坡度角a2，小于所述第一目标坡度角a1。
上述实施例提供的阵列基板中，在保证第二功能膜层满足其自身功能需求、且在第三段差区域不产生断裂的情况下，使得所述第三功能图形具有最大的坡度角，从而使得阵列基板能够更好的应用于薄型化以及高分辨率显示产品中，同时更好的提升阵列基板的产品良率，降低原材料成本。
如图2和图3所示，在一些实施例中，所述第一功能层20包括第四功能图形204，所述第四功能图形204在所述基底10上形成沿远离所述基底10的方向依次排布的至少两个第四段差区域404；
所述第二功能层30包括设置于所述第四功能图形204背向所述基底10的一侧的平坦层，所述平坦层完全覆盖所述第四功能图形204；
所述第四功能图形204位于各所述第四段差区域404的部分具有对应的第四目标坡度角a4，该第四目标坡度角a4为：所述平坦层中位于该第四目标坡度角a4对应的第四段差区域404的第一部分在满足第四预设厚度条件下的最大坡度角；该第四预设厚度为所述第一部分在满足其自身功能需求、且在该第四段差区域404不发生断裂时，所述第一部分在垂直于所述基底10的方向上具有的最薄厚度。
具体地，所述第一功能层20还可以包括第四功能图形204，示例性的，所述第四功能图形204为第一源漏金属层包括的第一源漏金属图形；或者，所述第四功能图形204为第二源漏金属层包括的第二源漏金属图形。
所述第四功能图形204在所述基底10上形成沿远离所述基底10的方向依次排布的至少两个第四段差区域404；示例性的，该至少两个第四段差区域404中，最靠近所述基底10的第四段差区域404为所述第四功能图形204边缘部分自身形成的段差区域，除该段差区域外，其它远离所述基底10的第四段差区域404均为由于所述第四功能图形204覆盖了底层段差而形成的第四段差区域404。
所述第二功能层30中还包括设置于所述第四功能图形204背向所述基底10的一侧的平坦层，所述平坦层能够完全覆盖所述第四功能图形204，即能够覆盖所述第四功能图形204形成的第四段差区域404，由于所述平坦层的作用即为填平其下方的段差，使得平坦层背向所述基底10的表面平坦化，因此，在垂直于所述基底10的方向上，所述平坦层在不同区域的厚度存在不同，这样在计算位于不同第四段差区域404的第四目标坡度角a4时，对于公式（1）中的x值，应做不同的选取，从而使得所述第四功能图形204位于各所述第四段差区域404的部分具有对应的第四目标坡度角a4。
更详细地说，如图2所示，以所述第四功能图形204边缘部分形成的第四段差区域404为例，该第四段差区域404对应的第四目标坡度角a4为：所述平坦层中覆盖该第四段差区域404的第一部分在满足第四预设厚度条件下的最大坡度角；该第四预设厚度为所述第一部分在满足其自身功能需求、且在该第四段差区域404不发生断裂时，所述第一部分在垂直于所述基底10的方向上具有的最薄厚度，即图2中的d1。
在计算该第四段差区域404对应的第四目标坡度角a4时，可将所述第一部分在垂直于所述基底10的方向上具有的最薄厚度d1，作为所述第四预设厚度，即所述公式（1）中的x值。所述第四功能图形204在该第四段差区域404形成的段差在垂直于所述基底10的方向上的高度d4，即为所述公式（1）中的y值。将上述x值、y值以及对应的N值代入上述公式（1）中，即可得到所述第四功能图形204在该第四段差区域404对应的第四目标坡度角a4。
上述实施例提供的阵列基板中，在保证平坦层满足其自身功能需求、且在第四段差区域404不产生断裂的情况下，使得所述第四功能图形204具有最大的坡度角，从而使得阵列基板能够更好的应用于薄型化以及高分辨率显示产品中，同时更好的提升阵列基板的产品良率，降低原材料成本。
如图2所示，在一些实施例中，所述第一功能层20包括第一功能图形201，所述第一功能图形201在所述基底10上形成第一段差区域401；
所述第二功能层30包括：设置于所述第一功能图形201背向所述基底10的一侧的第一功能膜层301，以及设置于所述第一功能膜层301背向所述基底10的一侧的第二功能膜层302；所述第一功能膜层301和所述第二功能膜层302均覆盖所述第一段差区域401；
所述第四功能图形204位于所述第二功能膜层302背向所述基底10的一侧，所述第四功能图形204覆盖所述第一段差区域401。
具体地，从图2所示的结构来看，所述第四功能图形204位于所述第二功能膜层302背向所述基底10的一侧，且所述第四功能图形204覆盖所述第一段差区域401，因此，所述第四功能图形204形成两个第四段差区域404，其中一个第四段差区域404位于第四功能图形204的边缘部分，另一个第四段差区域404在所述基底10上的正投影与所述第一段差区域401在所述基底10上的正投影交叠。
示例性的，当所述第四功能图形204为第一源漏金属图形，所述第二功能层30为平坦层时，通过所述公式（1），可计算得到所述第四功能图形204的边缘部分对应的第四目标坡度角a4的范围在60°-75°之间（可取端点值）。
需要说明，由于平坦层的厚度较厚，一般在2um-4um之间，同时由于采用Coating工艺，反应液（如：显影液）在大坡度角下的反应会受到金属坡度角的影响，从而造成反应不充分，因此，在代入公式（1）中计算时，N的取值相比于无机层的情况小。
值得注意，图2所示的结构中，第二功能膜层302和平坦层同时覆盖所述第三段差区域403，但由于所述第二功能膜层302所采用的材料一般为无机材料，所述平坦层所采用的材料一般为有机材料，二者的制作工艺不同，使得公式（1）中的N不同，如：所述第平坦层采用Coating工艺，所述第二功能膜层302采用等离子体增强化学的气相沉积法制作，因此，在计算所述第三目标在计算所述第三段差区域403对应的第三目标坡度角a3时，不能够将第二功能膜层302和平坦层的厚度相加代入公式（1）中。
如图3所示，在一些实施例中，所述平坦层包括第二平坦层PLN2，所述阵列基板还包括第一平坦层PLN1，所述第四功能图形204位于所述第一平坦层PLN1背向所述基底10的表面。
具体地，当所述阵列基板为上述结构时，所述第四功能图形204可具体为第二源漏金属图形，由于第一平坦层PLN1覆盖的下层膜层结构会在某些位置不够平整，使得所述第一平坦层PLN1背向基底10的表面存在起伏现象，从而导致形成在所述第一平坦层PLN1背向所述基底10的表面的所述第四功能图形204形成多处第四段差区域404（图中仅示出了一处）。
示例性的，当所述第四功能图形204为第二源漏金属图形，所述第二功能层30为第二平坦层PLN2时，通过所述公式（1），可计算得到所述第四功能图形204的边缘部分对应的第四目标坡度角a4的范围在60°-85°之间（可取端点值）。
如图4所示，在一些实施例中，所述第一功能层20包括沿远离所述基底10的方向依次层叠设置的第五功能图形205和第六功能图形206；
所述第二功能层30包括设置于所述第五功能图形205和所述第六功能图形206之间的第二功能膜层302，以及设置于所述第六功能图形206背向所述基底10的一侧的平坦层PLN；其中，所述第二功能膜层302上设置有第一过孔，所述第二功能膜层302在所述第一过孔的边缘形成第五段差区域405；
所述第六功能图形206通过所述第一过孔与所述第五功能图形205耦接，所述第六功能图形206覆盖所述第五段差区域405，在所述第五段差区域405对应的位置形成第六段差区域406；
所述第六功能图形206位于所述第六段差区域406的部分具有第六目标坡度角a6，所述第六目标坡度角a6为：所述平坦层中位于所述第六段差区域406的第二部分满足第六预设厚度条件下的最大坡度角；该第六预设厚度为所述第二部分在满足其自身功能需求、且在所述第六段差区域406不发生断裂时，在垂直于所述基底10的方向上具有的最薄厚度；
所述第二功能膜层302在所述第五段差区域405的坡度角a5，与所述第六目标坡度角a6大致相等。
示例性的，所述第五功能图形205可选为第二栅金属图形，在所述第五栅金属图形与所述基底10之间可设置有第一栅金属图形60；所述第六功能图形206可选为第一源漏金属图形。
所述第二功能膜层302可包括设置于所述第五功能图形205和所述第六功能图形206之间的第二功能膜层302，以及设置于所述第六功能图形206背向所述基底10的一侧的平坦层；所述第二功能膜层302可选为层间绝缘层，所述第二功能膜层302上设置有第一过孔，所述第二功能膜层302能够在所述第一过孔的边缘形成第五段差区域405。
所述第六功能图形206通过所述第一过孔与所述第五功能图形205耦接，因此所述第六功能图形206覆盖所述第一过孔的边缘，进而覆盖所述第一过孔边缘处形成的所述第五段差区域405，并在所述第五段差区域405对应的位置形成第六段差区域406。
更详细地说，如图4所示，所述第六段差区域406对应的第六目标坡度角a6为：所述平坦层中覆盖该第六段差区域406的第二部分在满足第六预设厚度条件下的最大坡度角；该第六预设厚度为所述第二部分在满足其自身功能需求、且在该第六段差区域406不发生断裂时，所述第二部分在垂直于所述基底10的方向上具有的最薄厚度，即图4中的d2。
在计算该第六段差区域406对应的第六目标坡度角a6时，可将所述第二部分在垂直于所述基底10的方向上具有的最薄厚度d2，作为所述第六预设厚度，即所述公式（1）中的x值。所述第六功能图形206在该第六段差区域406形成的段差在垂直于所述基底10的方向上的高度d6，即为所述公式（1）中的y值。将上述x值、y值以及对应的N值代入上述公式（1）中，即可得到所述第六功能图形206在该第六段差区域406对应的第六目标坡度角a6。
需要说明，当所述第六功能图形206为第一源漏金属图形时，由于金属断裂韧性很高，在过孔处不易断裂，而且由于平坦层厚度较厚，因此，计算得到的第六目标坡度角a6较大，范围约在60°-85°之间（可包括端点值）。
由于所述第六目标坡度角a6并非刻蚀形成，而是由于覆盖了所述第五段差区域405才形成的，即所述第六功能图形206在第六段差区域406对应的坡度角，由其覆盖的第五功能图形205在第五段差区域405对应的坡度角决定，所述第六功能图形206在第六段差区域406对应的坡度角，与所述第五功能图形205在第五段差区域405对应的坡度角a5大致相同，因此，在计算得到所述第六目标坡度角a6的角度值后，可将所述第五功能图形205在所述第五段差区域405对应的坡度角制作为该角度值，这样后续形成的第六功能图形206可自然在所述第六段差区域406具有该角度值。
上述实施例提供的阵列基板中，在保证平坦层满足其自身功能需求、且在第六段差区域406不产生断裂的情况下，使得所述第六功能图形206具有最大的坡度角，从而使得阵列基板能够更好的应用于薄型化以及高分辨率显示产品中，同时更好的提升阵列基板的产品良率，降低原材料成本。
如图5和图6所示，在一些实施例中，所述第一功能层20包括：
设置于所述基底10上的第七功能图形207，所述第七功能图形207在所述基底10上形成第七段差区域407；
设置于所述第七功能图形207背向所述基底10的一侧的第八功能图形208，所述第八功能图形208包括：覆盖所述第七段差区域407的第三部分2083，覆盖所述第七功能图形207除位于所述第七段差区域407之外的其余部分的第四部分2084，以及未覆盖所述第七功能图形207的第五部分2085；
设置于所述第八功能图形208背向所述基底10的一侧的平坦层PLN，所述平坦层PLN上设置有第二过孔，所述第二过孔在所述基底10上的正投影位于所述第八功能图形208在所述基底10上的正投影的内部，所述平坦层在所述第二过孔的边缘形成第八段差区域408和第九段差区域409，所述第八段差区域408在所述基底10上的正投影与所述第四部分2084在所述基底10上的正投影交叠，所述第九段差区域409在所述基底10上的正投影与所述第五部分2085在所述基底10上的正投影交叠；
所述第二功能层30包括第二功能膜层302和第九功能图形209；其中，所述第二功能膜层302位于所述第七功能图形207和所述第八功能图形208之间，所述第九功能图形209位于所述平坦层背向所述基底10的一侧，且通过所述第二过孔与所述第八功能图形208耦接；所述第九功能图形209覆盖所述第八段差区域408和所述第九段差区域409；所述第九功能图形209沿垂直于其自身延伸方向的方向上厚度均匀；
所述平坦层位于所述第八段差区域408的部分具有第八目标坡度角a8，所述第八目标坡度角a8为：所述第九功能图形209满足第八预设厚度条件下的最大坡度角；该第八预设厚度为所述第九功能图形209在满足其自身功能需求、且在所述第八段差区域408不发生断裂时的厚度；
所述平坦层位于所述第九段差区域409的部分具有第九目标坡度角a9，所述第九目标坡度角a9为：所述第九功能图形209满足第九预设厚度条件下的最大坡度角；该第九预设厚度为所述第九功能图形209在满足其自身功能需求、且在所述第九段差区域409不发生断裂时的厚度。
具体地，所述第七功能图形207可选为第二栅金属图形，所述第八功能图形208可选为第一源漏金属图形，所述第九功能图形209可选为阳极图形；所述第二功能膜层302可选为层间绝缘层。
如图6所示，所述第八功能图形208包括：覆盖所述第七段差区域407的第三部分2083，覆盖所述第七功能图形207除位于所述第七段差区域407之外的其余部分的第四部分2084，以及未覆盖所述第七功能图形207的第五部分2085；在垂直于所述基底10的方向上，所述第四部分2084背向所述基底10的表面的第一高度，高于所述第五部分2085背向所述基底10的表面的第二高度，所述第三部分2083背向所述基底10的表面包括斜面，该斜面在垂直于所述基底10的方向上的第三高度介于所述第一高度和所述第二高度之间。
所述平坦层位于所述第八功能图形208背向所述基底10的一侧，且能够完全覆盖所述第八功能图形208，由于所述第八功能图形208中不同部分对应的高度不同，从而使得位于不同部分上所述平坦层具有厚度不同，即位于第四部分2084上的平坦层在垂直于所述基底10的方向上的厚度，小于位于所述第五部分2085上的平坦层在垂直于所述基底10的方向上的厚度。
所述平坦层上形成有所述第二过孔，所述第二过孔在所述基底10上的正投影位于所述第八功能图形208在所述基底10上的正投影的内部，示例性的，所述第二过孔在所述基底10上的正投影能够分别与所述第三部分2083在所述基底10上的正投影、所述第四部分2084在所述基底10上的正投影，以及所述第五部分2085在所述基底10上的正投影交叠。
所述平坦层在所述第二过孔的边缘形成第八段差区域408和第九段差区域409，示例性的，所述第八段差区域408在所述基底10上的正投影与所述第四部分2084在所述基底10上的正投影交叠，所述第九段差区域409在所述基底10上的正投影与所述第五部分2085在所述基底10上的正投影交叠。
所述第九功能图形209位于所述平坦层背向所述基底10的一侧，且能够通过所述第二过孔与所述第八功能图形208耦接；所述第九功能图形209覆盖所述第八段差区域408和所述第九段差区域409；所述第八功能图形208与所述第九功能图形209之间形成的接触区域在所述基底10上的正投影，能够分别与所述第三部分2083在所述基底10上的正投影、所述第四部分2084在所述基底10上的正投影，以及所述第五部分2085在所述基底10上的正投影交叠。
如图5所示，所述平坦层位于所述第八段差区域408的部分具有第八目标坡度角a8，所述第八目标坡度角a8为：所述第九功能图形209满足第八预设厚度条件下的最大坡度角；该第八预设厚度为所述第九功能图形209在满足其自身功能需求、且在所述第八段差区域408不发生断裂时的厚度；
更详细地说，如图5所示，所述第八段差区域408对应的第八目标坡度角a8为：所述第九功能图形209满足第八预设厚度条件下的最大坡度角；该第八预设厚度为所述第九功能图形209在满足其自身功能需求、且在所述第八段差区域408不发生断裂时的厚度。在计算该第八段差区域408对应的第八目标坡度角a8时，将所述第九功能图形209的厚度作为公式（1）中的x值；将所述平坦层在第八段差区域408形成的段差在垂直于所述基底10的方向上的高度d8，作为所述公式（1）中的y值。将上述x值、y值以及对应的N值代入上述公式（1）中，即可得到所述平坦层在该第八段差区域408对应的第八目标坡度角a8；示例性的，所述第八目标坡度角a8的取值范围在40°-50°之间（可包括端点值）。
如图6所示，所述第九段差区域409对应的第九目标坡度角a9为：所述第九功能图形209满足第九预设厚度条件下的最大坡度角；该第九预设厚度为所述第九功能图形209在满足其自身功能需求、且在所述第九段差区域409不发生断裂时的厚度。在计算该第九段差区域409对应的第九目标坡度角a9时，将所述第九功能图形209的厚度作为公式（1）中的x值；将所述平坦层在第九段差区域409形成的段差在垂直于所述基底10的方向上的高度d9，作为所述公式（1）中的y值。将上述x值、y值以及对应的N值代入上述公式（1）中，即可得到所述平坦层在该第九段差区域409对应的第九目标坡度角a9；示例性的，所述第九目标坡度角a9的取值范围在35°-45之间（可包括端点值）。
进一步地，如图6所示，第八目标坡度角a8大于第九目标坡度角a9，而由于d8小于d9，使得所述第九功能图形209在所述第八段差区域408的断裂风险较小；另外，所述第八目标坡度角a8的取值范围与d8正相关，同时所述第九目标坡度角a9的取值范围与d9正相关。
上述实施例提供的阵列基板中，在保证第九功能图形209满足其自身功能需求、且在第八段差区域408和第九段差区域409均不产生断裂的情况下，使得所述平坦层在所述第二过孔的边缘处具有最大的坡度角，从而使得阵列基板能够更好的应用于薄型化以及高分辨率显示产品中，同时更好的提升阵列基板的产品良率，降低原材料成本。
如图7所示，在一些实施例中，所述第七功能图形207在所述基底10上的正投影与所述第八功能图形208在所述基底10上的正投影形成第一交叠区域，所述第一交叠区域沿第一方向具有第一尺寸H1；
所述第八功能图形208中没有位于所述第一交叠区域的部分沿所述第一方向具有第二尺寸H2；
所述第九功能图形209与所述第八功能图形208形成第一接触区域，沿所述第一方向，所述第一接触区域的边界（如C点位置）与所述第八功能图形208的第一端（如A点位置）之间的最小距离为第一间距L1，所述第一接触区域的边界（如D点位置）与所述第八功能图形208的第二端（如B点位置）之间的最小距离为第二间距L2；所述第一端与所述第二端沿所述第一方向相对，所述第一端在所述基底10上的正投影与所述第七功能图形207交叠，所述第二端在所述基底10上的正投影与所述第七功能图形207不交叠；
所述第一尺寸H1与所述第二尺寸H2之间的差值对应的第一绝对值，与所述第一间距L1与所述第二间距L2之间的差值对应的第二绝对值成正比。
具体地，所述第一方向可选为：所述第八功能图形208在所述第七功能图形207位于所述第七段差区域407的斜面上的最短爬升方向F1，在所述基底10上投影后的方向，如图7中所示。
所述第一尺寸H1与所述第二尺寸H2之间的差值对应的第一绝对值，与所述第一间距L1与所述第二间距L2之间的差值对应的第二绝对值成正比，即|L1-L2|=M·k|H1-H2|，M为所述第八功能图形208正下方功能图形（如：金属图形）的数量，k取值在0.01~10之间（可包括端点值），k代表第七功能图形207和第八功能图形208在垂直于基底的方向上的重叠位置关系，k与第七目标坡度角a7、第八目标坡度角a8等角度，以及第七功能图形207和第八功能图形208的分布相关。
H1-H2的绝对值的最大取值是所述第八功能图形208沿所述第一方向的第一宽度，L1-L2的绝对值的最大取值是所述第一宽度减去所述第一接触区域沿所述第一方向的第二宽度；所述第二宽度取所述第一宽度的9/10时，当L2等于0时，L1-L2就等于所述第一宽度的1/10。值得注意，L1-L2最小值为0，H1-H2最小值为0。
示例性的，可设置M=1，L1-L2=0.01μm，H1-H2=0.1μm，k=0.1。
示例性的，可设置M=1，L1-L2=0.019μm，H1-H2=0.2μm，k=0.1。
示例性的，可设置M=1，L1-L2=0.032μm，H1-H2=0.3μm，k=0.11。
示例性的，可设置M=1，L1-L2=0.042μm，H1-H2=0.4μm，k=0.1。
示例性的，可设置M=1，L1-L2=0.05μm ，H1-H2=0.5μm ，k=0.1。
上述实施例提供的阵列基板中，通过合理的调节H1、H2、L1和L2，能够在保证所述第九功能图形209与所述第八功能图形208良好接触性能的同时，使得所述第七目标坡度角a7、第八目标坡度角a8以及所述第九目标坡度角a9最小化，从而更利于所述阵列基板应用于薄型化、高分辨率的显示装置中。
如图7所示，在一些实施例中，所述第一间距L1与所述第二间距L2之间的差值对应的第二绝对值，与所述第一间距L1与所述第八功能图形208沿所述第一方向上的第一宽度（即H1+H2）的比值成正比。
在一些实施例中，当所述第一尺寸H1大于所述第一间距L1时，所述第八目标坡度角a8大于所述第九目标坡度角a9；或者，所述第八目标坡度角a8与所述第九目标坡度角a9之间的差值，与所述第一尺寸H1成正比。
在一些实施例中，所述第八目标坡度角a8与所述第九目标坡度角a9之间的差值小于所述第七功能图形207在所述第七段差区域407具有的第七目标坡度角a7；所述第七目标坡度角a7为所述第二功能膜层302满足第七预设厚度条件下的最大坡度角；所述第七预设厚度为所述第二功能膜层302在满足其自身功能需求、且在所述第七段差区域407不会发生断裂的厚度。
上述实施例提供的阵列基板中，通过合理的调节H1、H2、L1和L2，能够在保证所述第九功能图形209与所述第八功能图形208良好接触性能的同时，使得所述第七目标坡度角a7、第八目标坡度角a8以及所述第九目标坡度角a9最小化，从而更利于所述阵列基板应用于薄型化、高分辨率的显示装置中。
在计算所述第七目标坡度角a7时，可将所述第二功能膜层302的厚度代入公式（1）中的x，将所述第七功能图形207在垂直于所述基底10的方向上的厚度代入公式（1）中的y，再选取合适的N值，即可得到所述第七目标坡度角a7的角度值。
如图8所示，在一些实施例中，所述阵列基板包括电容结构；
所述第一功能层20包括所述电容结构的第一极板，所述第一极板在所述基底10上形成极板段差区域；
所述第二功能层30包括位于所述第一极板背向所述基底10的一侧的介质层，所述介质层完全覆盖所述第一极板；所述第一极板位于所述极板段差区域的部分具有极板目标坡度角，所述极板目标坡度角为所述介质层满足第十预设厚度条件下的最大坡度角；所述第十预设厚度为所述介质层在满足其自身功能需求、且在所述极板段差区域不会发生断裂的厚度；
所述电容结构的第二极板位于所述介质层背向所述基底10的一侧，所述第二极板在所述基底10上的正投影与所述第一极板在所述基底10上的正投影形成第一交叠区域，所述第二极板覆盖所述极板段差区域的至少部分。
具体地，所述阵列基板中可包括多个电容结构，这些电容结构可应用于阵列基板包括的像素驱动电路中，也可应用于阵列基板中的栅极驱动电路中，但不仅限于此。
需要说明，一个电容结构带1库的电量Q时，电容结构两极板间的电势差U为1伏，电容结构的电容C为1法拉，即满足关系式：C=Q/U。但电容结构的电容大小不是由Q或U决定的，电容大小的决定式为：C=εS/(4πkd)，其中，ε为极板间介质的介电常数，S为电容结构的第一极板和第二极板的正对面积，d为电容结构的第一极板和第二极板之间的距离，k为静电力常量。常见的平行板电容器，电容为C=εS/d。
所述电容结构的第一极板可选为第一栅金属图形，所述电容结构的第二极板可选为第二栅金属图形，所述介质层可选为第二栅极绝缘层，但不仅限于此。
设置所述第一功能层20包括所述电容结构的第一极板，所述第二功能层30包括位于所述第一极板背向所述基底10的一侧的介质层，在计算所述第一极板位于所述极板段差区域的部分具有的极板目标坡度角时，可将所述介质层的厚度作为公式（1）中的x，将所述第一极板形成的段差的高度作为公式（1）中的y代入，KIC代入介质层的断裂韧性参数，W代入与介质层形成的工艺方法和具体层间结构等相关的经验值，示例性的，W取值在0.4~2.2之间（可以包括端点值），z的取值在1~1.1之间，单位为Mpa^-1·m^-1/2 。
需要说明，所述介质层的厚度可根据实际需要设置为均匀或者不均匀，当所述介质层的厚度均匀时，可直接将介质层的厚度代入x，当介质层的厚度不均匀时，将介质层中位于所述极板段差区域的部分，在垂直于所述基底10的方向上的最小厚度代入x。另外，所述介质层在满足其自身功能需求是指：所述介质层能够保证所述第一极板与所述第二极板相互绝缘，和/或，所述介质层能够满足所述电容结构的容值需要。此外，所述电容结构的容值与所述第一极板和所述第二极板的正对面积相关，该正对面积即所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影形成的第一交叠区域的面积。
上述设置所述第一极板位于所述极板段差区域的部分具有极板目标坡度角，使得所述第一极板在保证所述介质层在满足其自身功能需求、且在所述极板段差区域不会发生断裂的情况下，实现了最大的坡度角。
而且，在设置所述第一极板的坡度角较大的情况下，当所述第二极板覆盖所述极板段差区域的至少部分时，需要设置所述第二极板与所述第一极板的交叠面积更大，以保证在所述极板段差区域所述第二极板能够更好的搭在所述第一极板上，不易从所述第一极板上剥离；因此，将所述阵列基板设置为上述结构，增加了所述第一极板与所述第二极板之间的正对面积，有助于更好的提升所述电容结构的容值。
需要说明，上述“设置所述第二极板与所述第一极板的交叠面积更大”的具体方式多种多样，示例性的，如图8所示，可增加所述第二极板的d3长度，或者，也可以增加第二极板在垂直于d3长度方向上的尺寸。
如图8~图10所示，在一些实施例中，所述电容结构包括：第一电容结构、第二电容结构和第三电容结构；所述第一电容结构的容值大于所述第二电容结构的容值，和/或所述第一电容结构的容值大于所述第三电容结构的容值；
所述第一电容结构的第一极板C1a对应的极板目标坡度角b1，大于所述第二电容结构的第一极板C2a对应的极板目标坡度角b3；和/或，所述第一电容结构的第一极板C1a对应的极板目标坡度角b1，大于所述第三电容结构的第一极板C3a对应的极板目标坡度角b5。
具体地，所述阵列基板中包括的电容结构的具体数量可根据实际需要设置，示例性的，所述电容结构包括：第一电容结构、第二电容结构和第三电容结构；以阵列基板应用于OLED显示装置中为例，当显示装置中包括的每个像素单元均包括相邻的红色子像素、绿色子像素和蓝色子像素时，可设置所述红色子像素中包括所述第一电容结构，所述绿色子像素中包括所述第二电容结构，所述蓝色子像素中包括所述第三电容结构。
另外，如图11所示，也可设置所述第一电容结构位于显示装置的显示区域，所述第二电容结构和所述第三电容结构位于显示装置的周边区域；这种设置方式下，也可以进一步设置相邻的第一电容结构与第二电容结构之间的距离L3，大于相邻的第二电容结构与第三电容结构之间的距离L4。
需要说明，所述第一电容结构的第一极板C1a、所述第二电容结构的第一极板C2a和所述第三电容结构的第一极板C3a可同层同材料设置，也可以不同层同材料设置；同样的，所述第一电容结构的第二极板C1b、所述第二电容的第二极板C2b和所述第三电容结构的第二极板C3b可同层同材料设置，也可以不同层同材料设置。示例性的，所述第一电容结构的第一极板C1a、所述第二电容结构的第一极板C2a和所述第三电容结构的第一极板C3a均采用阵列基板中的第一栅金属层制作；所述第一电容结构的第二极板C1b采用阵列基板中的第二栅金属层制作，所述第二电容的第二极板C2b和所述第三电容结构的第二极板C3b均采用阵列基板中的源漏金属层制作。
在设置所述第一电容结构的容值大于所述第二电容结构的容值，和/或所述第一电容结构的容值大于所述第三电容结构的容值时，具体可通过如下方式实现：设置所述第一电容结构的第一极板C1a对应的极板目标坡度角b1，大于所述第二电容结构的第一极板C2a对应的极板目标坡度角b3；和/或，所述第一电容结构的第一极板C1a对应的极板目标坡度角b1，大于所述第三电容结构的第一极板C3a对应的极板目标坡度角b5来实现。
更详细地说，当设置所述第一电容结构的第一极板C1a对应的极板目标坡度角b1，大于所述第二电容结构的第一极板C2a对应的极板目标坡度角b3时，能够实现所述第一电容结构中第一极板C1a在所述基底上的正投影与第二极板C1b在所述基底上的正投影形成的交叠区域的面积，大于所述第二电容结构中所述第一极板C2a在所述基底上的正投影与所述第二极板C2b在所述基底上的正投影形成的交叠区域的面积，从而实现所述第一电容结构的电容值大于所述第二电容结构的电容值。
在一些实施例中，还可以设置所述第一电容结构对应的第一介质层701在垂直于所述基底10的方向上的厚度，小于所述第二电容结构对应的第二介质层702在垂直于所述基底10的方向上的厚度；和/或，所述第一电容结构对应的第一介质层701在垂直于所述基底10的方向上的厚度，小于所述第三电容结构对应的第三介质层703在垂直于所述基底10的方向上的厚度。
具体地，由于所述第一极板与所述第二极板之间的介质层厚度越小，电容结构的容值越大，因此可通过设置所述第一电容结构对应的第一介质层701在垂直于所述基底10的方向上的厚度，小于所述第二电容结构对应的第二介质层702在垂直于所述基底10的方向上的厚度，来实现所述第一电容结构的容值大于所述第二电容结构的容值；和/或，通过设置所述第一电容结构对应的第一介质层701在垂直于所述基底10的方向上的厚度，小于所述第三电容结构对应的第三介质层703在垂直于所述基底10的方向上的厚度，来实现所述第一电容结构的容值大于所述第三电容结构的容值。
示例性的，如图11所示，可设置所述第一介质层701的厚度小于所述第二介质层702的厚度，所述第二介质层702的厚度小于所述第三介质层703的厚度。进一步地，可设置所述第二介质层702的厚度与所述第一介质层701的厚度之间的差值在1500Å-5000Å之间（可包括端点值）。
在一些实施例中，还可以设置所述第一电容结构的第二极板C1b中位于对应的第一交叠区域的部分包括的坡度角b2，大于所述第二电容结构的第二极板C2b中位于对应的第一交叠区域的部分包括的坡度角b4；和/或，所述第一电容结构的第二极板C1b中位于对应的第一交叠区域的部分包括的坡度角b2，大于所述第三电容结构的第二极板C3b中位于对应的第一交叠区域的部分包括的坡度角b6。
具体地，所述第二极板中位于对应的第一交叠区域的部分包括的坡度角越大，则该第二极板与对应的第一极板之间形成的正对面积越大，从而使得该第二极板形成的电容结构的容值越大；因此，通过设置所述第一电容结构的第二极板C1b中位于对应的第一交叠区域的部分包括的坡度角b2，大于所述第二电容结构的第二极板C2b中位于对应的第一交叠区域的部分包括的坡度角b4，可使得所述第一电容结构的电容值大于第二电容结构的电容值；通过所述第一电容结构的第二极板C1b中位于对应的第一交叠区域的部分包括的坡度角b2，大于所述第三电容结构的第二极板C3b中位于对应的第一交叠区域的部分包括的坡度角b6，可使得所述第一电容结构的电容值大于第三电容结构的电容值。
可见，在设置电容结构的电容值时，可通过调节第一极板的极板目标坡度角，第二极板中位于对应的第一交叠区域的部分包括的坡度角，以及第一极板和第二极板之间的介质层的厚度，来实现电容结构容值的调节。
示例性的，所述第一电容结构中第一极板C1a对应的极板目标坡度角b1可设置在30°~55°之间，所述第一电容结构的第二极板C1b中位于对应的第一交叠区域的部分包括的坡度角b2在35°~85°之间，极板目标坡度角b1与坡度角b2之间角度相差12°~30°；所述第二电容结构中第一极板C2a对应的极板目标坡度角b3可设置在28°~52°之间；所述第三电容结构中第一极板C3a对应的极板目标坡度角b5可设置在25°~50°之间。
示例性的，所述第一电容结构中第一极板C1a对应的极板目标坡度角b1可设置在30°~55°之间，所述第一电容结构的第二极板C1b中位于对应的第一交叠区域的部分包括的坡度角b2在45°~85°之间，极板目标坡度角b1与坡度角b2之间角度相差15°~30°；所述第二电容结构中第一极板C2a对应的极板目标坡度角b3可设置在20°~45°之间，所述第二电容结构的第二极板C2b中位于对应的第一交叠区域的部分包括的坡度角b4在25°~50°之间，极板目标坡度角b3与坡度角b4之间角度相差10°~25°；所述第三电容结构中第一极板C3a对应的极板目标坡度角b5可设置在15°~30°之间，所述第三电容结构的第二极板C3b中位于对应的第一交叠区域的部分包括的坡度角b6在20°~40°之间，极板目标坡度角b5与坡度角b6之间角度相差5°~20°。
进一步地，可设置第一电容结构的容值为第二电容结构的容值的1.05~2.5倍，第一电容结构的容值为第三电容结构的容值的1.10~3倍。
值得注意，电容结构中，第一极板对应的极板目标坡度角越大，需要上层覆盖的第二极板的面积越大或介质层厚度越大。
如图12所示，在一些实施例中，在周边区域，第四电容结构C4的第一极板的极板目标坡度角大于第五电容结构C5的第一极板的极板目标坡度角，因此需要设置第四电容结构C4的第二极板的右侧端部尽量向右侧延伸，以避免该第二极板在第四电容结构C4的第一极板的极板目标坡度角处脱落剥离。同样的，在显示区域，第六电容结构C6的第一极板的极板目标坡度角大于第七电容结构C7的第一极板的极板目标坡度角，因此需要设置第六电容结构C6的第二极板的右侧端部尽量向右侧延伸，以避免该第二极板在第六电容结构C6的第一极板的极板目标坡度角处脱落剥离。
需要说明，上述设置第四电容结构C4的第二极板的右侧端部尽量向右侧延伸，能够增加第四电容结构C4的第二极板与第一极板之间的正对面积。同样的，上述设置第六电容结构C6的第二极板的右侧端部尽量向右侧延伸，能够增加第六电容结构C6的第二极板与第一极板之间的正对面积。
值得注意，每个电容结构中第一极板均位于基底与第二极板之间，各电容结构中第二极板对第一极板的覆盖率可根据实际需要设置，示例性的，第七电容结构C7对应的覆盖率为100%，第六电容结构C6对应的覆盖率为40-60%。
需要说明，所述覆盖率具体指：所述第一极板被所述第二极板覆盖的面积占该第一极板整体面积的比值。从图12中能够看出第七电容结构C7的第二极板完全将第一极板覆盖，第六电容结构C6的第二极板覆盖了部分第一极板。
另外，位于所述第四电容结构C4中的介质层70的厚度和位于所述第五电容结构C5中的介质层70 的厚度，可以与位于所述第六电容结构C6中的介质层70的厚度和位于所述第七电容结构C7中的介质层70 的厚度不相等。示例性的，位于所述第四电容结构C4和所述第五电容结构C5中的介质层70可包括第二栅绝缘层和层间绝缘层；位于所述第六电容结构C6和所述第七电容结构C7中的介质层70可包括第二栅绝缘层。
需要说明，上述实施例提供的阵列基板中，第一栅极金属图形和第二栅极金属图形的厚度可均大于第一源漏金属图形的厚度和第二源漏金属图形的厚度，或者，第一栅极金属图形和第二栅极金属图形的厚度可均小于第一源漏金属图形的厚度和第二源漏金属图形的厚度。
第一栅极金属图形和第二栅极金属图形对应的坡度角可均大于第一源漏金属图形的坡度角和第二源漏金属图形对应的坡度角，或者，第一栅极金属图形和第二栅极金属图形对应的坡度角可均小于第一源漏金属图形的坡度角和第二源漏金属图形对应的坡度角。
如图13和图14所示，在一些实施例中，所述第一功能层20包括复合金属图形，所述复合金属图形包括沿远离所述基底10的方向依次层叠设置的第一金属子图形213、第二金属子图形212和第三金属子图形211，所述第一金属子图形213与所述第三金属子图形211的材料相同；在刻蚀形成所述第一功能层20时，所述第一功能层20具有的目标坡度角与所述第三金属子图形211的刻蚀速率成反比。
具体地，金属层材料不同，会造成金属层坡度角在相同的刻蚀工艺下坡度角有差异，如图13所示，以所述第一金属子图形213和所述第三金属子图形211采用Ti，所述第二金属子图形212采用Al为例，即所述复合金属图形形成为Ti/Al/Ti复合金属膜层，当对Ti/Al/Ti复合金属图形进行湿法刻蚀的时候，由于Ti的腐蚀速率较慢，Ti会消耗更多的刻蚀液，使得Al接触到的刻蚀液浓度较低，刻蚀速率也变慢，从而导致Ti/Al/Ti金属图形的刻蚀坡度角较大（如：a10），一般大于50度。在满足公式（1）的情况下，在Ti/Al/Ti金属图形之上沉积的第二功能层30（如第二功能膜层302）的厚度需要较厚，使得Tan(a)-1≤N(x-y)/y≤Tan(a)+1公式中的N增大，一般取上限0.9。
另外一方面，在第二功能层30厚度调整范围有限的情况下，可以调整刻蚀液的浓度等工艺参数，保证复合金属图形的坡度角满足要求。值得注意，除了将所述复合金属图形采用Ti/Al/Ti复合金属图形外，还可以将所述复合金属图形采用Mo/Al/Mo复合金属图形，但不仅限于此。
如图14所示，以所述第一金属子图形213和所述第三金属子图形211采用Mn，所述第二金属子图形212采用Cu为例，即所述复合金属图形形成为Mn/Cu/Mn复合金属膜层，当对Mn/Cu/Mn复合金属图形进行湿法刻蚀的时候，由于Mn的腐蚀速率较快，Mn会消耗更少的刻蚀液，使得Cu接触到的刻蚀液浓度较高，刻蚀速率加快，从而导致Mn/Cu/Mn金属图形的刻蚀坡度角较小（如：a11），一般小于50度。在满足公式（1）的情况下，在Mn/Cu/Mn金属图形之上沉积的第二功能层30（如第二功能膜层302）的厚度需要较薄，使得Tan(a)-1≤N(x-y)/y≤Tan(a)+1公式中的N减小，一般取下限0.8。另外一方面，在第二功能层30厚度调整范围有限的情况下，可以调整刻蚀液的浓度等工艺参数，保证复合金属图形的坡度角满足要求。值得注意，除了将所述复合金属图形采用Mn/Cu/Mn复合金属图形外，还可以将所述复合金属图形采用Mo/Cu/Mo复合金属图形，但不仅限于此。
可见，根据公式（1）确定出对应的目标坡度角后，可通过材料的选择和刻蚀工艺的控制，实现所需的目标坡度角。
本发明实施例还提供了一种显示装置，包括上述实施例提供的阵列基板。
由于上述实施例提供的阵列基板中，通过设置所述第一功能层20位于所述段差区域的部分具有目标坡度角，所述目标坡度角为所述第二功能层30满足预设厚度条件下的最大坡度角；所述预设厚度为所述第二功能层30在满足其自身功能需求、且在所述段差区域不会发生断裂的厚度；使得所述阵列基板在实现了所述第一功能层20具有最大的坡度角的同时，保证了所述第二功能层30具有满足其自身功能需求、且在所述段差区域不会发生断裂的最小厚度，因此，上述实施例提供的阵列基板在保证所述功能层不断裂的情况下，实现了最大的坡度角和最薄的第二功能层30，使得阵列基板能够更好的应用于薄型化以及高分辨率显示产品中，同时更好的提升阵列基板的产品良率，降低原材料成本。
因此，本发明实施例提供的显示装置在包括上述实施例提供的阵列基板时，同样具有上述有益效果，此处不再赘述。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明实施例还提供了一种阵列基板的制作方法，用于制作上述实施提供的阵列基板，所述制作方法包括：
在基底10上形成第一功能层20，所述第一功能层20在所述基底10上形成段差区域，所述第一功能层20位于所述段差区域的部分具有目标坡度角；
在所述第一功能层20背向所述基底10的一侧形成第二功能层30，所述第二功能层30覆盖所述段差区域；所述目标坡度角为所述第二功能层30满足预设厚度条件下的最大坡度角；所述预设厚度为所述第二功能层30在满足其自身功能需求、且在所述段差区域不会发生断裂的厚度；
所述第一功能层的所述目标坡度角和所述第二功能层的预设厚度满足关系式：
Tan(a)-1≤N(x-y)/y≤Tan(a)+1；
其中，N=z×W×KIC，z为常数，W为预设值，KIC为所述第二功能层的断裂韧性参数，x为所述第二功能层的预设厚度，y为所述第一功能层在所述段差区域形成的段差在垂直于所述基底的方向上的高度，a为所述第一功能层的所述目标坡度角。
具体地，如图16所示，示出了低温多晶硅薄膜晶体管（英文：Low TemperaturePoly-silicon Thin Film Transistor，简称：LTPS TFT）阵列基板，所述阵列基板中可包括：基底10、遮光层LS、缓冲层80、有源层82、栅极81、栅极绝缘层GI、层间绝缘层ILD、平坦层PLN、输入电极85、输出电极86、阴极层84、阳极83和LDD 轻掺杂区域87；有源层可采用P-Si制作。图中示出了数据信号Vdata经薄膜晶体管传输至阳极。
在制作所述LTPS TFT阵列基板时，至少经过10次mask，具体说明如下：
第一次mask制作所述遮光层LS，具体步骤包括：先对基底10进行预清洗，然后对基板进行高温预压缩，以防止后续工序中高温制程造成基底10（可选为玻璃基底）收缩，进而导致出现对位偏差，然后在基板上沉积形成遮光材料层，并在该遮光材料层背向所述基底的表面制作光刻胶层，接着对该光刻胶层进行曝光、显影，并以剩余的光刻胶层为掩膜，采用湿法刻蚀工艺，对所述遮光材料层进行刻蚀，最后将剩余的光刻胶层剥离，形成所述遮光层LS。
第二次mask制作有源层82，具体步骤包括：进行清洗工艺（D/C Clean），然后进行多层沉积工艺（multi-dep），接着依次进行去氢化工艺（dehydrogen）、氢氟酸清洗工艺（D/CHF）、准分子激光退火工艺（ELA）、然后在多晶硅表面形成光刻胶层，对光刻胶层进行曝光、显影后，以剩余的光刻胶为掩膜，对多晶硅进行干法刻蚀，并最终将剩余的光刻胶层剥离，然后进行阈值电压掺杂，调节沟道区域本征态，从而调节Vth电压的工艺（即Vth doping），和 氢氟酸清洗工艺，最后通过化学气相沉积法形成栅极绝缘层。
第三次mask和第四次mask用于制作两个栅极81，其中一个栅极81（对应PMOS）在第三次mask中形成，具体包括：进行清洗工艺，然后进行Mo金属的溅射工艺，形成Mo薄膜，然后对Mo薄膜进行构图工艺，该构图工艺包括：光刻胶层形成、曝光、显影、剥离等工艺，最后进行正离子掺杂（P+ doping），形成P-gate；另一个栅极81（对应NMOS）在第四次mask中，具体包括：继续进行构图工艺，并在最后进行负离子掺杂（N+ doping），灰化和干刻工艺，以及轻掺杂、灰化、剥离等工艺，形成N-gate。
第五次mask制作接触层，具体步骤包括：先进行清洗工艺，然后采用化学气相沉积法形成层间绝缘层ILD，然后进行预清洗，接着进行活化（activation）、氢化（hydrogen）、源漏层光刻（S/D photo）、干刻、剥离等工艺；
第六次mask制作输入电极85和输出电极86，具体步骤包括：刻蚀（ Etch），溅射形成Ti/Al/Ti复合金属层，然后对还复合金属层进行构图工艺，该构图工艺依次包括：光刻胶层形成、曝光、显影、干刻工艺以及剥离剩余光刻胶的过程，最后进行退火（Anneal）。
第七次mask制作用于连接阳极83与输出电极86的过孔，具体步骤包括：形成平坦层PLN，具体可采用丙烯酸树脂，通过coating工艺形成，然后采用构图工艺在PLN上形成能够暴露输出电极86的过孔，最后进行固化工艺。
第八次mask制作阴极层84，具体步骤包括：预处理（descum）工艺，然后进行清洗工艺，接着采用溅射工艺形成氧化铟锡（ITO）膜层，对该ITO膜层进行构图工艺，该构图工艺依次包括：形成光刻胶层、曝光、显影、湿法刻蚀以及剥离剩余光刻胶层工艺，最后形成所述阴极层84。
第九次mask制作钝化层PVX，具体步骤包括：先进行清洗工艺、然后采用化学气相沉积法形成钝化层，然后对该钝化层进行构图工艺，该工艺具体包括：形成光刻胶层、曝光、显影、干法刻蚀以及最终将剩余的光刻胶层去除，最终形成具有能够暴露输出电极86的过孔的钝化层PVX。
第十次mask制作阳极83，具体步骤包括：先进行清洗工艺，然后溅射形成氧化铟锡（ITO）膜层，对该ITO膜层进行构图工艺，该构图工艺依次包括：形成光刻胶层、曝光、显影、灰化工艺、湿法刻蚀以及剥离剩余光刻胶层工艺，然后进行退火（Anneal），最后形成所述阳极83。
完成阵列基板的制作后，可对阵列基板进行测试，测试没有问题后，可进行该阵列基板的出厂。
具体地，如图17~图30所示，示出了有机发光二极管（英文：OrganicLight-Emitting Diode，简称：OLED）阵列基板的制作流程，下面对OLED阵列基板的具体制作流程进行说明。
如图17所示，先采用等离子体增强化学的气相沉积法（英文：Plasma EnhancedChemical Vapor Deposition，简称PECVD），在基底10上依次形成第一缓冲层11和第二缓冲层12，所述第一缓冲层11可具体选用SiNx材料制作，厚度为600Å，所述第二缓冲层12可具体选用SiOx材料制作，厚度为2000 Å。
如图18和图19所示，制作有源层的步骤：进行初步清洗（initial clean）工作，然后采用PECVD方法，在所述第二缓冲层12背向所述基底的表面沉积非晶硅（a-Si）材料形成有源薄膜13，然后进行预清洗工作，接着进行准分子激光退火（ELA）工艺和光刻工艺，形成多晶硅（Poly-Si）材质的有源层82，该有源层82的厚度为347 Å。
如图20所示，采用PECVD方法，继续沉积SiOx材料形成第一栅极绝缘层GI1，所述第一栅极绝缘层GI1的厚度为694 Å。
如图21所示，进行Mo金属的溅射工艺，形成Mo薄膜，然后对Mo薄膜进行构图工艺，该构图工艺包括：光刻胶层形成、曝光、显影、剥离等工艺，最后进行离子掺杂形成第一栅金属图形13，所述第一栅金属图形13的厚度为2270 Å。
如图22所示，继续进行重掺杂工艺（B2H6 Heavy Doping）。
如图23所示，采用PECVD方法，继续沉积SiNx材料形成第二栅极绝缘层GI2，所述第二栅极绝缘层GI2的厚度为1130 Å。
如图24所示，进行Mo金属的溅射工艺，形成Mo薄膜，然后对Mo薄膜进行构图工艺，该构图工艺包括：光刻胶层形成、曝光、显影、剥离等工艺，最后进行离子掺杂形成第二栅金属图形14，以及贯穿所述第二栅金属图形14的过孔，所述第二栅金属图形14的厚度为2270Å。
如图25所示，采用PECVD方法，继续沉积SiOx材料形成层间绝缘层ILD，所述层间绝缘层ILD的厚度为3570 Å。
如图26所示，采用光刻工艺，形成贯穿所述第一栅极绝缘层GI1、所述第二栅极绝缘层GI2和所述层间绝缘层ILD的过孔，将部分所述第一栅金属图形13暴露出来。
如图27所示，进行Ti/Al/Ti金属的溅射工艺，形成层叠设置的Ti/Al/Ti薄膜，其中Ti薄膜的厚度为550 Å，Al薄膜的厚度为3500Å。对Ti/Al/Ti薄膜进行构图工艺，形成位于过孔中的源漏金属图形15。
如图28所示，继续采用有机材料制作平坦层PLN，所述平坦层PLN的厚度为15000Å，对所述平坦层进行构图形成暴露所述源漏金属图形15的过孔。
如图29所示，进行ITO/Ag/ITO金属的溅射工艺，形成层叠设置的ITO/Ag/ITO薄膜，其中ITO的厚度为60 Å，Ag的厚度为1000 Å，对ITO/Ag/ITO薄膜进行构图工艺，形成位于过孔中的阳极图形15。
如图30所示，继续采用有机材料制作像素界定层PDL，所述像素界定层PDL的厚度为15000 Å，对所述像素界定层PDL进行构图工艺，形成能够暴露部分阳极图形15的像素开口。
采用本发明实施例提供的制作方法制作的阵列基板中，通过设置所述第一功能层20位于所述段差区域的部分具有目标坡度角，所述目标坡度角为所述第二功能层30满足预设厚度条件下的最大坡度角；所述预设厚度为所述第二功能层30在满足其自身功能需求、且在所述段差区域不会发生断裂的厚度；使得所述阵列基板在实现了所述第一功能层20具有最大的坡度角的同时，保证了所述第二功能层30具有满足其自身功能需求、且在所述段差区域不会发生断裂的最小厚度，因此，采用本发明实施例提供的制作方法制作的阵列基板在保证所述功能层不断裂的情况下，实现了最大的坡度角和最薄的第二功能层30，使得阵列基板能够更好的应用于薄型化以及高分辨率显示产品中，同时更好的提升阵列基板的产品良率，降低原材料成本。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件 “上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种阵列基板，其特征在于，包括：基底，以及层叠设置在所述基底上的第一功能层和第二功能层；所述第一功能层在所述基底上形成段差区域，所述第二功能层覆盖所述段差区域；
所述第一功能层位于所述段差区域的部分具有目标坡度角，所述目标坡度角为所述第二功能层满足预设厚度条件下的最大坡度角；所述预设厚度为所述第二功能层在满足其自身功能需求、且在所述段差区域不会发生断裂的厚度；
所述第一功能层的所述目标坡度角和所述第二功能层的预设厚度满足关系式：
Tan(a)-1≤N(x-y)/y≤Tan(a)+1；
其中，N=z×W×KIC，z为常数，W为预设值，KIC为所述第二功能层的断裂韧性参数，x为所述第二功能层的预设厚度，y为所述第一功能层在所述段差区域形成的段差在垂直于所述基底的方向上的高度，a为所述第一功能层的所述目标坡度角。
2.根据权利要求1所述的阵列基板，其特征在于，
所述第一功能层包括第一功能图形，所述第一功能图形在所述基底上形成第一段差区域；
所述第二功能层包括：设置于所述第一功能图形背向所述基底的表面的第一功能膜层，以及设置于所述第一功能膜层背向所述基底的表面的第二功能膜层；所述第一功能膜层和所述第二功能膜层均覆盖所述第一段差区域，所述第一功能膜层和所述第二功能膜层的断裂韧性参数大致相同；
在垂直于所述第一功能膜层的延伸方向，所述第一功能膜层的厚度均匀，在垂直于所述第二功能膜层的延伸方向，所述第二功能膜层的厚度均匀；
所述第一功能图形位于所述第一段差区域的部分具有第一目标坡度角，所述第一目标坡度角为所述第一功能膜层和所述第二功能膜层满足第一预设厚度条件下的最大坡度角；所述第一预设厚度为所述第一功能膜层和所述第二功能膜层在满足各自功能需求、且在所述第一段差区域均不发生断裂时，所述第一功能膜层具有的厚度与所述第二功能膜层具有的厚度之和。
3.根据权利要求2所述的阵列基板，其特征在于，
所述第一功能层还包括第二功能图形，所述第二功能图形与所述第一功能图形同层同材料设置，所述第二功能图形在所述基底上形成第二段差区域；
所述第一功能膜层覆盖所述第二段差区域；
所述第二功能图形位于所述第二段差区域的部分具有第二目标坡度角，所述第二目标坡度角为所述第一功能膜层满足第二预设厚度条件下的最大坡度角；所述第二预设厚度为所述第一功能膜层在满足其自身功能需求、且在所述第二段差区域不发生断裂时，所述第一功能膜层具有的厚度；
所述第二目标坡度角小于所述第一目标坡度角。
4.根据权利要求3所述的阵列基板，其特征在于，
所述第一功能层还包括第三功能图形，所述第三功能图形位于所述第一功能膜层背向所述基底的一侧，所述第三功能图形在所述基底上形成第三段差区域；
所述第二功能膜层覆盖所述第三段差区域；
所述第三功能图形位于所述第三段差区域的部分具有第三目标坡度角，所述第三目标坡度角为所述第二功能膜层满足第三预设厚度条件下的最大坡度角；所述第三预设厚度为所述第二功能膜层在满足其自身功能需求、且在所述第三段差区域不发生断裂时，所述第二功能膜层具有的厚度；
所述第三目标坡度角大于所述第二目标坡度角，小于所述第一目标坡度角。
5.根据权利要求1所述的阵列基板，其特征在于，
所述第一功能层包括第四功能图形，所述第四功能图形在所述基底上形成沿远离所述基底的方向依次排布的至少两个第四段差区域；
所述第二功能层包括设置于所述第四功能图形背向所述基底的一侧的平坦层，所述平坦层完全覆盖所述第四功能图形；
所述第四功能图形位于各所述第四段差区域的部分具有对应的第四目标坡度角，该第四目标坡度角为：所述平坦层中位于该第四目标坡度角对应的第四段差区域的第一部分在满足第四预设厚度条件下的最大坡度角；该第四预设厚度为所述第一部分在满足其自身功能需求、且在该第四段差区域不发生断裂时，所述第一部分在垂直于所述基底的方向上具有的最薄厚度。
6.根据权利要求5所述的阵列基板，其特征在于，
所述第一功能层包括第一功能图形，所述第一功能图形在所述基底上形成第一段差区域；
所述第二功能层包括：设置于所述第一功能图形背向所述基底的一侧的第一功能膜层，以及设置于所述第一功能膜层背向所述基底的一侧的第二功能膜层；所述第一功能膜层和所述第二功能膜层均覆盖所述第一段差区域；
所述第四功能图形位于所述第二功能膜层背向所述基底的一侧，所述第四功能图形覆盖所述第一段差区域。
7.根据权利要求5所述的阵列基板，其特征在于，所述平坦层包括第二平坦层，所述阵列基板还包括第一平坦层，所述第四功能图形位于所述第一平坦层背向所述基底的表面。
8.根据权利要求1所述的阵列基板，其特征在于，
所述第一功能层包括沿远离所述基底的方向依次层叠设置的第五功能图形和第六功能图形；
所述第二功能层包括设置于所述第五功能图形和所述第六功能图形之间的第二功能膜层，以及设置于所述第六功能图形背向所述基底的一侧的平坦层；其中，所述第二功能膜层上设置有第一过孔，所述第二功能膜层在所述第一过孔的边缘形成第五段差区域；
所述第六功能图形通过所述第一过孔与所述第五功能图形耦接，所述第六功能图形覆盖所述第五段差区域，在所述第五段差区域对应的位置形成第六段差区域；
所述第六功能图形位于所述第六段差区域的部分具有第六目标坡度角，所述第六目标坡度角为：所述平坦层中位于所述第六段差区域的第二部分满足第六预设厚度条件下的最大坡度角；该第六预设厚度为所述第二部分在满足其自身功能需求、且在所述第六段差区域不发生断裂时，在垂直于所述基底的方向上具有的最薄厚度；
所述第二功能膜层在所述第五段差区域的坡度角，与所述第六目标坡度角大致相等。
9.根据权利要求1所述的阵列基板，其特征在于，所述第一功能层包括：
设置于所述基底上的第七功能图形，所述第七功能图形在所述基底上形成第七段差区域；
设置于所述第七功能图形背向所述基底的一侧的第八功能图形，所述第八功能图形包括：覆盖所述第七段差区域的第三部分，覆盖所述第七功能图形除位于所述第七段差区域之外的其余部分的第四部分，以及未覆盖所述第七功能图形的第五部分；
设置于所述第八功能图形背向所述基底的一侧的平坦层，所述平坦层上设置有第二过孔，所述第二过孔在所述基底上的正投影位于所述第八功能图形在所述基底上的正投影的内部，所述平坦层在所述第二过孔的边缘形成第八段差区域和第九段差区域，所述第八段差区域在所述基底上的正投影与所述第四部分在所述基底上的正投影交叠，所述第九段差区域在所述基底上的正投影与所述第五部分在所述基底上的正投影交叠；
所述第二功能层包括第二功能膜层和第九功能图形；其中，所述第二功能膜层位于所述第七功能图形和所述第八功能图形之间，所述第九功能图形位于所述平坦层背向所述基底的一侧，且通过所述第二过孔与所述第八功能图形耦接；所述第九功能图形覆盖所述第八段差区域和所述第九段差区域；所述第九功能图形沿垂直于其自身延伸方向的方向上厚度均匀；
所述平坦层位于所述第八段差区域的部分具有第八目标坡度角，所述第八目标坡度角为：所述第九功能图形满足第八预设厚度条件下的最大坡度角；该第八预设厚度为所述第九功能图形在满足其自身功能需求、且在所述第八段差区域不发生断裂时的厚度；
所述平坦层位于所述第九段差区域的部分具有第九目标坡度角，所述第九目标坡度角为：所述第九功能图形满足第九预设厚度条件下的最大坡度角；该第九预设厚度为所述第九功能图形在满足其自身功能需求、且在所述第九段差区域不发生断裂时的厚度。
10.根据权利要求9所述的阵列基板，其特征在于，所述第七功能图形在所述基底上的正投影与所述第八功能图形在所述基底上的正投影形成第一交叠区域，所述第一交叠区域沿第一方向具有第一尺寸；
所述第八功能图形中没有位于所述第一交叠区域的部分沿所述第一方向具有第二尺寸；
所述第九功能图形与所述第八功能图形形成第一接触区域，沿所述第一方向，所述第一接触区域的边界与所述第八功能图形的第一端之间的最小距离为第一间距，所述第一接触区域的边界与所述第八功能图形的第二端之间的最小距离为第二间距；所述第一端与所述第二端沿所述第一方向相对，所述第一端在所述基底上的正投影与所述第七功能图形交叠，所述第二端在所述基底上的正投影与所述第七功能图形不交叠；
所述第一尺寸与所述第二尺寸之间的差值对应的第一绝对值，与所述第一间距与所述第二间距之间的差值对应的第二绝对值成正比。
11.根据权利要求10所述的阵列基板，其特征在于，所述第一间距与所述第二间距之间的差值对应的第二绝对值，与所述第一间距与所述第八功能图形沿所述第一方向上的第一宽度的比值成正比。
12.根据权利要求10所述的阵列基板，其特征在于，
当所述第一尺寸大于所述第一间距时，所述第八目标坡度角大于所述第九目标坡度角；或者，
所述第八目标坡度角与所述第九目标坡度角之间的差值，与所述第一尺寸成正比。
13.根据权利要求10所述的阵列基板，其特征在于，所述第八目标坡度角与所述第九目标坡度角之间的差值小于所述第七功能图形在所述第七段差区域具有的第七目标坡度角；
所述第七目标坡度角为所述第二功能膜层满足第七预设厚度条件下的最大坡度角；所述第七预设厚度为所述第二功能膜层在满足其自身功能需求、且在所述第七段差区域不会发生断裂的厚度。
14.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括电容结构；
所述第一功能层包括所述电容结构的第一极板，所述第一极板在所述基底上形成极板段差区域；
所述第二功能层包括位于所述第一极板背向所述基底的一侧的介质层，所述介质层完全覆盖所述第一极板；所述第一极板位于所述极板段差区域的部分具有极板目标坡度角，所述极板目标坡度角为所述介质层满足第十预设厚度条件下的最大坡度角；所述第十预设厚度为所述介质层在满足其自身功能需求、且在所述极板段差区域不会发生断裂的厚度；
所述电容结构的第二极板位于所述介质层背向所述基底的一侧，所述第二极板在所述基底上的正投影与所述第一极板在所述基底上的正投影形成第一交叠区域，所述第二极板覆盖所述极板段差区域的至少部分。
15.根据权利要求14所述的阵列基板，其特征在于，所述电容结构包括：第一电容结构、第二电容结构和第三电容结构；所述第一电容结构的容值大于所述第二电容结构的容值，和/或所述第一电容结构的容值大于所述第三电容结构的容值；
所述第一电容结构的第一极板对应的极板目标坡度角，大于所述第二电容结构的第一极板对应的极板目标坡度角；和/或，所述第一电容结构的第一极板对应的极板目标坡度角，大于所述第三电容结构的第一极板对应的极板目标坡度角。
16.根据权利要求15所述的阵列基板，其特征在于，
所述第一电容结构对应的第一介质层在垂直于所述基底的方向上的厚度，小于所述第二电容结构对应的第二介质层在垂直于所述基底的方向上的厚度；和/或，
所述第一电容结构对应的第一介质层在垂直于所述基底的方向上的厚度，小于所述第三电容结构对应的第三介质层在垂直于所述基底的方向上的厚度。
17.根据权利要求15所述的阵列基板，其特征在于，
所述第一电容结构的第二极板中位于对应的第一交叠区域的部分包括的坡度角，大于所述第二电容结构的第二极板中位于对应的第一交叠区域的部分包括的坡度角；和/或，
所述第一电容结构的第二极板中位于对应的第一交叠区域的部分包括的坡度角，大于所述第三电容结构的第二极板中位于对应的第一交叠区域的部分包括的坡度角。
18.根据权利要求1所述的阵列基板，其特征在于，所述第一功能层包括复合金属图形，所述复合金属图形包括沿远离所述基底的方向依次层叠设置的第一金属子图形、第二金属子图形和第三金属子图形，所述第一金属子图形与所述第三金属子图形的材料相同；
在刻蚀形成所述第一功能层时，所述第一功能层具有的目标坡度角与所述第三金属子图形的刻蚀速率成反比。
19.一种显示装置，其特征在于，包括如权利要求1~18中任一项所述的阵列基板。
20.一种阵列基板的制作方法，其特征在于，用于制作如权利要求1~18中任一项所述的阵列基板，所述制作方法包括：
在基底上形成第一功能层，所述第一功能层在所述基底上形成段差区域，所述第一功能层位于所述段差区域的部分具有目标坡度角；
在所述第一功能层背向所述基底的一侧形成第二功能层，所述第二功能层覆盖所述段差区域；所述目标坡度角为所述第二功能层满足预设厚度条件下的最大坡度角；所述预设厚度为所述第二功能层在满足其自身功能需求、且在所述段差区域不会发生断裂的厚度；
所述第一功能层的所述目标坡度角和所述第二功能层的预设厚度满足关系式：
Tan(a)-1≤N(x-y)/y≤Tan(a)+1；
其中，N=z×W×KIC，z为常数，W为预设值，KIC为所述第二功能层的断裂韧性参数，x为所述第二功能层的预设厚度，y为所述第一功能层在所述段差区域形成的段差在垂直于所述基底的方向上的高度，a为所述第一功能层的所述目标坡度角。
CN202010330332.1A 2020-04-24 2020-04-24 一种阵列基板及其制作方法、显示装置 Active CN111244117B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010330332.1A CN111244117B (zh) 2020-04-24 2020-04-24 一种阵列基板及其制作方法、显示装置
US17/280,795 US11387259B2 (en) 2020-04-24 2020-07-21 Array substrate, manufacturing method thereof, and display device
PCT/CN2020/103313 WO2021212676A1 (zh) 2020-04-24 2020-07-21 阵列基板及其制作方法、显示装置
JP2021535991A JP2023522495A (ja) 2020-04-24 2020-07-21 アレイ基板及びその製作方法、表示装置
EP20897670.4A EP4141934A4 (en) 2020-04-24 2020-07-21 ARRAY SUBSTRATE AND PRODUCTION METHOD THEREOF AND DISPLAY DEVICE
KR1020227016770A KR20230006796A (ko) 2020-04-24 2020-07-21 어레이 기판 및 그 제조 방법, 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010330332.1A CN111244117B (zh) 2020-04-24 2020-04-24 一种阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN111244117A CN111244117A (zh) 2020-06-05
CN111244117B true CN111244117B (zh) 2020-07-28

Family

ID=70879061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010330332.1A Active CN111244117B (zh) 2020-04-24 2020-04-24 一种阵列基板及其制作方法、显示装置

Country Status (6)

Country Link
US (1) US11387259B2 (zh)
EP (1) EP4141934A4 (zh)
JP (1) JP2023522495A (zh)
KR (1) KR20230006796A (zh)
CN (1) CN111244117B (zh)
WO (1) WO2021212676A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244117B (zh) 2020-04-24 2020-07-28 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN112071843A (zh) * 2020-09-18 2020-12-11 长江存储科技有限责任公司 半导体结构及其制造方法
CN112382237A (zh) * 2020-11-27 2021-02-19 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示基板及显示装置
CN117280891A (zh) * 2022-04-19 2023-12-22 京东方科技集团股份有限公司 显示基板及制作方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643653A (zh) * 2016-08-22 2019-04-16 三菱电机株式会社 半导体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW542932B (en) * 1998-02-09 2003-07-21 Seiko Epson Corp Liquid crystal panel and electronic appliances
JP4092851B2 (ja) * 2000-04-19 2008-05-28 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
US20040018749A1 (en) * 2002-07-08 2004-01-29 Dorfman Benjamin F. Method of decreasing brittleness of single crystals, semiconductor wafers, and solid-state devices
US8512849B2 (en) 2007-08-09 2013-08-20 International Business Machines Corporation Corrugated interfaces for multilayered interconnects
KR20110116803A (ko) * 2010-04-20 2011-10-26 삼성전자주식회사 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법
US9040432B2 (en) * 2013-02-22 2015-05-26 International Business Machines Corporation Method for facilitating crack initiation during controlled substrate spalling
CN103412444B (zh) * 2013-07-23 2015-08-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板
CN107579081B (zh) * 2017-09-27 2020-04-03 上海天马有机发光显示技术有限公司 一种显示面板和显示装置
CN108666347B (zh) * 2018-04-26 2021-07-30 上海天马微电子有限公司 显示面板及其制造方法、显示装置
CN209447790U (zh) * 2019-03-15 2019-09-27 浙江荷清柔性电子技术有限公司 半导体器件互连装置及柔性电路板
CN109873025B (zh) 2019-04-11 2021-10-08 京东方科技集团股份有限公司 有机发光二极管阵列基板及显示装置
CN110212118B (zh) * 2019-07-19 2021-07-16 武汉天马微电子有限公司 显示面板及其制备方法、显示装置
CN111244117B (zh) * 2020-04-24 2020-07-28 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN114144886B (zh) * 2020-05-15 2023-01-31 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643653A (zh) * 2016-08-22 2019-04-16 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP2023522495A (ja) 2023-05-31
EP4141934A1 (en) 2023-03-01
KR20230006796A (ko) 2023-01-11
CN111244117A (zh) 2020-06-05
US20220123028A1 (en) 2022-04-21
EP4141934A4 (en) 2023-10-18
US11387259B2 (en) 2022-07-12
WO2021212676A1 (zh) 2021-10-28

Similar Documents

Publication Publication Date Title
CN111244117B (zh) 一种阵列基板及其制作方法、显示装置
US10930887B2 (en) Flexible organic light emitting display device having a dam in a folding region
US10199507B2 (en) Thin film transistor, display device and method of manufacturing the same
EP2804207B1 (en) Method for manufacturing tft array substrate
KR101593443B1 (ko) 어레이 기판의 제조방법
US9502570B2 (en) Thin film transistor and manufacturing method thereof, an array substrate and a display device
US9647013B2 (en) Manufacturing method of TFT array substrate
US7755708B2 (en) Pixel structure for flat panel display
US11443658B2 (en) Flexible display panels, manufacturing methods thereof and flexible display apparatuses
KR102553981B1 (ko) 표시 장치용 백플레인 및 이의 제조 방법
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN108807556B (zh) 一种光学传感器件及其制作方法、显示器件、显示设备
US20140110719A1 (en) Array substrate, manufacturing method therefor and display device
US8008135B2 (en) Method for manufacturing pixel structure
KR20070111029A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
TWI451563B (zh) 薄膜電晶體陣列及其線路結構
US9869917B2 (en) Active matrix substrate and method for manufacturing the same
JPWO2021212676A5 (zh)
CN111403336A (zh) 阵列基板、显示面板以及阵列基板的制作方法
CN110073486B (zh) 显示基板及其制作方法、显示装置
KR100986907B1 (ko) 액정 디스플레이 패널 제조방법 및 그에 의해 제조된 액정 디스플레이 패널
TW201316109A (zh) 反射式電泳顯示裝置之畫素結構及其製作方法
KR20190063864A (ko) 박막 트랜지스터 및 박막 트랜지스터 제조방법
KR20140075094A (ko) 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법
KR20030089205A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant