JP6386549B2 - 高効率共振変換器のための装置および方法 - Google Patents

Description

本出願は、参照によりその出願が本明細書に組み込まれる、2013年10月17日に出願された、「Apparatus and Method for High Efficiency Resonant Converters」と題する、米国非仮出願第14/056，532号の利益を主張する。

本発明は、共振変換器に関し、特定の実施形態では、共振変換器のための制御機構に関する。

電気通信ネットワーク電力システムは、通常、ACユーティリティラインからの電力を48V DC配電バスに変換するAC−DC段と、48V DC配電バスをすべてのタイプの電気通信負荷用の複数の電圧レベルに変換するDC−DC段とを含む。両方の段は、絶縁されたDC−DC変換器を備え得る。絶縁されたDC−DC変換器は、フライバック変換器、フォワード変換器、半ブリッジ変換器、フルブリッジ変換器、インダクタ−インダクタ−キャパシタ（LLC）共振変換器など、異なる電力トポロジーを使用することによって実装され得る。

技術が進歩するにつれて、バス変換器は電気通信産業において広く採用されている。バス電圧は、48V入力dc電源から変換される12Vバス電圧、380V入力dc電源から変換される48Vバス電圧、および380V入力dc電源から変換される12Vバス電圧という、3つのカテゴリーに分割され得る。バス変換器は、入力電圧をより高いレベルからより低いレベルに変換するだけでなく、トランスフォーマなどの磁気デバイスを通して絶縁をも提供する。

12Vなどの中間バス電圧は、複数のダウンストリーム非絶縁電力変換器のための入力電力バスとして機能し得る。ダウンストリーム非絶縁電力変換器は、バック変換器などのステップダウンdc/dc変換器、ブースト変換器などのステップアップdc/dc変換器、線形レギュレータ、それらの任意の組合せなどとして実装され得る。ダウンストリーム非絶縁電力変換器は、十分に調節された出力電圧がそれらのそれぞれの負荷に供給されるように、密な制御ループの下で動作する。

電力消費量がより重要になっているので、高出力密度および高効率バス変換器が必要であり得る。LLC共振変換器は、ゼロ電圧スイッチングおよび/またはゼロ電流スイッチングを通してスイッチング損失を低減することが可能であるので、LLC共振変換器は高性能（例えば、高出力密度および高効率）を達成するための好ましい選定になっている。

高効率ならびにより良い調整を有するインダクタ−インダクタ−キャパシタ（LLC）共振電力変換器を提供する本発明の好ましい実施形態によって、これらおよび他の問題は概して解決または回避され、技術的利点が概して達成される。

一実施形態によれば、変換器は、電源に結合された入力段であって、入力段が複数の電力スイッチを備える、入力段と、複数の電力スイッチに結合された共振タンクと、共振タンクに結合されたトランスフォーマと、トランスフォーマに結合された出力段と、変換器に結合された効率点トラッキングインジケータと、効率点トラッキングインジケータに結合された検出器と、検出器から効率点トラッキング信号を受信し、効率点トラッキング信号に基づいて電力スイッチのスイッチング周波数を調整するように構成された制御回路とを備える。

別の実施形態によれば、方法は、共振変換器を提供するステップを含み、共振変換器は、電源に結合された入力段であって、入力段が複数の電力スイッチを備える、入力段と、複数の電力スイッチに結合された共振タンクと、共振タンクに結合されたトランスフォーマと、トランスフォーマに結合された出力段とを備える。

本方法は、共振変換器のソフトスイッチングプロセスを示す信号を検出するステップと、信号の大きさが所定のしきい値よりも小さくなるまで、制御回路によって、共振変換器のスイッチング周波数を調整するステップとをさらに含む。

また別の実施形態によれば、方法は、第1の共振変換器を提供するステップを含み、第1の共振変換器は、電力段であって、電源に結合された入力段であって、入力段が複数の電力スイッチを備える、入力段と、複数の電力スイッチに結合された共振タンクと、共振タンクに結合された絶縁デバイスと、整流器を通って絶縁デバイスに結合された出力段とを備える、電力段と、電力スイッチに結合された制御回路であって、制御回路が、電力スイッチのために複数のゲート駆動信号を生成する、制御回路とを備える。

本方法は、第1の共振変換器のソフトスイッチングプロセスを示す信号を検出するステップと、第1の共振変換器の負荷電流を検出するステップと、第1の共振変換器のスイッチング周波数を構成するステップであって、負荷電流が所定の負荷レベルよりも大きいとき、信号の大きさが所定のしきい値よりも小さくなるまで、スイッチング周波数を調整することと、負荷電流が所定の負荷レベルよりも小さいとき、第1の共振変換器の出力電圧が所定の規制範囲内になるまで、スイッチング周波数を増加させることとを行うように構成する、ステップとをさらに含む。

本発明の好ましい実施形態の利点は、効率点トラッキング制御機構、出力電圧トラッキング制御機構、調整可能ゲート駆動電圧制御機構、デューティサイクル制御機構およびそれらの任意の組合せを通して、電力変換器の効率ならびに調整を改善することである。

上記では、以下で説明する本発明の詳細な説明がより良く理解され得るように、本発明の特徴および技術的利点をかなり広く概説した。本発明の特許請求の範囲の主題を形成する、本発明のさらなる特徴および利点について以下で説明する。当業者であれば、開示される概念および特定の実施形態は、本発明の同じ目的を行うために他の構造またはプロセスを変更または設計するための基礎として容易に利用され得ることを諒解されたい。また、当業者であれば、そのような等価な構成は、添付の特許請求の範囲に記載された本発明の趣旨および範囲から逸脱しないことを理解されたい。

本発明およびそれの利点のより完全な理解のために、次に、以下の添付の図面とともに行われる下記の説明を参照する。

本開示の様々な実施形態によるLLC共振変換器の概略図を示す。 本開示の様々な実施形態による、図1に示されたLLC共振変換器の様々な電圧利得曲線を示す。 本開示の様々な実施形態による、図1に示されたLLC共振変換器の等価回路を示す。 本開示の様々な実施形態による、図1に示されたLLC共振変換器の別の等価回路を示す。 本開示の様々な実施形態による電力変換器のブロック図を示す。 本開示の様々な実施形態による、図5に示された電力変換器の第1の例示的な実装形態を示す。 本開示の様々な実施形態による、図5に示された電力変換器の第2の例示的な実装形態を示す。 本開示の様々な実施形態による、図6に示された電力変換器の概略図を示す。 本開示の様々な実施形態による、図7に示された検出器の第1の実装形態を示す。 本開示の様々な実施形態による、図7に示された検出器の第2の実装形態を示す。 本開示の様々な実施形態による、並列動作における2つのLLC共振変換器のブロック図を示す。 本開示の様々な実施形態による負荷調整改善機構を示す。

異なる図における対応する番号および記号は、別段に規定されていない限り、対応する部分を概して指す。図は、様々な実施形態の関係する態様を明確に示すために描かれており、必ずしも一定の縮尺で描かれているとは限らない。

現在好ましい実施形態の製作および使用について以下で詳細に説明する。ただし、本発明は、多種多様な特定のコンテキストにおいて実施され得る多くの適用可能な発明的概念を提供することを諒解されたい。論じられる特定の実施形態は、本発明を製作および使用するための特定の方法を示すものにすぎず、本発明の範囲を限定するものではない。

本発明について、特定のコンテキストにおける好ましい実施形態、すなわち、インダクタ−インダクタ−キャパシタ（LLC）共振変換器のための効率点トラッキング制御機構に関して説明する。ただし、本発明は、様々な共振変換器にも適用され得る。以下で、様々な実施形態について、添付の図面を参照しながら詳細に説明する。

図1は、本開示の様々な実施形態によるLLC共振変換器の概略図を示す。LLC共振変換器100は、入力dc電源VINと負荷との間に結合される。入力dc電源VINは、ユーティリティライン電圧をdc電圧に変換する電気通信電源であり得る。代替的に、入力dc電源VINはソーラーパネルアレイであり得る。さらに、入力dc電源VINは、充電式バッテリー、燃料電池など、エネルギー蓄積デバイスであり得る。負荷は、LLC共振変換器100に結合された回路よって消費される電力を表す。代替的に、負荷は、LLC共振変換器100の出力に結合されたダウンストリーム変換器を指し得る。

LLC共振変換器100は、スイッチネットワーク102、共振タンク104、トランスフォーマ112、整流器114および出力フィルタ116を備え得る。図1に示されているように、スイッチネットワーク102、共振タンク104、トランスフォーマ112、整流器114および出力フィルタ116は、互いに結合され、入力dc電源VINと負荷との間でカスケード接続される。

スイッチネットワーク102は、4つのスイッチング要素、すなわち、Q1、Q2、Q3およびQ4を含む。図3に示されているように、スイッチング要素Q1およびQ2の第1のペアは直列に接続される。スイッチング要素Q3およびQ4の第2のペアは直列に接続される。スイッチング要素Q1およびQ2の共通ノードは共振タンク104の第1の入力端子に結合される。同様に、スイッチング要素Q3およびQ4の共通ノードは共振タンク104の第2の入力端子に結合される。

図1に示されているように、スイッチング要素Q1、Q2、Q3およびQ4は、フルブリッジ変換器の1次側スイッチングネットワークを形成し得る。いくつかの実施形態によれば、スイッチング要素Q1、Q2、Q3およびQ4は、並列に接続されたMOSFETまたはMOSFETsとして実装される。

代替実施形態によれば、1次スイッチ（例えば、スイッチQ1）は絶縁ゲートバイポーラトランジスタ（IGBT）デバイスであり得る。代替的に、1次スイッチは、集積化ゲート転流型サイリスタ（IGCT）デバイス、ゲートターンオフサイリスタ（GTO）デバイス、シリコン制御整流器（SCR）デバイス、接合ゲート電界効果トランジスタ（JFET）デバイス、MOS制御サイリスタ（MCT）デバイス、窒化ガリウム（GaN）ベース電力デバイスなど、任意の制御可能スイッチであり得る。

図1に示されたスイッチネットワーク102は、いくつかの実施形態によれば、フルブリッジ共振変換器の1次側スイッチを含むことに留意されたい。代替的に、スイッチネットワーク102は、ハーフブリッジ共振変換器、プッシュプル共振変換器、それらの任意の組合せなど、他のブリッジ変換器の1次側スイッチのものであり得る。

さらに、図1は4つのスイッチQ1、Q2、Q3、およびQ4を示しているが、本開示の様々な実施形態は他の変形形態、修正および代替形態を含み得ることに留意されたい。例えば、別個のキャパシタ（図示せず）が、1次側スイッチングネットワーク102の各スイッチ（例えば、スイッチQ1）と並列に接続され得る。そのような別個のキャパシタは、LLC共振変換器100の共振プロセスのタイミングをより良く制御するのを助ける。

図1は、共振タンク104が、共振インダクタLrと、共振キャパシタCrと、トランスフォーマ112の磁化インダクタンスLmとによって形成されることを示している。図1に示されているように、共振インダクタLrおよび共振キャパシタCrは、直列に接続され、トランスフォーマ112の1次側の第1の端子と、スイッチQ1およびQ2の共通ノードとの間にさらに結合される。

図1に示されているように、トランスフォーマ112と並列に接続されたインダクタは、トランスフォーマ112の磁化インダクタンスとして実装され得る。代替的に、共振インダクタLrは外部インダクタとして実装され得る。

上記で説明した共振タンク104の構成は一例にすぎない。多くの変形形態、代替形態および修正形態があり得る。例えば、共振インダクタLrはトランスフォーマ112の漏れインダクタンスとして実装され得る。さらに、トランスフォーマ112と並列に接続されたインダクタは、トランスフォーマ112の1次側と並列に接続された別個のインダクタとして実装され得る。

トランスフォーマ112は、1次巻線NP、第1の2次巻線NS1および第2の2次巻線NS2であり得る。1次巻線NPは、図1に示されているように共振タンク104に結合される。2次巻線は、整流器114を通って負荷に結合される。

本明細書においておよび説明全体にわたって示されるトランスフォーマは、特許請求の範囲を過度に限定すべきではない、例にすぎないものであることに留意されたい。当業者は、多くの変形形態、代替形態、および修正形態を認識されよう。例えば、トランスフォーマ112は、様々なバイアス巻線およびゲート駆動補助巻線をさらに備え得る。

さらに、図1に示されたトランスフォーマ構造は一例にすぎないことに留意されたい。当業者であれば、多くの代替形態、変形形態および修正形態を認識されよう。例えば、トランスフォーマ112は、1次側スイッチングネットワークと整流器114との間に結合された非中央タップ付きトランスフォーマであり得る。2次側は、4つのスイッチング要素によって形成される全波整流器を採用する。中央タップ付きトランスフォーマの2次側に結合される整流器の動作原理はよく知られており、したがって、本明細書ではさらに詳細に説明しない。

LLC共振変換器100の電力トポロジーは、図1に示されている整流器に適用され得るだけでなく、倍電圧整流器、倍電流整流器、それらの任意の組合せなど、他の2次構成にも適用され得ることに留意されたい。

整流器114は、トランスフォーマ112の出力から受信された交流極性波形を単一の極性波形に変換する。トランスフォーマ112が中央タップ付き2次であるとき、整流器114は、n形金属酸化物半導体（NMOS）トランジスタなどのスイッチング要素のペアから形成され得る。代替的に、整流器114はダイオードのペアから形成され得る。一方、トランスフォーマが単一の2次巻線のものであるとき、整流器114は、トランスフォーマ112の単一の2次巻線に結合された全波整流器であり得る。

さらに、整流器114は、金属酸化物半導体電界効果トランジスタ（MOSFET）デバイス、バイポーラ接合トランジスタ（BJT）デバイス、超接合トランジスタ（SJT）デバイス、絶縁ゲートバイポーラトランジスタ（IGBT）デバイス、窒化ガリウム（GaN）ベース電力デバイスなど、他のタイプの制御可能デバイスによって形成され得る。整流器114の詳細な動作および構造は当技術分野でよく知られており、したがって、本明細書では説明しない。

出力フィルタ116は、LLC共振変換器100のスイッチングリップルを減衰させるために使用される。絶縁dc/dc変換器の動作原理によれば、出力フィルタ116は、インダクタと複数のキャパシタとによって形成されるL−Cフィルタであり得る。当業者であれば、フォワード変換器などのいくつかの絶縁dc/dc変換器トポロジーがL−Cフィルタを必要とし得ることを認識されよう。

一方、LLC共振変換器など、いくつかの絶縁dc/dc変換器トポロジーは、キャパシタによって形成される出力フィルタを含み得る。当業者であれば、異なる出力フィルタ構成は、適宜に異なる電力変換器トポロジーに適用されることをさらに認識されよう。出力フィルタ116の構成変形形態は本開示の様々な実施形態内にある。

図2は、本開示の様々な実施形態による、図1に示されたLLC共振変換器の様々な電圧利得曲線を示す。図2の水平軸は、LLC共振変換器100のスイッチング周波数（角周波数）を表す。スイッチング周波数は0Hzから2．5MHzまでの範囲内にある。図2の垂直軸は、LLC共振変換器100の電圧利得を表す。電圧利得は、図2に示されているように0から約3．5までの範囲内にある。

図2は、図1に示されたLLC共振変換器100が、異なるスイッチング周波数に応じて異なる電圧利得特性であり得ることを示している。図2に示されているように、LLC共振変換器100がLLC共振変換器100の共振タンクの共振周波数202において動作するとき、共振周波数202における対応する入出力電圧利得は垂直軸においてほぼ1に等しい。さらに、LLC変換器の動作原理によれば、LLC共振変換器100は、ゼロ電圧スイッチングおよび/またはゼロ電流スイッチングを通して共振周波数202においてより高い効率を達成し得る。ゼロ電圧スイッチングおよびゼロ電流スイッチングは、一般にソフトスイッチングとして知られる。

図3は、本開示の様々な実施形態による、図1に示されたLLC共振変換器の等価回路を示す。LLC共振変換器100の等価回路は、磁化インダクタLmと、共振インダクタLrと、共振キャパシタCrと、負荷抵抗RLとを含む。磁化インダクタLmは、図1に示されたトランスフォーマT1の磁化インダクタンスを表す。磁化インダクタンスの定義および動作原理は当技術分野でよく知られており、したがって、本明細書では繰り返しを避けるために説明しない。

負荷抵抗RLは、トランスフォーマT1の1次側を参照される負荷の抵抗を表す。図3に示されているように、共振キャパシタCrおよび共振インダクタLrは直列に接続される。磁化インダクタンスLmおよび負荷抵抗RLは並列に接続される。

いくつかの実施形態では、磁化インダクタンスLmが比較的大きく、負荷抵抗RLが比較的小さいとき、LmおよびRLの影響は、LLC共振変換器100の共振周波数を計算する際に無視され得る。LmおよびRLの影響を考慮することのないそのような共振周波数は、代替的に短絡回路共振周波数と呼ばれる。

図3に示された等価回路に基づいて、いくつかの実施形態では、LLC共振変換器100の短絡回路共振周波数は以下の式によって与えられ得る。

図4は、本開示の様々な実施形態による、図1に示されたLLC共振変換器の別の等価回路を示す。異なる動作条件および設計の必要に応じて、磁化インダクタンスLmおよび負荷抵抗RLは無視され得ない。言い換えれば、共振周波数を正確に計算するために、磁化インダクタンスLmおよび負荷抵抗RLからの影響は、LLC共振変換器100の共振周波数を計算する際に考慮されるべきである。

いくつかの実施形態では、図3に示された等価回路は、図4に示された等価回路に置き換えられ得る。図3に示された等価回路と比較すると、等価磁化インダクタンスLm_eqおよび等価負荷抵抗RL_eqは、Lm_eqおよびRL_eqがLrおよびCrと直列に接続されるように導入されている。等価磁化インダクタンスは以下の式によって与えられ得る。

いくつかの実施形態では、等価負荷RL_eqは以下の式によって与えられ得る。

図4に示された等価回路の共振周波数は、LLC共振変換器100の自然共振周波数をと呼ばれる。自然共振周波数は以下の式によって与えられ得る。

図5は、本開示の様々な実施形態による電力変換器のブロック図を示す。電力変換器500は、電力入力段502、共振段504および電力出力段506、検出器508および制御回路510を含み得る。図5に示されているように、電力入力段502、共振段504および電力出力段506はカスケード接続される。検出器508は共振段504に結合され得る。制御回路510は、検出器508と電力入力段502との間に結合される。

いくつかの実施形態では、電力変換器500は、図1に示されているLLC共振変換器である。代替的に、電力変換器500は、インダクタ−キャパシタ−インダクタ（LCL）共振変換器など、3素子共振変換器トポロジーであり得る。さらに、電力変換器500は、インダクタ−キャパシタ（LC）共振変換器など、2素子共振変換器トポロジーであり得る。さらに、電力変換器500は、LCLC共振変換器、LCLCL共振変換器など、高次共振変換器トポロジーであり得る。

検出器508は、図5に示されているように、共振段504からの信号を検出する。検出された信号は、電力変換器500がそれの共振周波数において動作するかどうかを示す変数を含み得る。いくつかの実施形態では、電力変換器500がそれの共振周波数において動作するとき、（図示されていないが、図6には示されている）共振インダクタLrの両端間の電圧、（図示されていないが、図7には示されている）同相キャパシタCcm中を流れる電流など、いくつかの動作変数の大きさが低減される。一方、電力変換器500のスイッチング周波数がそれの共振周波数から離れているとき、共振インダクタLrの両端間の電圧の大きさ、同相キャパシタCcm中を流れる電流などが増加される。

いくつかの実施形態では、検出器508は、共振インダクタの両端間の電圧の大きさの変動を検出し、検出された信号を制御回路510に送る。制御回路510は、検出された信号を所定のしきい値と比較する。検出された信号の大きさがしきい値よりも大きい場合、制御回路510は、検出された信号の大きさが所定のしきい値よりも小さくなるまで、電力変換器500のスイッチング周波数を調整する。その結果、電力変換器500は、それの共振周波数に近い周波数において動作することを強制される。そのような周波数は、電力変換器500がゼロ電圧スイッチングおよび/またはゼロ電流スイッチングを通してより高い効率を達成するのを助ける。

図5に示された検出器508を有することの1つの有利な特徴は、検出器508および制御回路510が適応制御ループを形成し得ることである。そのような適応制御ループは、電力変換器500がそれの共振周波数において動作するのを助ける。言い換えれば、雑音、寄生パラメータなどの様々なファクタが、上記の式（4）に基づいて計算される自然共振周波数に等しくない実際の共振周波数を引き起こし得る。制御回路510は、電力変換器500が、検出器508からのリアルタイム検出信号に基づいてそれの実際の共振周波数に近い周波数において動作することを強制し得る。したがって、電力変換器500は、電力変換器500がゼロ電圧スイッチングおよび/またはゼロ電流スイッチングを通してより高い効率を達成することができるように、それのスイッチング周波数を動的に調整することが可能である。説明全体にわたって、図5に示された適応制御機構は、代替的に最大効率点トラッキング（MEPT）制御機構と呼ばれる。

図5に示された適応制御ループを通してスイッチング周波数を動的に調整することは、単なる一実施形態であることに留意されたい。デューティサイクル制御、調整可能ゲート駆動電圧制御および調整可能バイアス電圧制御を含む、効率を改善するための他の方式が採用され得る。例えば、電力変換器500は、負荷電流が所定の負荷レベルよりも大きいとき、電力変換器500のゲートドライバのゲート駆動電圧または供給バイアスが増加されるように構成される。一方、負荷電流が所定の負荷レベルよりも小さいとき、電力変換器500のゲート駆動電圧または供給バイアス電圧は低減される。

さらに、電力変換器500のゲートドライバは、共振ロスレスゲートドライバなどのロスレスゲートドライバであり得ることに留意されたい。ロスレスゲートドライバの電源電圧変調は電力変換器500のデューティサイクルに影響を及ぼし得る。言い換えれば、そのような調整可能バイアス電圧は、電力変換器500の有効デューティサイクル制御機構を形成する。

さらに、パルス幅変調（PWM）タイプゲートドライバでは、デューティサイクル制御機構は、電力変換器500の効率をさらに改善するために使用され得る。いくつかの実施形態では、電力変換器500の制御回路510は、負荷電流が所定の負荷レベルよりも大きいとき、電力変換器500のデューティサイクルが増加されるように構成される。一方、負荷電流が所定の負荷レベルよりも小さいとき、電力変換器500のデューティサイクルは低減される。

図6は、本開示の様々な実施形態による、図5に示された電力変換器の第1の例示的な実装形態を示す。図6に示されているように、検出器508は、トランスフォーマを通って共振タンク504に結合される。いくつかの実施形態では、電力変換器600はLLC共振変換器である。共振タンク504は、インダクタLrと、キャパシタCrと、絶縁トランスフォーマT1の磁化インダクタンスLm（図示せず）とによって形成される。

図6に示されているように、インダクタLrはトランスフォーマT2の1次側である。トランスフォーマT2の2次側は検出器508に結合される。動作中、電力変換器600のスイッチング周波数が電力変換器600の実際の共振周波数から離れているとき、共振インダクタLrの両端間の電圧は、その結果増加する。検出器508は、トランスフォーマT2を通して増加した電圧を検出し、検出された信号を制御回路510に送り得る。制御回路510は、検出された信号を所定のしきい値と比較し、それに応じて電力変換器600のスイッチング周波数を調整し得る。検出器508の詳細な実装形態については図8に関して以下で説明する。

図7は、本開示の様々な実施形態による、図5に示された電力変換器の第2の例示的な実装形態を示す。図7の概略図は、検出器508が、共振インダクタLrの両端間の電圧ではなく同相キャパシタCcm中を流れる電流を検出することを除いて、図6の図と同様である。いくつかの実施形態では、電力変換器700はLLC共振変換器である。トランスフォーマT1の2次巻線の中間点に結合された同相キャパシタCcmがあり得る。さらに、抵抗器Rcmが同相キャパシタCcmと直列に接続される。

図7に示されているように、抵抗器Rcmの両端間の電圧は、同相キャパシタCcm中を流れる電流に比例する。動作中、電力変換器700のスイッチング周波数が電力変換器700の共振周波数から離れているとき、同相キャパシタCcm中を流れる電流は、その結果増加する。検出器508は、抵抗器Rcmを通して増加した電流を検出し得る。制御回路510は、同相キャパシタCcm中を流れる電流を最小限に抑えるために、検出された電圧に基づいてスイッチング周波数を調整し得る。検出器508の詳細な実装形態については図9および図10に関して以下で説明する。

図6および図7に示された図は、特許請求の範囲を過度に限定すべきではない、一例にすぎないものであることに留意されたい。当業者は、多くの変形形態、代替形態、および修正形態を認識されよう。例えば、同相キャパシタCcmは、トランスフォーマT1の1次側の中間点に結合され得る。さらに、同相キャパシタCcmは、トランスフォーマT1の1次側巻線と2次側巻線との間に結合され得る。

図8は、本開示の様々な実施形態による、図6に示された電力変換器の概略図を示す。LLC共振変換器800は、電力入力段502と、共振タンク504と、電力出力段506とを含む。電力入力段502と、共振タンク504と、電力出力段506との構造および動作原理は、図1に示されたものと同様であり、したがって、繰り返しを避けるために再び説明しない。

検出器808は、図6に示された検出器508の第1の実装形態である。検出器808は、整流器と、dcブロッキングキャパシタC4と、負荷抵抗R1と、分割器/フィルタ回路とを含む。整流器は、図8に示されているように、C1、C2、D1およびD2を含む。整流器は、トランスフォーマT2の2次の両端間のac電圧をdc電圧に変換するために使用される。

dcブロッキングキャパシタC4は、トランスフォーマT2の2次が飽和されるのを防止するように選択される。分割器/フィルタ回路はR2、R3およびC3を含む。R2およびR3は電圧分割器を形成する。R2対R3の比を調整することを通して適切なdc電圧信号が制御回路510中に供給される。さらに、C3、R2およびR3は、制御回路510が雑音なしdc信号を受信し得るように雑音を減衰させるために、フィルタを形成し得る。

いくつかの実施形態では、共振インダクタLrのインダクタンスは66nHに等しい。共振キャパシタCrのキャパシタンスは220nFに等しい。R1の抵抗は500オームに等しい。C1のキャパシタンスは2nFに等しい。C2のキャパシタンスは2nFに等しい。C3のキャパシタンスは3300pFに等しい。C4のキャパシタンスは22pFに等しい。R2およびR2の抵抗は2キロオームに等しい。

上記に与えた値は、純粋に説明のために選択されたものであり、本発明の様々な実施形態をいかなる特定の値にも限定するものではないことに留意されたい。当業者であれば、異なる適用例および設計の必要に応じて、上記で具陳される抵抗およびキャパシタンスは異なる値に変更され得ることを認識されよう。

さらに、LLC共振変換器800は高い内部Qであり得ることに留意されたい。いくつかの実施形態では、LLC共振変換器800の内部Qは以下の式によって与えられ得る。

RLは、スイッチ（例えば、Q1、Q2、Q3、Q4、S1およびS2）のオン抵抗、トランスフォーマT1の巻線抵抗、接続トレースの抵抗などを含む内部抵抗を表す。

いくつかの実施形態では、RLは30メガオームに等しい。Lrは70のnHに等しい。Crは306nFに等しい。式（5）によれば、Qは14．7に等しい。言い換えれば、上記に示された効率点トラッキング制御機構は、13よりも大きい内部Q値を有するLLC共振変換器に適用可能である。

図9は、本開示の様々な実施形態による、図7に示された検出器の第1の実装形態を示す。検出器908の構造および動作原理は、図8に示された検出器808と同様であり、したがって、繰り返しを避けるために再び説明しない。

いくつかの実施形態では、同相キャパシタCcmのキャパシタンスは20nFに等しい。Rcmの抵抗は1オームに等しい。R1の抵抗は1キロオームに等しい。C1およびC2のキャパシタンスは2．2nFに等しい。C3のキャパシタンスは680pFに等しい。C4のキャパシタンスは68pFに等しい。R2の抵抗は10キロオームに等しく、R3の抵抗は2キロオームに等しい。

図10は、本開示の様々な実施形態による、図7に示された検出器の第2の実装形態を示す。電力入力段502と、共振タンク504と、電力出力段506との構造および動作原理は、もう1つの同相キャパシタCcm2があり得ることを除いて、図9に示されたものと同様である。図10に示されているように、第1の同相キャパシタCcm1およびRcmは、トランスフォーマT1の2次の中間点と接地との間に直列に接続される。第2の同相キャパシタCcm2は、トランスフォーマT1の2次の中間点と接地との間に接続される。いくつかの実施形態では、Ccm1は10nFに等しい。Ccm2は10nFに等しい。Rcmは1オームに等しい。

検出器1008の構造は、整流器がダイオードD1とキャパシタC2とを含むことを除いて、図9に示された検出器908の構造と同様である。検出器1008の動作原理は、検出器908の構造と同様であり、したがって、繰り返しを避けるために本明細書では再び説明しない。

図11は、本開示の様々な実施形態による、並列動作における2つのLLC共振変換器のブロック図を示す。図11に示されているように、第1のLLC共振変換器1102および第2のLLC共振変換器1104は、VINとVOUTとの間に並列に接続される。いくつかの実施形態では、第1のLLC共振変換器1102と第2のLLC共振変換器1104の両方は、図5に示された構造である。より詳細には、これらの2つのLLC共振変換器の検出器は、変数（例えば、共振インダクタの両端間の電圧または同相キャパシタ中を流れる電流）を検出し、検出された信号をそれぞれの制御回路に送ることが可能である。制御回路は、各LLC共振変換器のスイッチング周波数を調整することが可能である。その結果、両方のLLC共振変換器は、各LLC共振変換器の実際の共振周波数に近いかまたはそれに等しいスイッチング周波数を動作させ得る。

LLC共振変換器の動作原理によれば、LLC共振変換器がそれの実際の共振周波数において動作するとき、LLC共振変換器は1に等しい電圧利得を有する。上記で説明したように、両方のLLC共振変換器はそれらの実際の共振周波数において動作するので、これらの2つのLLC共振変換器は同じ電圧利得であり得、それは、これらの2つのLLC共振変換器間で共有する負荷電流を平衡させるのに役立つ。

いくつかの実施形態では、負荷電流Ioは約20Aである。第1のLLC共振変換器1102は、MEPT制御機構を使用することによって950KHzにおいて動作する。同様に、第2のLLC共振変換器1104は、同じ制御機構の下で1050KHzにおいて動作する。第1のLLC共振変換器1102中を流れる電流は約9．63Aである。第2のLLC共振変換器1104中を流れる電流は約10．37Aである。

代替実施形態では、負荷電流Ioは約10Aである。第1のLLC共振変換器1102は、MEPT制御機構を使用することによって950KHzにおいて動作する。同様に、第2のLLC共振変換器1104は1050KHzにおいて動作する。第1のLLC共振変換器1102中を流れる電流は約5．36Aである。第2のLLC共振変換器1104中を流れる電流は約4．64Aである。

図12は、本開示の様々な実施形態による負荷調整改善機構を示す。図12の水平軸は、LLC共振変換器（例えば、図1に示されたLLC共振変換器100）のスイッチング周波数（角周波数）を表す。図12の垂直軸は、（図1に示された）LLC共振変換器100の電圧利得を表す。

いくつかの実施形態では、スイッチング周波数が共振タンクの共振周波数に等しいとき、LLC共振変換器100の電圧利得はほぼ1に等しい。図12に示されているように、LLC共振変換器100が共振周波数1202において動作するとき、LLC共振変換器100の出力電圧はLLC共振変換器100の入力電圧にほぼ等しい。

図12は、様々な負荷に応じた電圧利得変動を示す、複数の曲線を含む。例えば、軽い負荷（全負荷の10％および20％）では、LLC共振変換器100の電圧利得（例えば、それぞれ曲線1205および曲線1203）は、全負荷の電圧利得（例えば、図12に示された曲線1201）よりも大きくなり得る。

よく知られている電圧ドループ理論により、負荷電流が低減したとき、LLC共振変換器100の出力電圧は増加し得る。一方、負荷電流が増加したとき、LLC共振変換器100の出力電圧は低下し得る。図12に示された電圧利得曲線は、LLC共振変換器100の調整を改善するために使用され得る。より詳細には、負荷低下に応答して、負荷電流が所定の負荷レベルよりも小さいとき、LLC共振変換器100は、LLC共振変換器100の出力電圧が所定の規制範囲内になるまで、スイッチング周波数を増加させるように構成される。一方、負荷電流が所定の負荷レベルよりも大きいとき、LLC共振変換器100は、LLC共振変換器100の出力電圧が所定の規制範囲内になるまで、スイッチング周波数を低減するように構成される。

図12によれば、LLC共振変換器100が100％負荷にあるとき、LLC共振変換器100はそれの共振周波数1202において動作する。負荷が全負荷の20％に低下したとき、LLC共振変換器100のスイッチング周波数は、図12に示されているようにより高いスイッチング周波数1204に増加される。そのようなより高いスイッチング周波数は、電圧ドループからの影響をオフセットするのを助ける。

さらに、負荷が全負荷の10％にさらに低下したとき、LLC共振変換器100のスイッチング周波数は、図12に示されているようにより高いスイッチング周波数1206に増加される。図12に示された調整改善制御機構は、代替的に最大出力電圧精度トラッキング（MOVA）制御機構と呼ばれる。

MOVA制御機構は、出力調整を改善するために独立してLLC共振変換器に適用され得ることに留意されたい。代替的に、MOVA制御機構は、図5に関して上記で説明したMEPT制御機構と組み合わされ得る。そのような組み合わされた制御方式は、LLC共振変換器の効率ならびに調整を改善するのを助ける。さらに、組み合わされた制御方式は、図5に関して上記で説明した調整可能ゲート駆動電圧制御、調整可能バイアス電圧制御および/またはデューティサイクル制御とさらに組み合わされ得る。

いくつかの実施形態では、上記の組み合わされた制御方式によれば、全負荷条件の下で、MEPT制御機構が優勢である。制御回路は、共振インダクタLrの両端間の電圧またはコモンキャパシタCcm中を流れる電流が最小限に抑えられる990MHzにおいてLLC共振変換器が動作することを強制する。さらに、ゲートドライバのゲート駆動電圧またはバイアス電圧は約13Vに設定される。

さらに、全負荷の50％において、MOVA制御機構はアクティブにされる。その結果、スイッチング周波数は、負荷低下に応答して1MHzに増加され得る。その上、ゲート駆動電圧は11Vに低減され得る。

さらに、負荷が全負荷の20％に低下したとき、スイッチング周波数は、MOVA制御機構に従って1．1MHzに増加され得る。ゲート駆動電圧は9Vに低減される。同様に、負荷が全負荷の10％に低下したとき、スイッチング周波数は1．2MHzに増加され得、ゲート駆動電圧は6Vに低減される。

さらに、MOVA制御機構は、LLC共振変換器の入力電圧に基づいてLLC共振変換器のスイッチング周波数を変化させることを含み得ることに留意されたい。より詳細には、図2は、LLC共振変換器の利得とスイッチング周波数との間の関係を示している。図2に示された曲線によれば、LLC共振変換器の調整は、LLC共振変換器のスイッチング周波数を変化させることによって改善され得る。

再び図2を参照すると、共振周波数よりも高いスイッチング周波数は利得低下をもたらし得る。そのような利得低下は、LLC共振変換器の調整を改善するのを助け得る。例えば、48Vなどの通常の入力電圧において、LLC共振変換器は、LLC共振変換器の共振周波数にほぼ等しいスイッチング周波数において動作し得る。入力電圧の増加に応答して、スイッチング周波数は、LLC共振変換器の出力電圧が所定の規制範囲内になるまで増加され得る。

いくつかの実施形態では、異なる適用例およびトポロジー変形形態に応じて、図2に示された曲線は異なり得る。しかしながら、特定の適用例およびLLC共振変換器では、所定の機能が、このLLC共振変換器の利得曲線に基づいて作成され得る。そのような所定の機能は、図5に示された制御回路510において実装され得る。

要するに、MOVA制御機構は、LLC共振変換器の負荷、LLC共振変換器の入力電圧および/またはそれらの任意の組合せに基づいてLLC共振変換器のスイッチング周波数を変化させることを備え得る。

本発明の実施形態およびそれの利点について詳細に説明したが、添付の特許請求の範囲によって定義される本発明の趣旨および範囲から逸脱することなく、本明細書において様々な変更、置換および改変が行われ得ることを理解されたい。

その上、本出願の範囲は、本明細書で説明したプロセス、機械、製造、組成物、手段、方法およびステップの特定の実施形態に限定されるものではない。当業者であれば本発明の開示から容易に諒解されるように、本明細書で説明した対応する実施形態と実質的に同じ機能を実施するかまたは実質的に同じ結果を達成する、現存するかまたは後で開発されることになる、プロセス、機械、製造、組成物、手段、方法、またはステップは、本発明に従って利用され得る。したがって、添付の特許請求の範囲は、それの範囲内に、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップを含むものである。

100 LLC共振変換器
102 スイッチネットワーク
104 共振タンク
112 トランスフォーマ
114 整流器
116 出力フィルタ
202 共振周波数
500 電力変換器
502 電力入力段
504 共振タンク
504 共振段
506 電力出力段
508 検出器
510 制御回路
600 電力変換器
700 電力変換器
800 LLC共振変換器
808 検出器
908 検出器
1008 検出器
1102 LLC共振変換器
1104 LLC共振変換器
1201 曲線
1202 共振周波数
1203 曲線
1204 スイッチング周波数
1205 曲線
1206 スイッチング周波数
C2 キャパシタ
C4 dcブロッキングキャパシタ
Ccm 同相キャパシタ
Ccm コモンキャパシタ
Ccm1 同相キャパシタ
Ccm2 同相キャパシタ
Cr キャパシタ
Cr 共振キャパシタ
D1 ダイオード
Io 負荷電流
Lm 磁化インダクタ
Lm 磁化インダクタンス
Lm_eq 等価磁化インダクタンス
Lr インダクタ
Lr 共振インダクタ
NS1 2次巻線
NS2 2次巻線
Q1 スイッチ
Q1 スイッチング要素
Q2 スイッチ
Q2 スイッチング要素
Q3 スイッチ
Q3 スイッチング要素
Q4 スイッチ
Q4 スイッチング要素
R1 負荷抵抗
Rcm 抵抗器
RL 負荷抵抗
RL_eq 等価負荷
RL_eq 等価負荷抵抗
S1 スイッチ
S2 スイッチ
T1 トランスフォーマ
T1 絶縁トランスフォーマ
T2 トランスフォーマ
VIN 入力dc電源

Claims (15)

1. 変換器であって、
   電源に結合された入力段であって、前記入力段は複数の電力スイッチを備える、入力段と、
   前記複数の電力スイッチに結合された共振タンクと、
   前記共振タンクに結合されたトランスフォーマと、
   前記トランスフォーマに結合された出力段と、
   前記変換器に結合された効率点トラッキングインジケータであって、前記効率点トラッキングインジケータは、前記トランスフォーマに結合された同相キャパシタ中を流れる電流であり、前記同相キャパシタは、前記トランスフォーマの2次側の中間点に直接結合される、効率点トラッキングインジケータと、
   前記効率点トラッキングインジケータに結合された検出器と、
   前記検出器から効率点トラッキング信号を受信し、前記効率点トラッキング信号に基づいて前記電力スイッチのスイッチング周波数を調整するように構成された制御回路と
   を備え、
   前記制御回路は、前記検出器からの前記効率点トラッキング信号の大きさが所定のしきい値よりも小さくなるまで、前記電力スイッチの前記スイッチング周波数を調整するように構成された、変換器。
2. 前記同相キャパシタは、抵抗器を通って接地に結合され、前記検出器は、前記抵抗器の両端間の電圧を検出することを通して前記同相キャパシタ中を流れる前記電流を検出するように構成された、
   請求項1に記載の変換器。
3. 前記検出器は、
   dcブロッキングキャパシタと、
   前記dcブロッキングキャパシタに結合された整流器であって、前記整流器は、ac信号をdc信号に変換するように構成された、整流器と、
   負荷抵抗と、
   前記整流器に結合された電圧分割器と
   を備える、請求項1に記載の変換器。
4. 前記整流器は、
   直列に接続された第1のキャパシタおよび第2のキャパシタと、
   直列に接続された第1のダイオードおよび第2のダイオードであって、前記負荷抵抗は、前記第1のキャパシタおよび前記第2のキャパシタの共通ノードと、前記第1のダイオードおよび前記第2のダイオードの共通ノードとの間に結合された、第1のダイオードおよび第2のダイオードと
   を備える、請求項3に記載の変換器。
5. 前記整流器はダイオードとキャパシタとを備え、
   前記ダイオードは、前記整流器の入力ノードと出力ノードとの間に結合され、
   前記キャパシタは、前記整流器の前記出力ノードと接地との間に結合され、
   前記負荷抵抗は、前記整流器の前記入力ノードと接地との間に結合された、
   請求項3に記載の変換器。
6. 共振変換器の動作方法であって、前記共振変換器は、
   電源に結合された入力段であって、前記入力段は複数の電力スイッチを備える、入力段と、
   前記複数の電力スイッチに結合された共振タンクと、
   前記共振タンクに結合されたトランスフォーマと、
   検出器と、
   制御回路と、
   前記トランスフォーマに結合された出力段と
   を備え、
   前記検出器によって、前記共振変換器のソフトスイッチングプロセスを示す信号を検出するステップであって、前記信号は、同相キャパシタ中を流れる電流に比例し、前記同相キャパシタは、前記トランスフォーマの2次側の中間点に直接結合される、ステップと、
   前記信号の大きさが所定のしきい値よりも小さくなるまで、前記制御回路によって、前記共振変換器のスイッチング周波数を調整するステップと
   を含む方法。
7. 負荷増加に応答して、前記制御回路によって、より高いゲート駆動電圧を前記複数の電力スイッチに印加するステップと、
   負荷低下に応答して、前記制御回路によって、より低いゲート駆動電圧を前記複数の電力スイッチに印加するステップと
   をさらに含む、
   請求項6に記載の方法。
8. 前記同相キャパシタは、前記トランスフォーマの2次巻線の中間点に結合された、請求項6に記載の方法。
9. 共振変換器の動作方法であって、前記共振変換器は第1の共振変換器を備え、前記第1の共振変換器は、
   電力段であって、
   電源に結合された入力段であって、前記入力段は複数の電力スイッチを備える、入力段と、
   前記複数の電力スイッチに結合された共振タンクと、
   前記共振タンクに結合された絶縁デバイスと、
   整流器を通って前記絶縁デバイスに結合された出力段と
   を備える、電力段と、
   検出器と、
   前記電力スイッチに結合された制御回路であって、前記制御回路は、前記電力スイッチのために複数のゲート駆動信号を生成する、制御回路と
   を備え、
   前記検出器によって、前記第1の共振変換器のソフトスイッチングプロセスを示す信号を検出するステップであって、前記信号は、同相キャパシタ中を流れる電流に比例し、前記同相キャパシタは、前記絶縁デバイスの2次側の中間点に直接結合される、ステップと、
   前記制御回路によって、前記第1の共振変換器の負荷電流を検出するステップと、
   前記制御回路によって、前記第1の共振変換器のスイッチング周波数を構成するステップであって、
   前記負荷電流が所定の負荷レベルよりも大きいとき、前記信号の大きさが所定のしきい値よりも小さくなるまで、前記スイッチング周波数を調整することと、
   前記負荷電流が前記所定の負荷レベルよりも小さいとき、前記第1の共振変換器の出力電圧が所定の規制範囲内になるまで、前記スイッチング周波数を増加させることと
   を行うように構成する、ステップと
   を含む方法。
10. 前記共振変換器は第2の共振変換器をさらに備え、
    前記第1の共振変換器および前記第2の共振変換器は並列に接続され、
    前記第2の共振変換器は、前記第1の共振変換器と同じ構造である、請求項9に記載の方法。
11. 前記第1の共振変換器の前記スイッチング周波数が前記第1の共振変換器の共振周波数にほぼ等しくなるまで、前記制御回路によって、前記第1の共振変換器の前記スイッチング周波数を調整するステップと、
    前記第2の共振変換器の前記スイッチング周波数が前記第2の共振変換器の共振周波数にほぼ等しくなるまで、前記制御回路によって、前記第2の共振変換器の前記スイッチング周波数を調整するステップと
    をさらに含む、請求項10に記載の方法。
12. 前記負荷電流が前記所定の負荷レベルよりも大きいとき、前記制御回路によって、前記第1の共振変換器のゲートバイアス電圧を増加させるステップと、
    前記負荷電流が前記所定の負荷レベルよりも小さいとき、前記制御回路によって、前記第1の共振変換器の前記ゲートバイアス電圧を低減するステップであって、前記第1の共振変換器のゲートドライバはロスレスゲートドライバである、ステップと
    をさらに含む、請求項9に記載の方法。
13. 前記負荷電流が前記所定の負荷レベルよりも大きいとき、前記制御回路によって、前記第1の共振変換器のデューティサイクルを増加させるステップと、
    前記負荷電流が前記所定の負荷レベルよりも小さいとき、前記制御回路によって、前記第1の共振変換器の前記デューティサイクルを低減するステップであって、前記第1の共振変換器のゲートドライバはPWMゲートドライバである、ステップと
    をさらに含む、請求項9に記載の方法。
14. 前記複数のゲート駆動信号は、複数のゲートドライバを通って前記電力スイッチに送られ、前記ゲートドライバはロスレスゲートドライバである、
    請求項9に記載の方法。
15. 入力電圧変化に応答して、前記第1の共振変換器の前記出力電圧が第2の所定の規制範囲内になるまで、前記制御回路によって、前記スイッチング周波数を調整するステップ
    をさらに含む、請求項9に記載の方法。

Images