JP7175699B2

JP7175699B2 - 電源装置及び画像形成装置

Info

Publication number: JP7175699B2
Application number: JP2018189551A
Authority: JP
Inventors: 実林崎; 和希そね田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2018-10-04
Filing date: 2018-10-04
Publication date: 2022-11-21
Anticipated expiration: 2038-10-04
Also published as: JP2020061798A; US20200112263A1; US11088626B2

Description

本発明は、電源装置及び画像形成装置に関し、特に、スイッチング電源装置の同期整流回路に関する。

従来の電源装置として、例えば、特許文献１には、同期整流スイッチング素子の両端電圧をコンパレータにより判定する構成が開示されている。また、例えば、特許文献２には、直接電流を検出しない方式としてトランスのＥＴ積を利用した構成が開示されている。

特開昭６０－１５２２６９号公報特許第４１５８０５４号公報

近年、環境や規格の要請から従来よりも高効率の電源装置が要求されている。更なる電源の効率を向上するためには、同期整流回路のスイッチング素子に低いオン抵抗の電界効果トランジスタ（以下、ＦＥＴという）を使用する必要がある。しかしながら、同期整流回路のスイッチング素子の両端電圧をコンパレータにより判定する構成では、低いオン抵抗のＦＥＴで同期整流動作を行うことが困難である場合がある。また、ＥＴ積を検出する方式では電流共振型の電源等のフォアード型電源装置に適用できないという課題もある。電源の効率を更に向上させるためには、電源の方式や同期整流回路のスイッチング素子のオン抵抗に左右されない同期整流回路が必要とされている。また、様々な電源方式に対応可能な同期整流回路が必要とされている。

本発明は、このような状況のもとでなされたもので、同期整流方式の電源装置の効率を向上させることを目的とする。

上述した課題を解決するために、本発明は、以下の構成を備える。

（１）１次巻線と２次巻線とを有するトランスと、前記１次巻線に流れる電流をオン又はオフする少なくとも１つのスイッチング素子と、前記２次巻線に流れる電流を整流するために駆動される整流手段と、前記整流手段によって整流された電圧を平滑する２次側平滑素子と、を備える同期整流方式の電源装置であって、前記２次側平滑素子を充電する電流を検出する電流検出手段と、前記電流検出手段による検出結果に基づいて前記整流手段を駆動する駆動手段と、を備え、前記電流検出手段は、前記２次巻線に流れる電流を分流するコンデンサと、前記コンデンサの電流を電圧に変換する抵抗と、前記抵抗によって変換された電圧と第１の電圧とを比較する比較器と、を有し、前記駆動手段は、前記比較器による比較結果に基づいて前記整流手段を駆動するための電圧を出力し、前記２次巻線は、第１の２次巻線と第２の２次巻線とを有し、前記整流手段は、前記第１の２次巻線に接続された第１の整流手段と、前記第２の２次巻線に接続された第２の整流手段と、を有し、前記第１の２次巻線に誘起された電圧を検出する第１の電圧検出手段と、前記第２の２次巻線に誘起された電圧を検出する第２の電圧検出手段と、前記第１の電圧検出手段及び前記第２の電圧検出手段の検出結果に基づいて、前記第１の整流手段又は前記第２の整流手段が駆動されないようにマスクするマスク手段と、を備えることを特徴とする電源装置。

（２）記録材に画像を形成する画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。

本発明によれば、同期整流方式の電源装置の効率を向上させることができる。

実施例１の同期整流方式を用いたスイッチング電源回路の回路図実施例１の各部の波形及び動作を説明するグラフ実施例２の同期整流方式を用いたスイッチング電源回路の回路図実施例２の各部の波形及び動作を説明するグラフ実施例３の同期整流方式を用いたスイッチング電源回路の回路図実施例３の各部の波形及び動作を説明するグラフ実施例３の電流検出回路を示すブロック図実施例３の電流検出回路の回路図実施例３の軽負荷時に対応した各部の波形を示すグラフ実施例４の同期整流方式を用いたスイッチング電源回路の回路図実施例４の電流検出回路を示すブロック図実施例４の電流検出回路の回路図実施例４の各部の波形及び動作を説明するグラフ実施例５の画像形成装置を示す図

以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。

［電源装置］
図１は実施例１の電源装置を示す図であり、例えば、同期整流方式を用いたスイッチング電源回路の概略図を示す。実施例１では、スイッチング電源回路１０１の方式として、一般的な電流モードを用いた疑似共振回路で説明を行う。商用電源等の交流電源１００が出力した交流電圧Ｖａｃは、スイッチング電源回路１０１に入力される。スイッチング電源回路１０１は、交流電源１００から入力される交流電圧Ｖａｃを、絶縁された２次側電圧Ｖ０２に変換し出力している。スイッチング電源回路１０１から出力された２次側電圧Ｖ０２は、負荷１２０に供給される。交流電圧Ｖａｃはフィルタ部１０２を介してブリッジダイオード１０３によって整流され、平滑用コンデンサ１０４により電圧Ｖｂに平滑されている。

１次側に設けられた制御手段であるスイッチング制御部１０５は、端子１に接続された起動抵抗１０６を介してスイッチング制御部１０５自身が動作するための電圧を生成する。端子１を介してスイッチング制御部１０５により生成された電圧は、端子２を介してコンデンサ１１３に充電される。スイッチング制御部１０５は、端子２の電圧があらかじめ定められた電圧以上になると、内部回路を動作させてゲート出力端子である端子７よりスイッチング素子１０７をオン、オフ制御する。すなわち、スイッチング制御部１０５は、スイッチング素子１０７のスイッチング動作を制御する。電流検出抵抗１２２は、スイッチング素子１０７の電流を検出してスイッチング制御部１０５の端子６に電流波形を供給している。

トランスＴ１は、１次巻線１０８、２次巻線１１１、補助巻線１１５を有している。１次巻線１０８と２次巻線１１１とは逆極性、１次巻線１０８と補助巻線１１５とは逆極性、２次巻線１１１と補助巻線１１５とは同極性となっている。トランスＴ１の補助巻線１１５の一端はダイオード１１４のアノード端子に接続されており、補助巻線１１５に誘起された電圧は、ダイオード１１４及びコンデンサ１１３により整流平滑され、端子２を介してスイッチング制御部１０５に電源を供給する。また、補助巻線１１５に誘起された電圧は、ゼロクロス検知信号として端子３に入力されている。すなわち、スイッチング制御部１０５は、端子３に入力されたゼロクロス検知信号に基づいてゼロクロス点を検知する。

２次巻線１１１は、２次側平滑素子である２次側平滑コンデンサ１１０と整流素子１０９とが直列に接続された直列回路に接続されている。詳細には、２次巻線１１１の一端が２次側平滑コンデンサ１１０の一端に接続され、２次側平滑コンデンサ１１０の他端は整流素子１０９の一端に接続されている。整流素子１０９の他端は、２次巻線１１１の他端に接続されている。整流素子１０９として、電界効果トランジスタ（以下、ＦＥＴという）、例えばＭＯＳＦＥＴを用いる。この場合、整流素子１０９は、ソース端子が２次側平滑コンデンサ１１０の他端に接続され、ドレイン端子が２次巻線１１１の他端に接続され、ゲート端子が後述する電流検出回路１１２の端子Ｃに接続される。整流素子１０９は、内蔵されたボディダイオード又は外部に並列に接続されたダイオードを有する。

２次側平滑コンデンサ１１０には、抵抗１１６、フォトカプラ１２１の発光ダイオード（以下、ＬＥＤという）１２１ａ、シャントレギュレータ１１７、抵抗１１８、１１９が接続されており、フィードバック手段として機能している。２次側の出力電圧は、抵抗１１８、１１９により分圧されてシャントレギュレータ１１７に入力されることにより検出される。検出された結果はフォトカプラ１２１のＬＥＤ１２１ａ、フォトトランジスタ１２１ｂを介して１次側に伝達される。スイッチング制御部１０５の端子４にはフォトカプラ１２１のフォトトランジスタ１２１ｂが接続されており、スイッチング制御部１０５は端子４に入力された信号に基づいて２次側電圧Ｖ０２（すなわち、出力電圧）の調整を行っている。すなわち、スイッチング制御部１０５は、端子４に入力された信号（以下、フィードバック電圧ともいう）に基づいて２次側電圧Ｖ０２を制御する。スイッチング制御部１０５の端子５は平滑用コンデンサ１０４の低電位側に接続されている。

（電流検出回路１１２）
電流検出手段である電流検出回路１１２は、一端が２次側平滑コンデンサ１１０の一端に接続され、他端が抵抗２０２の一端に接続された分流コンデンサ２０１と、他端が２次側平滑コンデンサ１１０の他端に接続された抵抗２０２と、を有する。２次側平滑コンデンサ１１０の一端と分流コンデンサ２０１の一端との接続点は、電流検出回路１１２の端子Ａを構成する。電流検出回路１１２は、一端が２次側平滑コンデンサ１１０の一端に接続され、他端が抵抗２０６の一端に接続された抵抗２０５と、他端が２次側平滑コンデンサ１１０の他端に接続された抵抗２０６と、比較器であるコンパレータ２０３と、を有する。抵抗２０２の他端と２次側平滑コンデンサ１１０の他端との接続点は、電流検出回路１１２の端子Ｂを構成する。コンパレータ２０３の非反転入力端子には分流コンデンサ２０１と抵抗２０２との接続点が接続され、反転入力端子には抵抗２０５と抵抗２０６との接続点が接続されている。また、コンパレータ２０３の非反転入力端子にはダイオード２１０のカソード端子が接続されている。ダイオード２１０のアノード端子は２次側平滑コンデンサ１１０の他端に接続されている。

電流検出回路１１２は、コレクタ端子が２次側平滑コンデンサ１１０の一端に接続され、エミッタ端子がトランジスタ２０９のエミッタ端子に接続されたＮＰＮ型のトランジスタ２０８を有する。トランジスタ２０８のベース端子は、コンパレータ２０３の出力端子に接続されている。コンパレータ２０３は、比較結果に応じた電圧を出力端子から出力する。トランジスタ２０８のベース端子とコレクタ端子との間には抵抗２０７が接続されている。電流検出回路１１２は、エミッタ端子がトランジスタ２０８のエミッタ端子に接続され、コレクタ端子が２次側平滑コンデンサ１１０の他端に接続されたＰＮＰ型のトランジスタ２０９を有する。トランジスタ２０９のベース端子は、コンパレータ２０３の出力端子に接続されている。トランジスタ２０８のエミッタ端子とトランジスタ２０９のエミッタ端子との接続点は、電流検出回路１１２の端子Ｃを構成し、整流素子１０９の制御端子（以下、ゲート端子という）に接続されている。

電流検出回路１１２は、実施例１では２次側平滑コンデンサ１１０の両端電圧を、分流コンデンサ２０１と抵抗２０２により分圧した電圧に基づき検出する構成としている。２次側平滑コンデンサ１１０の電流を分流コンデンサ２０１により分流し、抵抗２０２によって電圧Ｖｄｅｔ（以下、電流検出電圧Ｖｄｅｔともいう）に変換している。電流検出電圧Ｖｄｅｔは抵抗２０２の両端電圧でもある。分流コンデンサ２０１により分流され抵抗２０２により変換された電流検出電圧Ｖｄｅｔは、コンパレータ２０３の非反転入力端子（＋端子）に入力される。コンパレータ２０３の反転入力端子（－端子）には、２次側平滑コンデンサ１１０の両端電圧を抵抗２０５、２０６により分圧した第１の電圧（以下、基準電圧という）Ｖｒｅｆが入力される。コンパレータ２０３は、非反転入力端子に入力された電圧Ｖｄｅｔと反転入力端子に入力された基準電圧Ｖｒｅｆとを比較している。コンパレータ２０３の出力は、抵抗２０７、トランジスタ２０８、トランジスタ２０９を有する駆動手段である駆動回路によって整流素子１０９のゲート端子を駆動している。整流素子１０９は電流検出回路１１２による検出結果に基づいて駆動される。Ｖｇｓ１、Ｖｄｓ、Ｉｄ、Ｉｓ、Ｖｇｓ２については以下で説明する。

［動作説明］
図２にスイッチング素子１０７がオン、オフしたときの各部の波形を示し、実施例１の動作説明を行う。図２は、（ａ）にスイッチング素子１０７のゲート電圧Ｖｇｓ１（ｖ）を示し、（ｂ）にスイッチング素子１０７のドレイン－ソース間電圧Ｖｄｓ（ｖ）を示し、（ｃ）にトランスＴ１の１次巻線１０８に流れる電流Ｉｄを示す。また、（ｄ）に整流素子１０９に流れる電流Ｉｓを示す。（ｅ）に２次側平滑コンデンサ１１０の電流を分流コンデンサ２０１により分流し、抵抗２０２によって変換した電流検出電圧Ｖｄｅｔを実線で示し、基準電圧Ｖｒｅｆを一点鎖線で示す。更に、（ｆ）に整流素子１０９としてＭＯＳＦＥＴを使用した場合のゲート電圧Ｖｇｓ２を示す。横軸はいずれも時間（ｔ）を示す。

（期間Ｉ）
スイッチング素子１０７のゲート端子に、スイッチング制御部１０５の端子７からハイレベルの信号（ゲート電圧Ｖｇｓ１）が入力されると、スイッチング素子１０７がオンする。スイッチング素子１０７がオンすると、スイッチング素子１０７のドレイン－ソース間電圧Ｖｄｓは、図２（ｂ）のように低い電圧となる。平滑用コンデンサ１０４の電圧ＶｂがトランスＴ１の１次巻線１０８に印加される。そのため、図２（ｃ）に示す波形のように、トランスＴ１の１次巻線１０８に流れる電流Ｉｄは、スイッチング素子１０７のオン時間に比例して増大するランプ波形となる。このとき、２次側にはフライバック電圧は発生しない。そのため、図２（ｄ）に示すように、２次側平滑コンデンサ１１０を充電する電流Ｉｓは流れない。

１次巻線１０８に流れる電流Ｉｄは、抵抗１２２により電圧に変換される。スイッチング制御部１０５は、端子６により抵抗１２２の電圧を検出して端子４のフィードバック電圧と比較する。スイッチング制御部１０５は、端子６の電圧が端子４のフィードバック電圧以上になったと判断すると、端子７からの出力をローレベル状態とし、スイッチング素子１０７をオフする。これにより、期間Ｉから期間ＩＩに移行する。

（期間ＩＩ）
スイッチング素子１０７がオフすると、図２（ｂ）のように、トランスＴ１の１次巻線１０８にはフライバック電圧が発生し、スイッチング素子１０７のドレイン－ソース間電圧Ｖｄｓが上昇する。このフライバック電圧が発生する際に、トランスＴ１の２次巻線１１１に電圧が誘起される。実施例１の電源はフライバック方式である。このため、スイッチング素子１０７がオフした場合に整流素子１０９により２次側平滑コンデンサ１１０が充電されるように、２次巻線１１１の巻回方向が決定され、２次巻線１１１と２次側平滑コンデンサ１１０とが接続されるようにしている。

整流素子１０９は、例えば、ＮチャネルＭＯＳＦＥＴ等が使用される。ＦＥＴに内蔵されたボディダイオード、又は整流素子１０９であるＦＥＴに並列に接続された（外付けされた）ショットキーバリアダイオードにより、ＦＥＴのゲート電圧がローレベルのままでも、整流素子１０９はダイオードとして機能する。このとき、整流素子１０９のドレイン－ソース間電圧（以下、ドレイン－ソース間電圧Ｖｄｓ２とする）は、整流素子１０９がダイオードとして機能するためダイオードの順方向電圧（以下、順方向電圧Ｖｆとする）となる。したがって、図２（ｄ）に示すように、スイッチング素子１０７のオフに伴って整流素子１０９に電流Ｉｓが流れる。この電流Ｉｓを電流検出回路１１２によって検出し、検出した結果に基づいて整流素子１０９のゲート電圧Ｖｇｓ２をハイレベル状態とし、整流素子１０９をオンする。具体的には、電流検出電圧Ｖｄｅｔが基準電圧Ｖｒｅｆを超えると整流素子１０９はオンされる。

整流素子１０９がオンすることで、整流素子１０９のドレイン－ソース間電圧に印加される電圧は、ＭＯＳＦＥＴのオン抵抗（以下、オン抵抗Ｒｏｎとする）による電圧降下となる。すなわち、整流素子１０９における電圧降下が、オフ時の順方向電圧Ｖｆからオン時のオン抵抗Ｒｏｎによる電圧降下に変化する。このため、整流素子１０９に印加されていた電圧が低下して、電流Ｉｓにより発生する損失が低減する。次に、２次巻線１１１からの電流Ｉｓは、図２（ｄ）に示すように、スイッチング素子１０７のターンオフ直前の電流を電流Ｉｄｐとすると、電流Ｉｄｐを１次巻線１０８と２次巻線１１１との巻数比倍した電流をピークとして直線的に減少していく。これは、トランスＴ１に蓄えたエネルギーを２次側平滑コンデンサ１１０に吐き出す過程になるためである。電流Ｉｓが低下すると、図２（ｅ）に示すように、電流検出電圧Ｖｄｅｔも低下する。電流検出電圧Ｖｄｅｔが基準電圧Ｖｒｅｆ以下になると、整流素子１０９のゲート端子への出力電圧が反転し、すなわちゲート電圧Ｖｇｓ２がローレベルとなり、整流素子１０９をターンオフする。その後電流Ｉｓが流れなくなると、期間ＩＩから期間ＩＩＩに移行する。

（期間ＩＩＩ）
トランスＴ１のエネルギーが全て２次巻線１１１に吐き出されると、スイッチング素子１０７のドレイン－ソース電圧Ｖｄｓ１は自由振動を始める。スイッチング制御部１０５は、補助巻線１１５の電圧を端子３によりモニタしており、電圧の振動が低下したところでスイッチング素子１０７のゲート端子に出力するゲート電圧Ｖｇｓ１をハイレベル状態としスイッチング素子１０７をオンにする。これにより、期間ＩＩＩから期間Ｉへと移行する。その後の動作では、以上の期間Ｉから期間ＩＩＩが繰り返される。

電流検出回路１１２は、２次側平滑コンデンサ１１０の両端に接続した分流コンデンサ２０１と抵抗２０２とを有しており、２次側平滑コンデンサ１１０を充電する電流Ｉｓを検出している。２次側平滑コンデンサ１１０に電流Ｉｓが流れると、２次側平滑コンデンサ１１０の両端電圧が上昇し始める。このとき、端子Ａから分流コンデンサ２０１、抵抗２０２、端子Ｂという方向に電流が流れ、分流コンデンサ２０１に流れる電流は抵抗２０２により電圧変換される。抵抗２０２により変換された電流検出電圧Ｖｄｅｔを、図２（ｅ）に示す。上述したように、コンパレータ２０３は電流検出電圧Ｖｄｅｔと基準電圧Ｖｒｅｆとを比較して、電流検出電圧Ｖｄｅｔが基準電圧Ｖｒｅｆよりも高くなったときに出力端子をオープン状態とする。

コンパレータ２０３の出力端子がオープン状態になると、抵抗２０７、トランジスタ２０８、２０９からなるドライバ回路が整流素子１０９のゲート電圧Ｖｇｓ２を上昇させ、整流素子１０９がオン状態となる。図２（ｆ）に、整流素子１０９にＭＯＳＦＥＴを使用した場合のゲート電圧Ｖｇｓ２を示す。整流素子１０９に、オン抵抗Ｒｏｎの低い素子、例えばＭＯＳＦＥＴを用いることで、整流素子１０９のドレイン－ソース間電圧をダイオードよりも（絶対値で）低くすることができるため、損失が低減する。

整流素子１０９に流れる電流Ｉｓは、図２（ｄ）に示すように、流れ始めたタイミングでの電流値が大きく、直線的に減少するような波形となる。整流素子１０９の損失は、整流素子１０９に電流が流れ始めたタイミングが最も電流が大きく、時間とともにトランスＴ１に蓄えたエネルギーが減少するに従って小さくなっていく。そうすると、抵抗２０２により変換される電流検出電圧Ｖｄｅｔも図２（ｅ）のように低下してくる。電流検出電圧Ｖｄｅｔが基準電圧Ｖｒｅｆ以下となると、コンパレータ２０３の出力が反転して整流素子１０９をターンオフする。

実施例１では、電流検出回路１１２の一例として、分流コンデンサ２０１と電流検出用の抵抗２０２との直列回路を、２次側平滑コンデンサ１１０の両端に接続して２次側平滑コンデンサ１１０に流れる電流を抵抗２０２により検出する例を示した。電流検出用の抵抗２０２の端子電圧が小さい場合には、トランジスタ等の増幅回路を用いる等して信号増幅を行ってもよい。

以上、実施例１によれば、同期整流方式の電源装置の効率を向上させることができる。

［電源装置］
図３に実施例２の電源装置である、同期整流方式を用いたスイッチング電源回路１０１の概略図を示す。実施例１と同じ構成には同じ符号を付し説明を省略する。図３のスイッチング電源回路１０１は、ハーフブリッジを用いた電流共振回路を有する。スイッチング電源回路１０１は、スイッチング制御部３５１、ハイサイド側に設けた第１のスイッチング素子であるスイッチング素子３５２、スイッチング素子３５２に内蔵した又は外付けとしたダイオード３５３を有する。スイッチング電源回路１０１は、ローサイド側に設けた第２のスイッチング素子であるスイッチング素子３５４、スイッチング素子３５４に内蔵した又は外付けとしたダイオード３５５を有する。電流共振回路では、スイッチング制御部３５１は、スイッチング素子３５２及びスイッチング素子３５４を、双方がオフ状態となっている期間であるデッドタイムを設けながら、例えば５０％のオンデューティ（オン時間）で交互に駆動する。

トランスＴ２の１次巻線３０６は、共振コンデンサ３０７とともに共振回路を形成している。トランスＴ２の第１の２次巻線である２次巻線３０８は、トランスＴ２のもう一つの第２の２次巻線である２次巻線３０９とともに、トランスＴ２の１次巻線３０６に印加された電圧を２次側に伝達している。２次巻線３０８、３０９のセンタータップを２次側平滑コンデンサ３１２の＋端子に接続し、２次側平滑コンデンサ３１２の－端子（ＧＮＤ端子）側は整流素子３１０、３１１のソース端子に接続されている。そして第１の整流手段である整流素子３１０のドレイン端子が２次巻線３０８に、第２の整流手段である整流素子３１１のドレイン端子が２次巻線３０９に接続されている。このように接続すれば、整流素子３１０、３１１ともソース端子がＧＮＤ端子となるのでゲート電圧に特別な電源を用いる必要が無く、回路をシンプルに構成することができる。

［電流検出回路］
実施例２の電流検出回路は、一端が２次側平滑コンデンサ３１２の一端に接続され、他端が抵抗３１４の一端に接続された分流コンデンサ３１３と、他端が２次側平滑コンデンサ３１２の他端（ＧＮＤ端子）に接続された抵抗３１４と、を有する。電流検出回路は、一端が２次側平滑コンデンサ３１２の一端に接続され、他端が抵抗３１７の一端に接続された抵抗３１６と、他端がＧＮＤ端子に接続された抵抗３１４と、コンパレータ３１８と、を有する。コンパレータ３１８の非反転入力端子には分流コンデンサ３１３と抵抗３１４との接続点が接続され、反転入力端子には抵抗３１６と抵抗３１７との接続点が接続されている。また、コンパレータ３１８の非反転入力端子にはダイオード３１５のカソード端子が接続されている。ダイオード３１５のアノード端子はＧＮＤ端子に接続されている。

電流検出回路は、コレクタ端子が２次側平滑コンデンサ３１２の一端に接続され、エミッタ端子がトランジスタ３２３のエミッタ端子に接続されたＮＰＮ型のトランジスタ３２０を有する。トランジスタ３２０のベース端子は、ダイオード３２１を介してコンパレータ３１８の出力端子に接続されている。トランジスタ３２０のベース端子とコレクタ端子との間には抵抗３１９が接続されている。電流検出回路は、エミッタ端子がトランジスタ３２０のエミッタ端子に接続され、コレクタ端子がＧＮＤ端子に接続されたＰＮＰ型のトランジスタ３２３を有する。トランジスタ３２３のベース端子は、ダイオード３２１を介してコンパレータ３１８の出力端子に接続されている。なお、ダイオード３２１は、アノード端子がトランジスタ３２０、３２３のベース端子に接続され、カソード端子がコンパレータ３１８の出力端子に接続されている。また、トランジスタ３２０及びトランジスタ３２３のベース端子は、後述するトランジスタ３３６のコレクタ端子に接続されている。トランジスタ３２０のエミッタ端子とトランジスタ３２３のエミッタ端子との接続点は、抵抗３２２を介して整流素子３１０のゲート端子に接続されている。

整流素子３１０は、ソース端子がＧＮＤ端子に接続され、ドレイン端子が２次巻線３０８に接続されている。整流素子３１０のソース端子とゲート端子との間には抵抗３２８が接続されている。電流検出回路は、トランジスタ３２６を有し、トランジスタ３２６は、エミッタ端子がＧＮＤ端子に接続され、コレクタ端子が後述するトランジスタ３３３及びトランジスタ３３０のベース端子に接続されている。トランジスタ３２６のエミッタ端子とベース端子との間には抵抗３２７が接続されている。トランジスタ３２６のベース端子には、ダイオード３２４と抵抗３２５とが直列に接続された回路が接続されている。ダイオード３２４は、アノード端子がＧＮＤ端子に接続され、カソード端子が抵抗３２５の一端に接続されている。抵抗３２５の他端はトランジスタ３２６のベース端子に接続されている。

電流検出回路は、コレクタ端子が２次側平滑コンデンサ３１２の一端に接続され、エミッタ端子がトランジスタ３３３のエミッタ端子に接続されたＮＰＮ型のトランジスタ３３０を有する。トランジスタ３３０のベース端子は、ダイオード３３１を介してコンパレータ３１８の出力端子に接続されている。トランジスタ３３０のベース端子とコレクタ端子との間には抵抗３２９が接続されている。電流検出回路は、エミッタ端子がトランジスタ３３０のエミッタ端子に接続され、コレクタ端子がＧＮＤ端子に接続されたＰＮＰ型のトランジスタ３３３を有する。トランジスタ３３３のベース端子は、ダイオード３３１を介してコンパレータ３１８の出力端子に接続されている。なお、ダイオード３３１は、アノード端子がトランジスタ３３０、３３３のベース端子に接続され、カソード端子がコンパレータ３１８の出力端子に接続されている。また、トランジスタ３３０及びトランジスタ３３３のベース端子は、上述したトランジスタ３２６のコレクタ端子に接続されている。トランジスタ３３０のエミッタ端子とトランジスタ３３３のエミッタ端子との接続点は、抵抗３３２を介して整流素子３１１のゲート端子に接続されている。

整流素子３１１は、ソース端子がＧＮＤ端子に接続され、ドレイン端子が２次巻線３０９に接続されている。整流素子３１１のソース端子とゲート端子との間には抵抗３３８が接続されている。電流検出回路は、トランジスタ３３６を有し、トランジスタ３３６は、エミッタ端子がＧＮＤ端子に接続され、コレクタ端子が上述したトランジスタ３２３及びトランジスタ３２０のベース端子に接続されている。トランジスタ３３６のエミッタ端子とベース端子との間には抵抗３３７が接続されている。トランジスタ３３６のベース端子には、ダイオード３３４と抵抗３３５とが直列に接続された回路が接続されている。ダイオード３３４は、アノード端子がＧＮＤ端子に接続され、カソード端子が抵抗３３５の一端に接続されている。抵抗３３５の他端はトランジスタ３３６のベース端子に接続されている。

実施例２の電流検出回路は、実施例１で示した回路と同様に、２次側平滑コンデンサ３１２の両端に分流コンデンサ３１３及び抵抗３１４を設け、抵抗３１４の電圧を測定することにより行っている。コンパレータ３１８は、２次側電圧Ｖ０２を抵抗３１６、３１７により分圧した電圧を基準電圧Ｖｒｅｆとして、基準電圧Ｖｒｅｆと抵抗３１４の電流検出電圧Ｖｄｅｔとを比較する。コンパレータ３１８は、基準電圧Ｖｒｅｆよりも電流検出電圧Ｖｄｅｔが高い場合、出力端子から出力する出力電圧Ｖｏをハイレベル状態とする。逆に、コンパレータ３１８は、電流検出電圧Ｖｄｅｔが基準電圧Ｖｒｅｆ以下である場合、出力電圧Ｖｏをローレベル状態とする。コンパレータ３１８の出力端子から出力された信号（すなわち、出力電圧Ｖｏ）は、ダイオード３２１とダイオード３３１により、２次巻線３０８側の整流素子３１０と２次巻線３０９側の整流素子３１１とに出力されるように分けられている。

整流素子３１０、３１１それぞれに駆動用のプッシュプル回路が接続されている。２次側平滑コンデンサ３１２に流れる電流Ｉｓは、２次巻線３０８に流れる電流Ｉｓ１と２次巻線３０９に流れる電流Ｉｓ２との和となる（Ｉｓ＝Ｉｓ１＋Ｉｓ２）。このため、抵抗３１４によって電流検出を行い、コンパレータ３１８からの出力電圧Ｖｏを用いるだけでは、どちらの整流素子をオンすれば良いか判断できない。したがって、整流素子３１０、３１１のどちらの整流素子をオンし、どちらの整流素子をオフしておくべきかを判断する手段が必要になる。このため、実施例２では、２次巻線３０８及び２次巻線３０９の電圧を検出して整流素子３１０、３１１のオン可能なタイミングを決定する回路（電圧検出手段）を設けている。実施例２では、２次巻線３０９の電圧が高いときには、整流素子３１０をオフするために、ダイオード３２４、抵抗３２５、３２７、トランジスタ３２６を接続している。すなわち、ダイオード３２４、抵抗３２５、３２７からなる回路は第１の電圧検出手段として機能し、トランジスタ３２６は整流素子３１０がオフされるようにマスクするマスク手段として機能する。また、２次巻線３０８の電圧が高いときには、整流素子３１１をオフするために、ダイオード３３４、抵抗３３５、３３７、トランジスタ３３６から成る回路を接続している。すなわち、ダイオード３３４、抵抗３３５、３３７からなる回路は第２の電圧検出手段として機能し、トランジスタ３２６は整流素子３１１がオフされるようにマスクするマスク手段として機能する。

［電流検出回路の動作説明］
図４に実施例２の波形を表すとともに動作の説明を行う。図４（ａ）は２次側平滑コンデンサ３１２の電流Ｉｓ（Ａ）を示し、（ｂ）はコンパレータ３１８の出力電圧Ｖｏ（Ｖ）を示す。（ｃ）はトランスＴ２の２次巻線３０９の電圧Ｖ２Ｌ（パルス電圧）（Ｖ）を示し、（ｄ）は整流素子３１１のゲート電圧Ｖｍを示し、第２の電圧（以下、判断閾値という）を一点鎖線で示す。（ｅ）は整流素子３１０のゲート電圧Ｖｇ（Ｖ）を示す。いずれも横軸は時間（ｔ）を示す。

先述したように２次側平滑コンデンサ３１２の電流Ｉｓは、２次巻線３０８に流れる電流Ｉｓ１と２次巻線３０９に流れる電流Ｉｓ２との和となっている（Ｉｓ＝Ｉｓ１＋Ｉｓ２）。このため、電流Ｉｓは図４（ａ）に示したような波形となる。すなわち、２次巻線３０８に流れた電流Ｉｓ１と、２次巻線３０９に流れた電流Ｉｓ２が交互に流れることになる。コンパレータ３１８の出力電圧Ｖｏは、２次側平滑コンデンサ３１２に流れた電流Ｉｓを検出して出力された電圧であるため、電流Ｉｓ１、Ｉｓ２のどちらの電流にも反応し、図４（ｂ）のような波形となる。

２次巻線３０９の電圧Ｖ２Ｌは、図４（ｃ）のような波形になっている。整流素子３１１のゲート電圧Ｖｍは、ダイオード３３４のため整流されているので－側は出力されない。したがってゲート電圧Ｖｍの波形は図４（ｄ）のようになる。図４（ｄ）において、ゲート電圧Ｖｍが一点鎖線で示す判断閾値を超えた期間がマスク期間となる。すなわち、ゲート電圧Ｖｍが上昇して抵抗３３５、３３７により分圧された電圧がトランジスタ３３６のベースエミッタ電圧である０．６Ｖ以上になると、トランジスタ３３６がオンする。図２（ｄ）の判断閾値は、トランジスタ３３６のベースエミッタ電圧である。トランジスタ３３６がオンしたことで、コンパレータ３１８の出力電圧Ｖｏにかかわらず、トランジスタ３２０、３２３のベース電圧が低下するとともに、整流素子３１０のゲート電圧Ｖｇがローレベル状態となり、整流素子３１０がオフする。

２次巻線３０９の－側に電圧が現れる場合は、ダイオード３３４の作用によりトランジスタ３３６がオフとなるので、整流素子３１０のゲート電圧である電圧Ｖｇはハイレベル状態になることができる。整流素子３１０のゲート電圧Ｖｇは図４（ｅ）に示すように、電流Ｉｓ１が流れるタイミングで整流素子３１０をオンし、電流Ｉｓ２が流れるタイミングでは整流素子３１０はオフするように制御される。以上のように、２次側平滑コンデンサ３１２の電流Ｉｓとして２次巻線３０９に電流Ｉｓ２が流れているときに２次巻線３０８側の整流素子３１０がオフされる。言い換えれば、整流素子３１０がオンされないようなマスク期間とすることができる。また、２次側平滑コンデンサ３１２の電流Ｉｓとして２次巻線３０８に電流Ｉｓ１が流れているときには、マスク期間とならないため、２次巻線３０８側の整流素子３１０がオンされる。このようにして、電流検出回路は一つのまま、２次巻線３０９に現れる電圧Ｖ２Ｌの検出結果に基づいて駆動する整流素子を適切なタイミングでマスクすることで、簡単な構成で電流共振回路での同期整流動作を可能としている。

以上、実施例２によれば、同期整流方式の電源装置の効率を向上させることができる。

［電源装置］
図５に実施例３の同期整流方式を用いたスイッチング電源回路１０１の概略図を示す。なお、実施例１と同じ構成には同じ符号を付し説明を省略する。実施例３では、スイッチング電源回路１０１の電源方式として、電流モードを用いた疑似共振回路を用いて説明する。実施例３は、電流検出回路１１２の構成が実施例１とは異なる。なお、既に説明した構成と同じ構成には同じ符号を付し、説明を省略する。実施例３では、平滑用コンデンサ１０４で平滑された電圧を電圧Ｖｃとする。図６に波形図を示し説明する。図６は、（ａ）にスイッチング素子１０７のゲート電圧Ｖｇｓ１（Ｖ）を示し、（ｂ）にスイッチング素子１０７のドレイン－ソース間電圧Ｖｄｓ（Ｖ）を示し、（ｃ）にトランスＴ１の１次巻線１０８に流れる電流Ｉｄ（Ａ）を示す。また、（ｄ）に整流素子１０９に流れる電流Ｉｓを示す。（ｅ）に２次側平滑コンデンサ１１０の電流Ｉｓを後述する分流コンデンサ４０１により分流し、抵抗４０２によって変換した電流検出電圧Ｖｄｅｔを実線で示し、第１の電圧（以下、閾値電圧という）Ｖｔｈを破線で示す。更に、（ｆ）に整流素子１０９としてＭＯＳＦＥＴを使用した場合のゲート電圧Ｖｇｓ２を示し、（ｇ）に整流素子１０９のドレイン－ソース間電圧Ｖｄｓ２（Ｖ）を示す。横軸はいずれも時間（ｔ）を示す。

（期間Ｉ～期間ＩＩＩ）
実施例１と同様の動作については、説明を省略する。なお、期間ＩＩにおいて、スイッチング素子１０７のオフに伴って整流素子１０９に電流Ｉｓが図６（ｄ）に示すように流れる。このとき、整流素子１０９はダイオードとして機能し、ドレイン－ソース間電圧Ｖｄｓ２は、図６（ｇ）に二点鎖線で示す、ダイオードとしての順方向電圧Ｖｆ（マイナス方向）となる。この電流Ｉｓを電流検出回路１１２で検出し、整流素子１０９のゲート端子にゲート電圧Ｖｇｓ２を出力して整流素子１０９をオンする。整流素子１０９がオンすることで、整流素子１０９のドレイン－ソース間電圧Ｖｄｓ２は、図６（ｇ）に示すように、ＭＯＳＦＥＴのオン抵抗Ｒｏｎによる電圧降下となる。このため、整流素子１０９に印加されていた電圧が（絶対値として）低下し、電流Ｉｓにより発生する損失が低減する。

［電流検出回路］
図７に電流検出回路１１２のブロック図を示す。電流検出回路１１２は、端子Ａ、Ｂを入力として２次側平滑コンデンサ１１０の両端に接続され、端子Ｃを出力として整流素子１０９のゲート端子に接続されている。電流検出回路１１２は、電流検出部３０１と駆動部３０２とで構成されている。また、２次側平滑コンデンサ１１０の両端電位から、ＲＥＦ３０３のシャントレギュレータ又はツェナーダイオード等によって基準電圧Ｖｒｅｆを生成している。電流検出部３０１は、２次側平滑コンデンサ１１０の電流が＋から－方向へ流れるときに電流検出電圧Ｖｄｅｔを出力する。

駆動部３０２は、例えばコンパレータ等を含む。駆動部３０２がコンパレータ等を含む場合、基準電圧Ｖｒｅｆを抵抗分圧等で分圧した閾値電圧Ｖｔｈがコンパレータの反転入力端子に入力され、電流検出電圧Ｖｄｅｔが非反転入力端子に入力される。コンパレータは閾値電圧Ｖｔｈと電流検出電圧Ｖｄｅｔとを比較する。電流検出電圧Ｖｄｅｔが閾値電圧Ｖｔｈより大きくなると、駆動部３０２は駆動電圧（すなわち整流素子１０９のゲート電圧Ｖｇｓ２）を出力する。よって、２次側平滑コンデンサ１１０の電流が＋から－方向へ流れるときに、電流検出回路１１２は整流素子１０９をオンする。

図８に、電流検出回路１１２の回路の一例を示す。この回路では、スイッチング電源回路１０１が軽負荷状態であるとき（以下、軽負荷時という）においても、同期整流駆動ができる回路構成としている。電流検出部３０１は、分流コンデンサ４０１、抵抗４０２、４０３、４０７、４０８、コンデンサ４０４、ダイオード４０５、オペアンプ４０６を有する。分流コンデンサ４０１は、一端が２次側平滑コンデンサ１１０の一端（端子Ａ）に接続され、他端が抵抗４０２の一端に接続されている。抵抗４０２の他端は端子Ｂ（ＧＮＤ）に接続されている。分流コンデンサ４０１と抵抗４０２との接続点は、抵抗４０３を介してオペアンプ４０６の非反転入力端子に接続されている。オペアンプ４０６の反転入力端子は、抵抗４０７を介して端子Ｂに接続されている。オペアンプ４０６は、出力端子が駆動部３０２に接続されている。オペアンプ４０６の反転入力端子と出力端子とは、抵抗４０８を介して接続されている。コンデンサ４０４は、一端がオペアンプ４０６の非反転入力端子に接続され、他端が端子Ｂに接続されている。ダイオード４０５は、カソード端子がオペアンプ４０６の非反転入力端子に接続され、アノード端子が端子Ｂに接続されている。抵抗４０２とコンデンサ４０４は、ローパスフィルタを構成している。

駆動部３０２は、ダイオード４０９、コンパレータ４１０、抵抗４１１、ＮＰＮ型のトランジスタ４１２、ＰＮＰ型のトランジスタ４１３を有する。コンパレータ４１０の非反転入力端子には電流検出部３０１のオペアンプ４０６の出力端子が接続され、反転入力端子には閾値電圧Ｖｔｈが入力されている。また、コンパレータ４１０の非反転入力端子にはダイオード４０９のカソード端子が接続されている。ダイオード４０９のアノード端子は端子Ｂに接続されている。トランジスタ４１２は、コレクタ端子が２次側平滑コンデンサ１１０の一端（端子Ａ）に接続され、エミッタ端子がトランジスタ４１３のエミッタ端子に接続されている。トランジスタ４１２のベース端子は、コンパレータ４１０の出力端子に接続されている。トランジスタ４１２のベース端子とコレクタ端子の間には抵抗４１１が接続されている。トランジスタ４１３は、エミッタ端子がトランジスタ４１２のエミッタ端子に接続され、コレクタ端子が２次側平滑コンデンサ１１０の他端（端子Ｂ）に接続されている。トランジスタ４１３のベース端子は、コンパレータ４１０の出力端子に接続されている。トランジスタ４１２のエミッタ端子とトランジスタ４１３のエミッタ端子との接続点は、端子Ｃに接続され、整流素子１０９のゲート電圧Ｖｇｓ２を出力する。

［電流検出回路の動作と波形］
電流検出回路１１２の動作を、図９に波形を示して説明する。図９（ａ）は、抵抗４０２によって検出された検出電圧Ｖｄｅｔ’（Ｖ）を示し、（ｂ）はローパスフィルタを介した出力電圧Ｖｌｐ（Ｖ）及び破線で閾値電圧Ｖｔｈ（Ｖ）をそれぞれ示す。（ｃ）は、電流検出電圧Ｖｄｅｔ（Ｖ）及び破線で閾値電圧Ｖｔｈ（Ｖ）を示し、（ｄ）は整流素子１０９のゲート電圧Ｖｇｓ２（Ｖ）を示す。（ｅ）は整流素子１０９のドレイン－ソース間電圧Ｖｄｓ２（Ｖ）を示す。いずれも横軸は時間（ｔ）を示す。

電流検出回路１１２では、２次側平滑コンデンサ１１０に電流Ｉｓが流れると、２次側平滑コンデンサ１１０の両端電位が上昇し始める。これとともに、電流検出回路１１２の端子Ａから分流コンデンサ４０１、抵抗４０２、端子Ｂという方向に電流が流れ、分流コンデンサ４０１に流れる電流は抵抗４０２により検出電圧Ｖｄｅｔ’に変換される。しかし、軽負荷時においては、図９（ａ）に示すように、この検出電圧Ｖｄｅｔ’は、電流Ｉｓの電流値が低いことにより、リップル電圧が重畳した電圧となる。このリップル電圧を取り除くために、抵抗４０２に抵抗４０３とコンデンサ４０４とから構成されるローパスフィルタが接続されている。

リップル電圧が重畳された検出電圧Ｖｄｅｔ’は、ローパスフィルタを介してオペアンプ４０６に出力される。ローパスフィルタによってリップル電圧が取り除かれた電圧を出力電圧Ｖｌｐとする。図９（ｂ）に示すように、出力電圧Ｖｌｐは２次側平滑コンデンサ１１０を充電する電流Ｉｓを検出し、リップルの除かれた電圧となる。しかし、リップル電圧を取り除いても電流値が小さいために出力電圧Ｖｌｐの値が低く、閾値電圧Ｖｔｈを超えることができない場合がある。そこで、出力電圧Ｖｌｐを増幅するために、コンデンサ４０４にオペアンプ４０６と抵抗４０７、４０８から構成される増幅部である増幅回路が接続される。なお、コンデンサ４０４はオペアンプ４０６の非反転入力端子（＋端子）に接続されている。一方で、オペアンプ４０６の反転入力端子（－端子）には、オペアンプ４０６の出力電圧を抵抗４０７、４０８により分圧した電圧が印加されている。

オペアンプ４０６の出力端子はコンパレータ４１０の非反転入力端子（＋端子）に接続されている。一方で、コンパレータ４１０の反転入力端子（－端子）には閾値電圧Ｖｔｈが印加されている。図９（ｃ）に示すように、増幅回路によって、出力電圧Ｖｌｐを増幅した電流検出電圧Ｖｄｅｔが閾値電圧Ｖｔｈを越えることができるようにして電流検出電圧Ｖｄｅｔをコンパレータ４１０に入力することができる。コンパレータ４１０は、増幅した電流検出電圧Ｖｄｅｔと閾値電圧Ｖｔｈとを比較して、増幅した電流検出電圧Ｖｄｅｔが閾値電圧Ｖｔｈよりも高くなったときに、出力をオープン状態とする。すると、抵抗４１１、トランジスタ４１２、４１３よりなる駆動回路（図７の「ＤＲＶ」）が、図９（ｄ）に示すように、整流素子１０９のゲート電圧Ｖｇｓ２を上昇させ、整流素子１０９をオン状態とする。よって、図９（ｅ）に示すように、軽負荷時においても、ゲート電圧Ｖｇｓ２は整流素子１０９のダイオードの順方向電圧Ｖｆからオン抵抗Ｒｏｎによる電圧降下の波形となり、軽負荷時における同期整流駆動を実現できる。

整流素子１０９に流れる電流Ｉｓは、図６（ｄ）に示したように流れ始めたときの電流値が大きく、直線的に減少するような波形となる。したがって、整流素子１０９の損失は、整流素子１０９に電流が流れ始めたタイミングが大きく、電流が減少するに従って小さくなっていく。更なる効率改善効果を求める場合には、電流Ｉｓの流れ始めのタイミングに対する遅れ時間を小さくすることが有効である。このような目的のために、２次側平滑コンデンサ１１０を充電する電流Ｉｓの立ち上がりの検出を高める方法として、電流検出部３０１の分流コンデンサ４０１、抵抗４０２の時定数を２次側平滑コンデンサ１１０の時定数より早くすることが有効である。一方で、電流検出部３０１の分流コンデンサ４０１、抵抗４０２の時定数を早くすることで整流素子１０９のオフタイミングが早くなってしまうが、電流Ｉｓの流れ終わり付近は電流値が低いため影響は少ない。

実施例３では、整流素子１０９として例えばＮチャネルＭＯＳＦＥＴを使用する例を示した。トランスＴ１の２次巻線１１１とグランドとの間に、グランドをソース端子、２次巻線１１１側がドレイン端子となるように接続する。これは、ゲート駆動を容易にするためであり、整流素子１０９としてどのような素子を接続するかによってトランスＴ１の２次巻線１１１の電源側を選択するか、グランド側を選択するかを決定すればよい。

以上、実施例３によれば、同期整流方式の電源装置の効率を向上させることができる。

［電源装置］
実施例４のスイッチング電源回路１０１である同期整流方式を用いた電流共振回路を図１０に示す。実施例４のスイッチング電源回路１０１のトランスＴ２は、第１の２次巻線である２次巻線６０９と第２の２次巻線である２次巻線６１０とを有する。また、２次巻線６０９に接続された第１の整流手段である整流素子６１１と、２次巻線６１０に接続された第２の整流手段である整流素子６１３と、を有する。実施例１、３と同じ構成には同じ符号を付し説明を省略する。電流共振回路では、一般的に、トランスＴ２の接続は２次巻線をセンタータップ構成とし、センタータップをグランドとして接続する。２次巻線の他端は、夫々、ダイオードを接続して整流及び平滑を行うことが多い。しかしながら、このような接続でダイオードを一般的なＮチャネルＭＯＳＦＥＴ等のスイッチ素子に変えると、スイッチ素子のゲート電圧をソース電圧より高くする必要があるため、出力電圧よりも高い電圧が必要になる。そこで、実施例４では、図１０のように、トランスＴ２の２次巻線６０９、６１０を、センタータップをグランド接続構成とせずに、ＮチャネルＭＯＳＦＥＴのドレイン端子側に夫々接続し、ソース端子側をグランド（ＧＮＤ）に接続する構成としている。ＮチャネルＭＯＳＦＥＴのスイッチ素子を、以下、整流素子６１１、６１３という。整流素子６１１、６１３はボディダイオード６１２、６１４を夫々有しているが、整流素子６１１、６１３に並列に接続された外付けのダイオードであってもよい。

スイッチング電源回路１０１は、スイッチング制御部６０１、ハイサイド側に設けた第１のスイッチング素子であるスイッチング素子６０２、スイッチング素子６０２に内蔵した又は外付けとしたダイオード６０３を有する。スイッチング電源回路１０１は、ローサイド側に設けた第２のスイッチング素子であるスイッチング素子６０４、スイッチング素子６０４に内蔵した又は外付けとしたダイオード６０５を有する。電流共振回路では、スイッチング制御部６０１は、スイッチング素子６０２及びスイッチング素子６０４を、双方がオフ状態となっている期間であるデッドタイムを設けながら、例えば５０％のオンデューティ（オン時間）で交互に駆動する。

トランスＴ２の１次巻線６０７は、一端にインダクタ６０６が接続され、他端に共振コンデンサ６０８が接続され、共振回路を形成している。トランスＴ２の２次巻線６０９は、トランスＴ２のもう一つの２次巻線６１０とともに、トランスＴ２の１次巻線６０７に印加された電圧を２次側に伝達している。２次巻線６０９、６１０のセンタータップを２次側平滑コンデンサ１１０の＋端子に接続し、２次側平滑コンデンサ１１０の－端子（ＧＮＤ端子）側は整流素子６１１、６１３のソース端子に接続されている。そして整流素子６１１のドレイン端子が２次巻線６０９に、整流素子６１３のドレイン端子が２次巻線６１０に接続されている。なお、整流素子６１１と２次巻線６０９との接続点を端子６０９Ａとし、整流素子６１３と２次巻線６１０との接続点を端子６１０Ａとする。このように接続すれば、整流素子６１１、６１３ともソース端子がＧＮＤ端子となるのでゲート電圧に特別な電源を用いる必要が無く、回路をシンプルに構成することができる。

［電流検出回路］
電流検出回路６１５は、実施例３と同様に、２次側平滑コンデンサ１１０に流れる電流Ｉｓを検出しており、端子Ａ、Ｂは２次側平滑コンデンサ１１０の両端に接続されている。また、電流検出回路６１５の端子Ｃ１、Ｃ２は、夫々、整流素子６１１、６１３のゲート端子に接続されている。電流検出回路６１５は、端子Ｃ１から整流素子６１１のゲート端子にゲート電圧Ｖ_ＧＨを出力し、端子Ｃ２から整流素子６１３のゲート端子にゲート電圧Ｖ_ＧＬを出力する。端子６０９Ａ、６１０Ａは、２次巻線６０９、６１０と整流素子６１１、６１３とを夫々接続する端子である。電流検出回路６１５の端子Ｄ１、Ｄ２は、端子６０９Ａ、６１０Ａに接続され、夫々、端子６０９Ａの電圧Ｖ_ＤＳＨと端子６１０Ａの電圧Ｖ_ＤＳＬが入力されている。電流検出回路６１５は、端子Ｄ１、Ｄ２に入力された電圧（以下、端子電圧という）Ｖ_ＤＳＨ、Ｖ_ＤＳＬに基づいて、整流素子６１１と整流素子６１３のどちらをオンさせるかを決定する。実施例３と異なる点は、２次側の整流素子が１つ増えたことにより、まず電流検出回路６１５に端子Ｃ２が追加されたことである。また、電流検出回路６１５に端子電圧Ｖ_ＤＳＨ、Ｖ_ＤＳＬが入力される端子Ｄ１、Ｄ２が追加されたことである。電流検出回路６１５の詳細は図１２において後述する。

［電流検出回路のブロック図］
図１１に電流検出回路６１５のブロック図を示す。電流検出回路６１５は、電流検出部７０１、駆動部７０２で構成されている。また、２次側平滑コンデンサ１１０の両端電位（２次側電圧Ｖ０２）から、ＲＥＦ７０３で基準電圧Ｖｒｅｆを生成している。実施例４では、電流検出部７０１によって検出した信号をマスク電圧Ｖｍとして用いる。マスク電圧Ｖｍは、電流検出を行わない区間（以下、非検出区間という）をマスクする信号とするため、ローレベルで検出を有効（以下、ローレベルアクティブという）とするようにする。図１１中のマスク電圧Ｖｍ上のバーはそのことを意味する。駆動部７０２は、マスク電圧Ｖｍがローレベル状態となっている、すなわち、マスクが掛かっていない区間であるときに、次のような制御を行う。すなわち、駆動部７０２は、例えば端子６０９Ａの端子電圧Ｖ_ＤＳＨが正の電圧である場合、２次巻線６０９に接続された整流素子６１１をオフし、端子６１０Ａに接続された整流素子６１３をオンする。一方、駆動部７０２は、端子６１０Ａの端子電圧Ｖ_ＤＳＬが正の電圧である場合、２次巻線６１０に接続された整流素子６１３をオフし、端子６０９Ａに接続された整流素子６１１をオンする。

［電流検出回路の動作］
図１２と図１３を用いて、電流検出回路６１５の動作を説明する。図１２は、電流検出部７０１と駆動部７０２の回路図を示す。なお、実施例３と同じ構成には同じ符号を付し、駆動部７０２については、端子Ｃ２の方には添え字Ａを、端子Ｃ１の方には添え字Ｂを付す。電流検出部７０１は、分流コンデンサ４０１、抵抗４０２、４０３、４０７、４０８、コンデンサ４０４、ダイオード４０５、オペアンプ４０６を有する。これらについては、実施例３と同様である。実施例４では、電流検出部７０１は、更に、コンパレータ８０１と、抵抗８０２とを有する。コンパレータ８０１は、反転入力端子に電流検出電圧Ｖｄｅｔが入力され、非反転入力端子に閾値電圧Ｖｔｈが入力される。コンパレータ８０１の出力端子は駆動部７０２にマスク信号Ｖｍとして出力される。抵抗８０２は、端子Ａとコンパレータ８０１の出力端子との間に接続される。

駆動部７０２は、ダイオード８０５、８０９、コンパレータ４１０Ａ、４１０Ｂ、抵抗４１１Ａ、４１１Ｂ、ＮＰＮ型のトランジスタ４１２Ａ、４１２Ｂ、ＰＮＰ型のトランジスタ４１３Ａ、４１３Ｂを有する。コンパレータ４１０Ａの反転入力端子には電流検出部７０１から出力されたマスク信号Ｖｍが入力される。端子Ｄ１と端子Ｂとの間には、コンデンサ８０３、抵抗８０４、８０６が直列に接続され、抵抗８０４と抵抗８０６との接続点がコンパレータ４１０Ａの非反転入力端子に接続されている。コンパレータ４１０Ａの非反転入力端子に入力される電圧を、電圧Ｖ_Ｈとする。抵抗８０６にはダイオード８０５が並列に接続されている。ダイオード８０５は、カソード端子が抵抗８０４と抵抗８０６との接続点に接続され、アノード端子は端子Ｂに接続されている。トランジスタ４１２Ａは、コレクタ端子が端子Ａに接続され、エミッタ端子がトランジスタ４１３Ａのエミッタ端子に接続されている。トランジスタ４１２Ａのベース端子は、コンパレータ４１０Ａの出力端子に接続されている。トランジスタ４１２Ａのベース端子とコレクタ端子との間には抵抗４１１Ａが接続されている。トランジスタ４１３Ａは、エミッタ端子がトランジスタ４１２Ａのエミッタ端子に接続され、コレクタ端子が端子Ｂに接続されている。トランジスタ４１３Ａのベース端子は、コンパレータ４１０Ａの出力端子に接続されている。トランジスタ４１２Ａのエミッタ端子とトランジスタ４１３Ａのエミッタ端子との接続点は、端子Ｃ２に接続され、整流素子６１３のゲート電圧Ｖ_ＧＬを出力する。

コンパレータ４１０Ｂの反転入力端子には電流検出部７０１から出力されたマスク信号Ｖｍが入力される。端子Ｄ２と端子Ｂとの間には、コンデンサ８０７、抵抗８０８、８１０が直列に接続され、抵抗８０８と抵抗８１０との接続点がコンパレータ４１０Ｂの非反転入力端子に接続されている。コンパレータ４１０Ｂの非反転入力端子に入力される電圧を、電圧Ｖ_Ｌとする。抵抗８１０にはダイオード８０９が並列に接続されている。ダイオード８０９は、カソード端子が抵抗８０８と抵抗８１０との接続点に接続され、アノード端子は端子Ｂに接続されている。以降は、上述した部品の添え字「Ａ」を「Ｂ」とすればよく、説明を省略する。なお、トランジスタ４１２Ｂのエミッタ端子とトランジスタ４１３Ｂのエミッタ端子との接続点は、端子Ｃ１に接続され、整流素子６１１のゲート電圧Ｖ_ＧＨを出力する。

［電流検出回路の動作と波形］
図１３（ａ）は２次側平滑コンデンサ１１０に流れる電流Ｉｓ（Ａ）を示し、（ｂ）はローパスフィルタを介した出力電圧Ｖｌｐ（Ｖ）を示す。（ｃ）は電流検出電圧Ｖｄｅｔ（Ｖ）及び破線で閾値電圧Ｖｔｈ（Ｖ）を示し、（ｄ）はマスク電圧Ｖｍ、コンパレータ４１０Ａ、４１０Ｂの非反転入力端子に入力される電圧Ｖ_Ｈ、Ｖ_Ｌを示す。（ｄ）では、マスク信号Ｖｍの波形を破線で示し、電圧Ｖ_Ｈを実線で示し、電圧Ｖ_Ｌを点線で示す。（ｅ）は整流素子６１１、６１３のゲート電圧Ｖ_ＧＨ、Ｖ_ＧＬを示し、（ｆ）は端子電圧Ｖ_ＤＳＬ、Ｖ_ＤＳＨを示す。（ｅ）ではゲート電圧Ｖ_ＧＨを実線で示し、ゲート電圧Ｖ_ＧＬを点線で示し、（ｆ）では端子電圧Ｖ_ＤＳＨを実線で示し、端子電圧Ｖ_ＤＳＬを点線で示す。いずれも横軸は時間を示す。

まず、電流検出回路６１５に追加した端子Ｄ１、Ｄ２について説明する。追加の理由は、図１３（ａ）に示すように、電流検出回路６１５が２次側平滑コンデンサ１１０を充電する電流Ｉｓを検出するからである。すなわち、電流検出回路６１５は、２次巻線６０９に電流Ｉｓ１が流れているか、２次巻線６１０に電流Ｉｓ２が流れているかを判断できないためである。そのため、電流検出回路６１５は、電流の検出信号をマスク信号Ｖｍとして、端子Ｄ１、Ｄ２に入力された端子電圧Ｖ_ＤＳＨ、Ｖ_ＤＳＬに基づいて整流素子６１１、６１３のゲート電圧Ｖ_ＧＨ、Ｖ_ＧＬを生成する。電流検出回路６１５は、２次巻線６０９の電圧と２次巻線６１０の電圧を検出しているともいえる。この意味で、電流検出回路６１５は、２次巻線６０９に誘起された電圧を検知する第１の電圧検出手段、及び、２次巻線６１０に誘起された電圧を検知する第２の電圧検知手段としても機能する。

次に、電流検出回路６１５による、２次側平滑コンデンサ１１０を充電するための電流Ｉｓの検出から整流素子６１１、６１３の駆動までを説明する。端子Ａから分流コンデンサ４０１、抵抗４０２、端子Ｂという方向に電流が流れ、分流コンデンサ４０１に流れる電流Ｉｓは抵抗４０２により検出電圧Ｖｄｅｔ’に変換される。このとき、電流共振回路の同期整流では整流素子６１１、６１３による短絡を回避するために、整流素子６１１、６１３の導通が終わる前にスイッチをオフする必要がある。そのため、実施例４では一例として、分流コンデンサ４０１と抵抗４０２の時定数を２次側平滑コンデンサ１１０の時定数より短くすることでオフ時間の調節をする方法を用いている。

次に、抵抗４０２により変換された検出電圧Ｖｄｅｔ’に重畳しているリップル電圧を取り除くために、抵抗４０３とコンデンサ４０４から構成されるローパスフィルタを抵抗４０２に接続する。図１３（ｂ）に示すように、ローパスフィルタを介した出力電圧Ｖｌｐはリップルの除かれた波形となっている。また、時定数を早めているために、図１３（ａ）に比較して０Ｖになる時間が速くなっている。図１３（ｃ）に示すように、ローパスフィルタからの出力電圧Ｖｌｐが閾値電圧Ｖｔｈを軽負荷時においても超えられるようにオペアンプ４０６によって出力電圧Ｖｌｐを検出電圧Ｖｄｅｔに増幅する。コンパレータ８０１は、検出電圧Ｖｄｅｔと閾値電圧Ｖｔｈとを比較し、閾値電圧Ｖｔｈが検出電圧Ｖｄｅｔを上回ったときに、図１３（ｄ）の破線で示すように、ハイレベルのマスク電圧Ｖｍを出力する。マスク電圧Ｖｍは、閾値電圧Ｖｔｈが検出電圧Ｖｄｅｔ以下の場合はローレベルである。

駆動部７０２において、コンパレータ４１０Ａは、非反転入力端子に端子Ｄ１から入力された端子電圧Ｖ_ＤＳＨを抵抗８０４、８０６で分圧した電圧Ｖ_Ｈが入力され、反転入力端子にマスク電圧Ｖｍが入力される。コンパレータ４１０Ａは、電圧Ｖ_Ｈとマスク電圧Ｖｍと比較し、電圧Ｖ_Ｈよりマスク電圧Ｖｍが高いときには、図１３（ｅ）に示すように、端子Ｃ２からローレベルのゲート電圧Ｖ_ＧＬを出力する。一方、コンパレータ４１０Ａは、電圧Ｖ_Ｈとマスク電圧Ｖｍと比較し、電圧Ｖ_Ｈがマスク電圧Ｖｍより高いときには、図１３（ｅ）に示すように、端子Ｃ２からハイレベルのゲート電圧Ｖ_ＧＬを出力し、整流素子６１３を駆動する。整流素子６１１の制御がマスクされる期間をマスク期間Ｉとする。

駆動部７０２において、コンパレータ４１０Ｂは、非反転入力端子に端子Ｄ２から入力された端子電圧Ｖ_ＤＳＬを抵抗８０８、８１０で分圧した電圧Ｖ_Ｌが入力され、反転入力端子にマスク電圧Ｖｍが入力される。コンパレータ４１０Ｂは、電圧Ｖ_Ｌとマスク電圧Ｖｍと比較し、電圧Ｖ_Ｌよりマスク電圧Ｖｍが高いときには、図１３（ｅ）に示すように、端子Ｃ１からローレベルのゲート電圧Ｖ_ＧＨを出力する。一方、コンパレータ４１０Ｂは、電圧Ｖ_Ｌとマスク電圧Ｖｍと比較し、電圧Ｖ_Ｌがマスク電圧Ｖｍより高いときには、図１３（ｅ）に示すように、端子Ｃ１からハイレベルのゲート電圧Ｖ_ＧＨを出力し、整流素子６１１を駆動する。整流素子６１３の制御がマスクされる期間をマスク期間ＩＩとする。これにより、図１３（ｆ）に示すように、ダイオード６１２、６１４のオフからオンへの切り替わり時に発生するリンギングを回避して、同期整流に用いられる整流素子６１１、６１３の駆動を実現できる。

以上、実施例４によれば、同期整流方式の電源装置の効率を向上させることができる。

実施例１～４で説明した電源装置は、例えば画像形成装置の低圧電源、すなわちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１～４の電源装置が適用される画像形成装置の構成を説明する。

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図１４に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ１３００は、静電潜像が形成される像担持体としての感光ドラム１３１１、感光ドラム１３１１を一様に帯電する帯電部１３１７（帯電手段）を備えている。レーザビームプリンタ１３００は、感光ドラム１３１１に形成された静電潜像をトナーで現像する現像部１３１２（現像手段）を備えている。そして、感光ドラム１３１１に現像されたトナー像をカセット１３１６から供給された記録材としてのシート（不図示）に転写部１３１８（転写手段）によって転写して、シートに転写したトナー像を定着器１３１４で定着してトレイ１３１５に排出する。この感光ドラム１３１１、帯電部１３１７、現像部１３１２、転写部１３１８が画像形成部である。また、レーザビームプリンタ１３００は、実施例１～４で説明したスイッチング電源回路１０１を電源装置１４００として備えている。なお、電源装置１４００を適用可能な画像形成装置は、図１４に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム１３１１上のトナー像を中間転写ベルトに転写する１次転写部と、中間転写ベルト上のトナー像をシートに転写する２次転写部を備える画像形成装置であってもよい。

レーザビームプリンタ１３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ１３２０を備えており、実施例１～４に記載のスイッチング電源回路１０１は、例えばコントローラ１３２０に電力を供給する。また、実施例１～４に記載のスイッチング電源回路１０１は、感光ドラム１３１１を回転させるため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。すなわち、実施例１～４の負荷１２０は、コントローラ１３２０や駆動部に相当する。実施例５の画像形成装置は、省電力を実現する待機状態（例えば、省電力モードや待機モード）にある場合に、例えばコントローラ１３２０のみに電力を供給する等、負荷を軽くして消費電力を低減させることができる。すなわち、実施例５の画像形成装置では、省電力モード時（軽負荷時）であっても、実施例３、４で説明したように、電流検出電圧Ｖｄｅｔが閾値電圧Ｖｔｈを超えることができる。

以上、実施例５によれば、同期整流方式の電源装置の効率を向上させることができる。

Ｔ１トランス
１０８１次巻線
１０９整流素子
１１０２次側平滑コンデンサ
１１１２次巻線
１１２電流検出回路
１０７スイッチング素子

Claims

１次巻線と２次巻線とを有するトランスと、
前記１次巻線に流れる電流をオン又はオフする少なくとも１つのスイッチング素子と、
前記２次巻線に流れる電流を整流するために駆動される整流手段と、
前記整流手段によって整流された電圧を平滑する２次側平滑素子と、
を備える同期整流方式の電源装置であって、
前記２次側平滑素子を充電する電流を検出する電流検出手段と、
前記電流検出手段による検出結果に基づいて前記整流手段を駆動する駆動手段と、
を備え、
前記電流検出手段は、前記２次巻線に流れる電流を分流するコンデンサと、前記コンデンサの電流を電圧に変換する抵抗と、前記抵抗によって変換された電圧と第１の電圧とを比較する比較器と、を有し、
前記駆動手段は、前記比較器による比較結果に基づいて前記整流手段を駆動するための電圧を出力し、
前記２次巻線は、第１の２次巻線と第２の２次巻線とを有し、
前記整流手段は、前記第１の２次巻線に接続された第１の整流手段と、前記第２の２次巻線に接続された第２の整流手段と、を有し、
前記第１の２次巻線に誘起された電圧を検出する第１の電圧検出手段と、
前記第２の２次巻線に誘起された電圧を検出する第２の電圧検出手段と、
前記第１の電圧検出手段及び前記第２の電圧検出手段の検出結果に基づいて、前記第１の整流手段又は前記第２の整流手段が駆動されないようにマスクするマスク手段と、
を備えることを特徴とする電源装置。
前記駆動手段は、前記比較器による比較の結果、前記抵抗によって変換された電圧が前記第１の電圧より高い場合に、前記整流手段を駆動することを特徴とする請求項１に記載の電源装置。
前記電流検出手段は、前記抵抗によって変換された電圧に発生したリップルを除くためのローパスフィルタと、前記ローパスフィルタから出力された電圧を増幅する増幅部と、を有し、
前記比較器は、前記増幅部により増幅された電圧と前記第１の電圧とを比較することを特徴とする請求項１に記載の電源装置。
前記駆動手段は、前記比較器による比較の結果、前記増幅された電圧が前記第１の電圧より高い場合に、前記整流手段を駆動することを特徴とする請求項３に記載の電源装置。
前記１次巻線に直列に接続された前記スイッチング素子と、
前記２次側平滑素子の電圧に応じた信号を１次側に出力するフィードバック手段と、
前記フィードバック手段により入力された信号に基づいて前記スイッチング素子を制御する制御手段と、
を備えることを特徴とする請求項１から請求項４のいずれか１項に記載の電源装置。
前記スイッチング素子は、前記１次巻線に直列に接続された第１のスイッチング素子と、前記１次巻線に並列に接続された第２のスイッチング素子と、を有し、
前記１次巻線に直列に接続された共振コンデンサと、
前記２次側平滑素子の電圧に応じた信号を１次側に出力するフィードバック手段と、
前記フィードバック手段により入力された信号に基づいて前記第１のスイッチング素子及び前記第２のスイッチング素子を制御する制御手段と、
を備えることを特徴とする請求項１から請求項４のいずれか１項に記載の電源装置。
前記第１の整流手段及び前記第２の整流手段は、電界効果トランジスタであり、
前記第１の整流手段は、ドレイン端子が前記第１の２次巻線に接続され、ソース端子がグランドに接続され、
前記第２の整流手段は、ドレイン端子が前記第２の２次巻線に接続され、ソース端子がグランドに接続されることを特徴とする請求項１に記載の電源装置。
前記マスク手段は、
前記第１の電圧検出手段により検出された前記第１の２次巻線の電圧が第２の電圧より高い場合には、前記第２の整流手段をオフし、
前記第２の電圧検出手段により検出された前記第２の２次巻線の電圧が前記第２の電圧より高い場合には、前記第１の整流手段をオフすることを特徴とする請求項１から請求項７のいずれか１項に記載の電源装置。
記録材に画像を形成する画像形成手段と、
請求項１から請求項８のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。