JP6015053B2 - 半導体装置の製造方法及び窒化物半導体結晶の製造方法 - Google Patents

半導体装置の製造方法及び窒化物半導体結晶の製造方法 Download PDF

Info

Publication number
JP6015053B2
JP6015053B2 JP2012070385A JP2012070385A JP6015053B2 JP 6015053 B2 JP6015053 B2 JP 6015053B2 JP 2012070385 A JP2012070385 A JP 2012070385A JP 2012070385 A JP2012070385 A JP 2012070385A JP 6015053 B2 JP6015053 B2 JP 6015053B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
forming
nucleation layer
nucleation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012070385A
Other languages
English (en)
Other versions
JP2013201398A (ja
Inventor
中村　哲一
哲一 中村
山田　敦史
敦史 山田
哲郎 石黒
哲郎 石黒
豊生 宮島
豊生 宮島
健治 今西
健治 今西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012070385A priority Critical patent/JP6015053B2/ja
Priority to TW102105189A priority patent/TWI511285B/zh
Priority to US13/762,847 priority patent/US20130248872A1/en
Priority to CN2013100623741A priority patent/CN103367421A/zh
Priority to KR1020130021916A priority patent/KR101437768B1/ko
Publication of JP2013201398A publication Critical patent/JP2013201398A/ja
Priority to KR1020140100708A priority patent/KR101468364B1/ko
Application granted granted Critical
Publication of JP6015053B2 publication Critical patent/JP6015053B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体装置、窒化物半導体結晶、半導体装置の製造方法及び窒化物半導体結晶の製造方法に関するものである。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。例えば、窒化物半導体であるＧａＮは、バンドギャップが３．４ｅＶであり、Ｓｉのバンドギャップ１．１ｅＶ、ＧａＡｓのバンドギャップ１．４ｅＶよりも大きい。
このような高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）がある（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。具体的には、ＡｌＧａＮを電子供給層、ＧａＮを電子走行層に用いたＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数差による歪みによりＡｌＧａＮにピエゾ分極等が生じ、高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が発生する。このため、高電圧における動作が可能であり、高効率スイッチング素子、電気自動車用等における高耐圧電力デバイスに用いることができる。
特開２００２−３５９２５６号公報
ところで、窒化物半導体を用いたＨＥＭＴは、基板上に窒化物半導体をエピタキシャル成長させることにより形成しているが、ＧａＮ基板は作製することが極めて困難であり、高コストなものとなるため、ＧａＮ基板以外の単結晶基板が用いられている。このような基板としては、ＳｉＣ基板、サファイア基板、シリコン（Ｓｉ）基板等がある。このうち、シリコン基板は、他の基板と比べて比較的大口径なものを作製することが容易であり、一般的にも広く普及しており、安価で入手可能であることから、窒化物半導体を用いたＨＥＭＴに用いることができればコスト面で有利となる。
しかしながら、シリコン基板上に結晶成長させたＧａＮ層を用いたＨＥＭＴ等では、高電圧動作時にドレイン電流が大幅に減少する、いわゆる電流コラプスと呼ばれる現象が顕著となる。このような電流コラプスは、様々な要因により発生するものと考えられており、ＧａＮ層の膜質もその一つとして考えられている。一方、このようなＧａＮ層の膜質は、結晶成長させる基板に大きく依存している。
図１は、基板の上にＧａＮ層を結晶成長させた試料１Ａ及び１Ｂにおけるキャパシタンスの経時変化を示すものである。試料１Ａは、図２（ａ）に示すように、シリコン基板４ａにＧａＮ層５ａをＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）等により結晶成長させ、ＧａＮ層５ａの上に第１の電極６及び第２の電極７を形成したものである。また、試料１Ｂは、ＳｉＣ基板４ｂにＧａＮ層５ｂをＭＯＶＰＥ等により結晶成長させ、ＧａＮ層５ｂの上に第１の電極６及び第２の電極７を形成したものである。図１は、これらの試料１Ａ及び１Ｂについて、−３０Ｖの電圧を印加した後の経過時間と、−３０Ｖを印加する前の容量に対する−３０Ｖを印加した後の容量変化を測定した結果を示すものである。尚、図１においては、−３０Ｖを印加する前の容量に対する−３０Ｖを印加した後の容量を負荷後キャパシタンス／負荷前キャパシタンスと記載する。図１に示されるように、図２（ｂ）に示されるＳｉＣ基板４ｂを用いた試料１Ｂは、−３０Ｖの電圧を印加した後も、数十秒で、電圧を印加する前の容量に戻っている。これに対し、図２（ａ）に示されるＳｉ基板４ａを用いた試料１Ａは、−３０Ｖの電圧を印加した後は、３００秒経過しても、電圧を印加する前の容量の７割程度しか戻っていない。このように容量の戻りが遅いとオン抵抗が増大し、ＨＥＭＴ等の半導体装置において特性が低下してしまう。尚、ＳｉＣ基板を用いることにより、シリコン基板を用いたものよりも特性面で有利な半導体装置を作製することができる。しかしながら、ＳｉＣ基板はシリコン基板に対し極めて高価であり、比較的大口径なものを得ることが困難であるため、コスト面からは、基板としてシリコン基板を用いたものの方が好ましい。
よって、シリコン基板を用いた窒化物半導体により形成された半導体装置において、オン抵抗の低い半導体装置及び半導体装置の製造方法、また、半導体装置を形成するための窒化物半導体結晶及び窒化物半導体結晶の製造方法が求められている。
本実施の形態の一観点によれば、基板の上に形成された核形成層と、前記核形成層の上に形成されたバッファ層と、前記バッファ層の上に形成された第１の窒化物半導体層と、前記第１の半導体層の上に形成された第２の窒化物半導体層と、を有し、フォトルミネッセンスにおけるバンド端発光に対するイエロールミネッセンス発光の比率が４００％以下であって、かつ、Ｘ線ロッキングカーブにおけるツイスト値が１０００ａｒｃｓｅｃ以下であることを特徴とする。
また、本実施の形態の他の一観点によれば、シリコン基板の上に、ＡｌＮにより第１の核形成層を形成する工程と、前記第１の核形成層の上に、ＡｌＮにより第２の核形成層を形成する工程と、前記第２の核形成層の上に、バッファ層を形成する工程と、前記バッファ層の上に、第１の窒化物半導体層を形成する工程と、前記第１の窒化物半導体層の上に、第２の窒化物半導体層を形成する工程と、を有し、前記第１の核形成層、前記第２の核形成層は、ＴＭＡとアンモニアを原料ガスとするＭＯＶＰＥにより形成されるものであって、前記第１の核形成層を形成する際のアンモニアに対するＴＭＡの供給量よりも、前記第２の核形成層を形成する際のアンモニアに対するＴＭＡの供給量の方が高く、前記第１の核形成層を形成する際の圧力と前記第２の核形成層を形成する際の圧力は、等しいものであって、前記バッファ層は、ＭＯＶＰＥにより形成されたＡｌＧａＮにおける組成比の異なる複数の層により形成されており、前記複数の層のうち、前記第２の核形成層に近い層を形成する際の圧力よりも、前記第１の窒化物半導体層に近い層を形成する際の圧力の方が低いものであることを特徴とする。
開示の半導体装置、窒化物半導体結晶、半導体装置の製造方法及び窒化物半導体結晶の製造方法によれば、オン抵抗の低い半導体装置を得ることができる。
基板の上にＧａＮ層を形成した試料の説明図 試料における負荷後キャパシタンス／負荷前キャパシタンス特性の特性図 他の試料における負荷後キャパシタンス／負荷前キャパシタンス特性の特性図 他の試料におけるＧａＮのツイスト値とＹＬ／ＢＥの発光強度の説明図 第１の実施の形態における窒化物半導体結晶１０１の構造図 第１の核形成層と第２の核形成層を形成する際の原料ガスの供給量のイメージ図 第１の実施の形態における窒化物半導体結晶１０２の構造図 比較となる窒化物半導体結晶９０１の構造図 窒化物半導体結晶における負荷後キャパシタンス／負荷前キャパシタンス特性の特性図 窒化物半導体結晶におけるＧａＮのツイスト値とＹＬ／ＢＥの発光強度の説明図 核形成層、第１の核形成層及び第２の核形成層における断面ＳＥＭ像 第１の実施の形態における半導体装置の構造図 第１の実施の形態における他の半導体装置の構造図 第２の実施の形態における半導体デバイスの説明図 第２の実施の形態におけるＰＦＣ回路の回路図 第２の実施の形態における電源装置の回路図 第２の実施の形態における高出力増幅器の構造図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
ところで、シリコン基板を用いた場合において、オン抵抗を低くするためには、図１に示されるＳｉＣ基板の上に成長させたＧａＮにように、負荷後キャパシタンス／負荷前キャパシタンスの値が、短時間で１に近くなるような窒化物半導体層を形成すればよい。
通常、シリコン基板の上に窒化物半導体層を形成する場合には、シリコン基板の上に、核形成層やバッファ層を形成し、その上に、電子走行層や電子供給層を形成している。しかしながら、ＨＥＭＴ等の半導体装置において電気的な特性に差異があるものであっても、このように形成される電子走行層や電子供給層等の結晶性等については殆ど差異がなく、違いを見出すことは困難である。即ち、電子走行層や電子供給層等の窒化物半導体層がどのような状態であれば、負荷後キャパシタンス／負荷前キャパシタンスの値が早く１に近づくのか、即ち、オン抵抗を低くすることができるのか不明であった。
発明者は、上述したように、作製されるＨＥＭＴ等の半導体装置におけるオン抵抗と負荷後キャパシタンス／負荷前キャパシタンスの値との間に相関関係があることに基づき、窒化物半導体層の物理的状態について研究を行なった。
具体的には、図２に示される構造のものと同様の試料を様々な条件で作製し、負荷後キャパシタンス／負荷前キャパシタンスの値の変化と物理的なパラメータとの相関関係について調べた。この結果、図３及び図４に示されるように、ＹＬ／ＢＥの発光強度比及びＸ線ロッキングカーブにおけるツイスト値との間において、負荷後キャパシタンス／負荷前キャパシタンスの値の変化との相関関係があることを見出した。尚、ＹＬ／ＢＥの発光強度比とは、バンド端発光の強度に対するイエロールミネッセンス発光の強度の比を意味するものである。作製した試料は、上述したように、図２に示す構造のものと同様のものであり、核形成層、バッファ層、ＧａＮ層等における形成条件を様々な条件により形成したものである。このように形成された試料は、図３に示されるように、負荷後キャパシタンス／負荷前キャパシタンスの値の変化の程度により、Ａ群、Ｂ群、Ｃ群、Ｄ群と分けることができる。
Ａ群は、経過時間が５０秒以内に、負荷後キャパシタンス／負荷前キャパシタンスの値が略１に戻っている試料の群である。Ｂ群は、負荷後キャパシタンス／負荷前キャパシタンスの値が０．８以上に戻るまでの経過時間が、１００秒以上、１５０秒以下である試料の群である。Ｃ群は、負荷後キャパシタンス／負荷前キャパシタンスの値が０．６以上に戻るまでの経過時間が、１５０秒以上、２５０秒以下である試料の群である。Ｄ群は、経過時間が３００秒以上経過しても、負荷後キャパシタンス／負荷前キャパシタンスの値が０．２以下までしか戻らない試料の群である。
図４は、これらのＡ群、Ｂ群、Ｃ群、Ｄ群の試料について、ＹＬ／ＢＥの発光強度比及びＸ線ロッキングカーブにおけるツイスト値（ＧａＮのツイスト値）を測定した結果を示すものである。この結果、Ａ群に含まれる試料は、ＹＬ／ＢＥの発光強度比率が４００％以下、Ｘ線ロッキングカーブにおけるツイスト値が１０００（ａｒｃｓｅｃ）以下の範囲内にあった。Ｂ群に含まれる試料は、ＹＬ／ＢＥの発光強度比率が４００％を超え、５００％以下、Ｘ線ロッキングカーブにおけるツイスト値が１０００（ａｒｃｓｅｃ）を超え、１６００（ａｒｃｓｅｃ）以下の範囲内にあった。Ｃ群に含まれる試料は、ＹＬ／ＢＥの発光強度比率が５００％を超え、約８３０％以下、Ｘ線ロッキングカーブにおけるツイスト値が８００（ａｒｃｓｅｃ）を超え、２４００（ａｒｃｓｅｃ）以下の範囲内にあった。Ｄ群に含まれる試料は、ＹＬ／ＢＥの発光強度比率が約８３０％を超え、１２００％以下、Ｘ線ロッキングカーブにおけるツイスト値が１８００（ａｒｃｓｅｃ）を超え、２４００（ａｒｃｓｅｃ）以下の範囲内にあった。尚、Ａ群、Ｂ群、Ｃ群、Ｄ群に含まれる試料について、膜密度、組成比等を測定したが、明確な差異を確認することはできなかった。
このように、負荷後キャパシタンス／負荷前キャパシタンスの値の変化と、ＹＬ／ＢＥの発光強度比及びＸ線ロッキングカーブにおけるツイスト値との間には相関関係があることを見出すことができた。具体的には、ＹＬ／ＢＥの発光強度比は小さければ小さい程、また、Ｘ線ロッキングカーブにおけるツイスト値は小さければ小さい程、負荷後キャパシタンス／負荷前キャパシタンスの値の戻りが短くなる、即ち、オン抵抗が小さくなることを見出したのである。
図３に示されるように、Ａ群、Ｂ群、Ｃ群、Ｄ群に含まれる試料のうち、Ａ群に含まれる試料は、負荷後キャパシタンス／負荷前キャパシタンスの値が最も短時間で１に近くなっている。よって、基板としてシリコン基板を用いた場合であっても、Ａ群に含まれる試料であれば、負荷後キャパシタンス／負荷前キャパシタンスの値の変化を前述したＳｉＣ基板を用いた試料に近づけることができる。従って、Ａ群に含まれる試料と同様の構造及び条件により半導体装置を作製することにより、基板としてシリコン基板を用いた場合においても、半導体装置におけるオン抵抗を低くすることができる。即ち、ＧａＮ層におけるＹＬ／ＢＥの発光強度比率が４００％以下、Ｘ線ロッキングカーブにおけるツイスト値が１０００（ａｒｃｓｅｃ）以下の範囲内となるように半導体装置を作製することにより、オン抵抗を低くすることができることを見出したのである。
（本実施の形態における窒化物半導体結晶１０１）
次に、本実施の形態における半導体装置を形成するための窒化物半導体結晶１０１について説明する。
図５に本実施の形態における窒化物半導体結晶１０１の構造を示す。本実施の形態における窒化物半導体結晶１０１は、シリコン基板１０の上に、第１の核形成層２１、第２の核形成層２２、バッファ層３０、電子走行層４０、電子供給層５０をＭＯＶＰＥによりエピタキシャル成長させたものである。
第１の核形成層２１及び第２の核形成層２２は、ＡｌＮにより形成されており、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられている。尚、第１の核形成層２１及び第２の核形成層２２をエピタキシャル成長させる際の成長温度は約１０００℃、成長圧力は約２０ｋＰａである。第１の核形成層２１及び第２の核形成層２２は、図６に示されるように、最初に、第１の核形成層２１を形成する際のＴＭＡとＮＨ３とのモル供給比、即ち、ＴＭＡ：ＮＨ３は、１００：１であり、膜厚が約５０ｎｍとなるように形成した。次に、第２の核形成層２２を形成する際のＴＭＡとＮＨ３とのモル供給比、即ち、ＴＭＡ：ＮＨ３は、１０：１であり、膜厚が約２００ｎｍとなるように形成した。尚、図６は、第１の核形成層２１及び第２の核形成層２２を成膜する際に供給するＴＭＡ量とＮＨ３量との関係のイメージを示すものである。また、第１の核形成層２１を形成する際の圧力と第２の核形成層２２を形成する際の圧力は、略同じであることが好ましい。これらの圧力が異なると結晶成長の成長過程が変化するため、できるだけ同じ圧力により形成することが好ましい。また、本実施の形態においては、第１の核形成層２１及び第２の核形成層２２により形成される層を核形成層と記載する場合がある。
バッファ層３０は、ＡｌＧａＮにより形成されており、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が、Ａｌの原料ガスにはＴＭＡが、Ｎの原料ガスにはＮＨ３が用いられている。尚、バッファ層３０をエピタキシャル成長させる際の成長温度は約１０００℃、成長圧力は約４０ｋＰａである。バッファ層３０は、第２の核形成層２２の上から順に、第１のバッファ層３１、第２のバッファ層３２、第３のバッファ層３３により形成されている。第１のバッファ層３１は、Ａｌ０．８Ｇａ０．２Ｎにより形成されており、第２のバッファ層３２は、Ａｌ０．５Ｇａ０．５Ｎにより形成されており、第３のバッファ層３３は、Ａｌ０．２Ｇａ０．８Ｎにより形成されている。
電子走行層４０は、ＧａＮにより形成されており、Ｇａの原料ガスにはＴＭＧが、Ｎの原料ガスにはＮＨ３が用いられている。尚、電子走行層４０をエピタキシャル成長させる際の成長温度は約１０００℃、成長圧力は約６０ｋＰａである。
電子供給層５０は、ＡｌＧａＮにより形成されており、Ｇａの原料ガスにはＴＭＧが、Ａｌの原料ガスにはＴＭＡが、Ｎの原料ガスにはＮＨ３が用いられている。尚、電子供給層５０をエピタキシャル成長させる際の成長温度は約１０００℃、成長圧力は約４０ｋＰａである。
以上の製造方法により、本実施の形態における窒化物半導体結晶１０１を作製した。
（本実施の形態における窒化物半導体結晶１０２）
次に、本実施の形態における半導体装置を形成するための窒化物半導体結晶１０２について説明する。窒化物半導体結晶１０２は、窒化物半導体結晶１０１とは、バッファ層の構造が異なるものである。
図７に本実施の形態における窒化物半導体結晶１０２の構造を示す。本実施の形態における窒化物半導体結晶１０２は、シリコン基板１０の上に、第１の核形成層２１、第２の核形成層２２、バッファ層１３０、電子走行層４０、電子供給層５０をＭＯＶＰＥによりエピタキシャル成長させたものである。
第１の核形成層２１及び第２の核形成層２２は、ＡｌＮにより形成されており、Ａｌの原料ガスにはＴＭＡが、Ｎの原料ガスにはＮＨ３が用いられている。尚、第１の核形成層２１及び第２の核形成層２２をエピタキシャル成長させる際の成長温度は約１０００℃、成長圧力は約２０ｋＰａである。第１の核形成層２１及び第２の核形成層２２は、図６に示されるように、最初に、第１の核形成層２１を形成する際のＴＭＡとＮＨ３とのモル供給比、即ち、ＴＭＡ：ＮＨ３は、１００：１であり、膜厚が約５０ｎｍとなるように形成した。次に、第２の核形成層２２を形成する際のＴＭＡとＮＨ３とのモル供給比、即ち、ＴＭＡ：ＮＨ３は、１０：１であり、膜厚が約２００ｎｍとなるように形成した。尚、図６は、第１の核形成層２１及び第２の核形成層２２を成膜する際に供給するＴＭＡ量とＮＨ３量との関係のイメージを示すものである。また、第１の核形成層２１を形成する際の圧力と第２の核形成層２２を形成する際の圧力は、略同じであることが好ましい。これらの圧力が異なると結晶成長の成長過程が変化するため、できるだけ同じ圧力により形成することが好ましい。また、本実施の形態においては、第１の核形成層２１及び第２の核形成層２２により形成される層を核形成層と記載する場合がある。
バッファ層３０は、ＡｌＧａＮにより形成されており、Ｇａの原料ガスにはＴＭＧが、Ａｌの原料ガスにはＴＭＡが、Ｎの原料ガスにはＮＨ３が用いられている。バッファ層３０は、第２の核形成層２２の上から順に、第１のバッファ層３１、第２のバッファ層３２、第３のバッファ層３３により形成されている。第１のバッファ層３１は、Ａｌ０．８Ｇａ０．２Ｎにより形成されており、第２のバッファ層３２は、Ａｌ０．５Ｇａ０．５Ｎにより形成されており、第３のバッファ層３３は、Ａｌ０．２Ｇａ０．８Ｎにより形成されている。尚、バッファ層３０をエピタキシャル成長させる際の成長温度は約１０００℃であるが、成長圧力は、第１のバッファ層３１及び第２のバッファ層３２は約４０ｋＰａであり、第３のバッファ層３３は、約２０ｋＰａである。このように、第３のバッファ層３３の成長圧力を低くすることにより、成長レートを早くすることができ、後述するように炭素の含有量を増やすことができる。
電子走行層４０は、ＧａＮにより形成されており、Ｇａの原料ガスにはＴＭＧが、Ｎの原料ガスにはＮＨ３が用いられている。尚、電子走行層４０をエピタキシャル成長させる際の成長温度は約１０００℃、成長圧力は約６０ｋＰａである。
電子供給層５０は、ＡｌＧａＮにより形成されており、Ｇａの原料ガスにはＴＭＧが、Ａｌの原料ガスにはＴＭＡが、Ｎの原料ガスにはＮＨ３が用いられている。尚、電子供給層５０をエピタキシャル成長させる際の成長温度は約１０００℃、成長圧力は約４０ｋＰａである。
以上の製造方法により、本実施の形態における窒化物半導体結晶１０２を作製した。
（比較のための窒化物半導体結晶９０１）
次に、本実施の形態を説明するために作製した、比較のための窒化物半導体結晶９０１について説明する。
図８に比較のための窒化物半導体結晶９０１の構造を示す。比較のための窒化物半導体結晶９０１は、シリコン基板１０の上に、核形成層９２０、バッファ層３０、電子走行層４０、電子供給層５０をＭＯＶＰＥによりエピタキシャル成長させたものである。従って、本実施の形態における窒化物半導体結晶１０１とは核形成層が異なっており、本実施の形態における窒化物半導体結晶１０２とは核形成層及びバッファ層が異なっているものである。
核形成層９２０は、ＡｌＮにより形成されており、Ａｌの原料ガスにはＴＭＡが、Ｎの原料ガスにはＮＨ３が用いられている。尚、核形成層９２０をエピタキシャル成長させる際の成長温度は、約１０００℃、成長圧力は約２０ｋＰａである。核形成層９２０を形成する際のＴＭＡとＮＨ３とのモル供給比、即ち、ＴＭＡ：ＮＨ３は、１００：１であり、膜厚が約２５０ｎｍとなるように形成した。
バッファ層３０は、ＡｌＧａＮにより形成されており、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が、Ａｌの原料ガスにはＴＭＡが、Ｎの原料ガスにはＮＨ３が用いられている。尚、バッファ層３０をエピタキシャル成長させる際の成長温度は約１０００℃、成長圧力は約４０ｋＰａである。バッファ層３０は、第２の核形成層２２の上から順に、第１のバッファ層３１、第２のバッファ層３２、第３のバッファ層３３により形成されている。第１のバッファ層３１は、Ａｌ０．８Ｇａ０．２Ｎにより形成されており、第２のバッファ層３２は、Ａｌ０．５Ｇａ０．５Ｎにより形成されており、第３のバッファ層３３は、Ａｌ０．２Ｇａ０．８Ｎにより形成されている。
電子走行層４０は、ＧａＮにより形成されており、Ｇａの原料ガスにはＴＭＧが、Ｎの原料ガスにはＮＨ３が用いられている。尚、電子走行層４０をエピタキシャル成長させる際の成長温度は約１０００℃、成長圧力は約６０ｋＰａである。
電子供給層５０は、ＡｌＧａＮにより形成されており、Ｇａの原料ガスにはＴＭＧが、Ａｌの原料ガスにはＴＭＡが、Ｎの原料ガスにはＮＨ３が用いられている。尚、電子供給層５０をエピタキシャル成長させる際の成長温度は約１０００℃、成長圧力は約４０ｋＰａである。
以上の製造方法により、比較のための窒化物半導体結晶９０１を作製した。
（窒化物半導体層の評価）
次に、本実施の形態における窒化物半導体結晶１０１及び１０２、比較のための窒化物半導体結晶９０１について、評価及び測定を行なった結果について説明する。
最初に、本実施の形態における窒化物半導体結晶１０１及び１０２、比較のための窒化物半導体結晶９０１について、断面ＴＥＭ（Transmission Electron Microscope）観察による膜厚測長及びＥＤＸによる元素分析を行なった。尚、ＥＤＸ(Energy Dispersive X-ray spectroscopy)とは、エネルギー分散型Ｘ線分析を用いた機器を意味する。この結果、本実施の形態における窒化物半導体結晶１０１及び１０２、比較のための窒化物半導体結晶９０１については、膜厚及び構成元素の組成比等は、いずれも略同じであった。
次に、本実施の形態における窒化物半導体結晶１０１の第１の核形成層２１と第２の核形成層２２の表面において、ＡＦＭ（Atomic Force Microscope）像の観察を行なった。この結果、第２の核形成層２２における表面粗度は、第１の核形成層２１と比較して小さかった。
次に、本実施の形態における窒化物半導体結晶１０２のバッファ層１３０と、比較のための窒化物半導体結晶９０１のバッファ層３０について、ＳＩＭＳ（Secondary Ion-microprobe Mass Spectrometer）による分析を行なった。この結果、バッファ層３０においては、Ａｌ組成が減少するに従い混入する炭素量も減少するのに対し、バッファ層１３０においては、第３のバッファ層１３３に混入する炭素量が最も多かった。即ち、バッファ層１３０においては、第１のバッファ層３１及び第２のバッファ層３２に混入する炭素量よりも第３のバッファ層１３３に混入する炭素量の方が多かった。これは、第３のバッファ層１３３を形成する際の成長圧力が、第１のバッファ層３１及び第２のバッファ層３２を形成する際の成長圧力よりも低く、成長レートも早いからであるものと推察される。
次に、図９に示すように、本実施の形態における窒化物半導体結晶１０１及び１０２、比較のための窒化物半導体結晶９０１について、図３の場合と同様に、電流コラプスの評価を行なった。具体的には、図１に示す場合と同様に、一端、不図示の電極間に−３０Ｖの電圧を印加した後、経過時間と負荷後キャパシタンス／負荷前キャパシタンスの値との関係について調べた。この結果、本実施の形態における窒化物半導体結晶１０１及び１０２は、約３０秒で負荷後キャパシタンス／負荷前キャパシタンスの値が約１に戻っている。尚、本実施の形態における窒化物半導体結晶１０２の方が、本実施の形態における窒化物半導体結晶１０１よりも戻りが早い。これに対し、比較のための窒化物半導体結晶９０１は、負荷後キャパシタンス／負荷前キャパシタンスの値が約１に戻るまでの時間が約２００秒かかっている。よって、本実施の形態における窒化物半導体結晶１０１及び１０２に基づき作製された半導体装置の方が、比較のための窒化物半導体結晶９０１に基づき作製された半導体装置よりも、オン抵抗が低くなるものと推察される。また、この３種類の中では、図９に基づくならば、本実施の形態における窒化物半導体結晶１０２に基づき作製された半導体装置が、最もオン抵抗が低くなるものと推察される。
次に、図１０に示すように、本実施の形態における窒化物半導体結晶１０１及び１０２、比較のための窒化物半導体結晶９０１について、図４の場合と同様に、ＹＬ／ＢＥの発光強度比及びＸ線ロッキングカーブにおけるツイスト値について測定を行なった。この結果、本実施の形態における窒化物半導体結晶１０１及び１０２については、ＹＬ／ＢＥの発光強度比率が４００％以下、Ｘ線ロッキングカーブにおけるツイスト値が１０００（ａｒｃｓｅｃ）以下の範囲内に含まれていた。これに対し、比較のための窒化物半導体結晶９０１については、ＹＬ／ＢＥの発光強度比率が４００％以下、Ｘ線ロッキングカーブにおけるツイスト値が１０００（ａｒｃｓｅｃ）以下の範囲外であった。
図１１は、本実施の形態における窒化物半導体結晶１０１の第１の核形成層２１及び第２の核形成層２２と、比較のための窒化物半導体結晶９０１の核形成層９２０について、断面ＳＥＭ（scanning electron microscope）像を示す。図１１（ａ）は、比較のための窒化物半導体結晶９０１の核形成層９２０におけるＳＥＭ像であり、図１１（ｂ）は、本実施の形態における窒化物半導体結晶１０１における第１の核形成層２１及び第２の核形成層２２におけるＳＥＭ像である。
（半導体装置）
次に、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、本実施の形態における窒化物半導体結晶１０１を用いた半導体装置である。本実施の形態における半導体装置は、図１２に示されるように、本実施の形態における窒化物半導体結晶１０１の電子供給層５０の上に、ゲート電極６１、ソース電極６２及びドレイン電極６３が形成されたものである。即ち、シリコン基板１０の上に、第１の核形成層２１、第２の核形成層２２、バッファ層３０、電子走行層４０、電子供給層５０が形成されているものの上に、ゲート電極６１、ソース電極６２及びドレイン電極６３が形成されたものである。尚、第１の核形成層２１、第２の核形成層２２、バッファ層３０、電子走行層４０、電子供給層５０は、ＭＯＶＰＥによりエピタキシャル成長により形成されている。
本実施の形態における半導体装置は、前述したように、本実施の形態における窒化物半導体結晶１０１において、負荷後キャパシタンス／負荷前キャパシタンスの値が１に比較的短時間で戻るものであるため、低いオン抵抗が得られる。
（他の半導体装置）
次に、本実施の形態における他の半導体装置について説明する。本実施の形態における他の半導体装置は、本実施の形態における窒化物半導体結晶１０２を用いた半導体装置である。本実施の形態における半導体装置は、図１３に示されるように、本実施の形態における窒化物半導体結晶１０２の電子供給層５０の上に、ゲート電極６１、ソース電極６２及びドレイン電極６３が形成されたものである。即ち、シリコン基板１０の上に、第１の核形成層２１、第２の核形成層２２、バッファ層１３０、電子走行層４０、電子供給層５０が形成されているものの上に、ゲート電極６１、ソース電極６２及びドレイン電極６３が形成されたものである。尚、第１の核形成層２１、第２の核形成層２２、バッファ層１３０、電子走行層４０、電子供給層５０は、ＭＯＶＰＥによりエピタキシャル成長により形成されている。
本実施の形態における他の半導体装置は、前述したように、本実施の形態における窒化物半導体結晶１０２において、負荷後キャパシタンス／負荷前キャパシタンスの値が１に比較的短時間で戻るものであるため、低いオン抵抗が得られる。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
（半導体デバイス）
本実施の形態における半導体デバイスは、第１の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１４に基づき説明する。尚、図１４は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１の実施の形態に示されているものとは、異なっている。
最初に、第１の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１の実施の形態における半導体装置に相当するものである。
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３は、Ａｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドの一種であり第１の実施の形態における半導体装置のゲート電極６１と接続されている。また、ソース電極４１２はソース電極パッドの一種であり、第１の実施の形態における半導体装置のソース電極６２と接続されている。また、ドレイン電極４１３はドレイン電極パッドの一種であり、第１の実施の形態における半導体装置のドレイン電極６３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
（ＰＦＣ回路、電源装置及び高周波増幅器）
次に、本実施の形態におけるＰＦＣ回路、電源装置及び高周波増幅器について説明する。本実施の形態におけるＰＦＣ回路、電源装置及び高周波増幅器は、第１の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
（ＰＦＣ回路）
次に、本実施の形態におけるＰＦＣ（Power Factor Correction）回路について説明する。本実施の形態におけるＰＦＣ回路は、第１の実施の形態における半導体装置を有するものである。
図１５に基づき、本実施の形態におけるＰＦＣ回路について説明する。本実施の形態におけるＰＦＣ回路４５０は、スイッチ素子（トランジスタ）４５１と、ダイオード４５２と、チョークコイル４５３と、コンデンサ４５４、４５５と、ダイオードブリッジ４５６と、不図示の交流電源とを有している。スイッチ素子４５１には、第１の実施の形態における半導体装置であるＨＥＭＴが用いられている。
ＰＦＣ回路４５０では、スイッチ素子４５１のドレイン電極とダイオード４５２のアノード端子及びチョークコイル４５３の一方の端子とが接続されている。また、スイッチ素子４５１のソース電極とコンデンサ４５４の一方の端子及びコンデンサ４５５の一方の端子とが接続されおり、コンデンサ４５４の他方の端子とチョークコイル４５３の他方の端子とが接続されている。コンデンサ４５５の他方の端子とダイオード４５２のカソード端子とが接続されており、コンデンサ４５４の双方の端子間にはダイオードブリッジ４５６を介して不図示の交流電源が接続されている。このようなＰＦＣ回路４５０においては、コンデンサ４５５の双方端子間より、直流（ＤＣ）が出力される。
（電源装置）
次に、本実施の形態における電源装置について説明する。本実施の形態における電源装置は、第１の実施の形態における半導体装置であるＨＥＭＴを有する電源装置である。
図１６に基づき本実施の形態における電源装置について説明する。本実施の形態における電源装置は、前述した本実施の形態におけるＰＦＣ回路４５０を含んだ構造のものである。
本実施の形態における電源装置は、高圧の一次側回路４６１及び低圧の二次側回路４６２と、一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３とを有している。
一次側回路４６１は、前述した本実施の形態におけるＰＦＣ回路４５０と、ＰＦＣ回路４５０のコンデンサ４５５の双方の端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路４６０とを有している。フルブリッジインバータ回路４６０は、複数（ここでは４つ）のスイッチ素子４６４ａ、４６４ｂ、４６４ｃ、４６４ｄを有している。また、二次側回路４６２は、複数（ここでは３つ）のスイッチ素子４６５ａ、４６５ｂ、４６５ｃを有している。尚、ダイオードブリッジ４５６には、交流電源４５７が接続されている。
本実施の形態においては、一次側回路４６１におけるＰＦＣ回路４５０のスイッチ素子４５１において、第１から第５の実施の形態における半導体装置であるＨＥＭＴが用いられている。更に、フルブリッジインバータ回路４６０におけるスイッチ素子４６４ａ、４６４ｂ、４６４ｃ、４６４ｄにおいて、第１または第２の実施の形態における半導体装置であるＨＥＭＴが用いられている。一方、二次側回路４６２のスイッチ素子４６５ａ、４６５ｂ、４６５ｃは、シリコンを用いた通常のＭＩＳ構造のＦＥＴが用いられている。
（高周波増幅器）
次に、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器は、第１の実施の形態における半導体装置であるＨＥＭＴが用いられている構造のものである。
図１７に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器は、ディジタル・プレディストーション回路４７１、ミキサー４７２ａ、４７２ｂ、パワーアンプ４７３及び方向性結合器４７４を備えている。
ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償するものである。ミキサー４７２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施の形態における半導体装置であるＨＥＭＴを有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。尚、図１７では、例えばスイッチの切り替えにより、出力側の信号をミキサー４７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することができる。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成された核形成層と、
前記核形成層の上に形成されたバッファ層と、
前記バッファ層の上に形成された第１の窒化物半導体層と、
前記第１の半導体層の上に形成された第２の窒化物半導体層と、
を有し、
フォトルミネッセンスにおけるバンド端発光に対するイエロールミネッセンス発光の比率が４００％以下であって、かつ、Ｘ線ロッキングカーブにおけるツイスト値が１０００ａｒｃｓｅｃ以下であることを特徴とする半導体装置。
（付記２）
前記基板は、シリコン基板であることを特徴とする付記１に記載の半導体装置。
（付記３）
前記核形成層は、ＡｌＮを含む材料により形成されているものであることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記バッファ層は、ＡｌＧａＮにおいて組成比の異なる複数の層により形成されており、
前記複数の層のうち、核形成層に近い層に含まれる炭素量よりも、前記第１の窒化物半導体層に近い層に含まれる炭素量が多いことを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記第１の窒化物半導体層は、ＧａＮを含む材料により形成されていること特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記第２の窒化物半導体層は、ＡｌＧａＮを含む材料により形成されていること特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記第２の窒化物半導体層の上には、ゲート電極、ソース電極及びドレイン電極が形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記半導体装置は、ＨＥＭＴであることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
基板の上に形成された核形成層と、
前記核形成層の上に形成されたバッファ層と、
前記バッファ層の上に形成された第１の窒化物半導体層と、
前記第１の半導体層の上に形成された第２の窒化物半導体層と、
を有し、
フォトルミネッセンスにおけるバンド端発光に対するイエロールミネッセンス発光の比率が４００％以下であって、かつ、Ｘ線ロッキングカーブにおけるツイスト値が１０００ａｒｃｓｅｃ以下であることを特徴とする窒化物半導体結晶。
（付記１０）
前記基板は、シリコン基板であることを特徴とする付記９に記載の窒化物半導体結晶。
（付記１１）
前記核形成層は、ＡｌＮを含む材料により形成されているものであることを特徴とする付記９または１０に記載の窒化物半導体結晶。
（付記１２）
前記バッファ層は、ＡｌＧａＮにおいて組成比の異なる複数の層により形成されており、
前記複数の層のうち、核形成層に近い層に含まれる炭素量よりも、前記第１の窒化物半導体層に近い層に含まれる炭素量が多いことを特徴とする付記９から１１のいずれかに記載の窒化物半導体結晶。
（付記１３）
前記第１の窒化物半導体層は、ＧａＮを含む材料により形成されていること特徴とする付記９から１２のいずれかに記載の窒化物半導体結晶。
（付記１４）
前記第２の窒化物半導体層は、ＡｌＧａＮを含む材料により形成されていること特徴とする付記９から１３のいずれかに記載の窒化物半導体結晶。
（付記１５）
シリコン基板の上に、ＡｌＮにより第１の核形成層を形成する工程と、
前記第１の核形成層の上に、ＡｌＮにより第２の核形成層を形成する工程と、
前記第２の核形成層の上に、バッファ層を形成する工程と、
前記バッファ層の上に、第１の窒化物半導体層を形成する工程と、
前記第１の窒化物半導体層の上に、第２の窒化物半導体層を形成する工程と、
を有し、
前記第１の核形成層及び前記第２の核形成層は、ＴＭＡとアンモニアを原料ガスとするＭＯＶＰＥにより形成されるものであって、
前記第１の核形成層を形成する際のアンモニアに対するＴＭＡの供給量よりも、前記第２の核形成層を形成する際のアンモニアに対するＴＭＡの供給量の方が高く、
前記第１の核形成層を形成する際の圧力と前記第２の核形成層を形成する際の圧力は、略等しいものであることを特徴とする半導体装置の製造方法。
（付記１６）
前記バッファ層は、ＭＯＶＰＥにより形成されたＡｌＧａＮにおける組成比の異なる複数の層により形成されており、
前記複数の層のうち、前記第２の核形成層に近い層を形成する際の圧力よりも、前記第１の窒化物半導体層に近い層を形成する際の圧力の方が低いものであることを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）
シリコン基板の上に、ＡｌＮにより第１の核形成層を形成する工程と、
前記第１の核形成層の上に、ＡｌＮにより第２の核形成層を形成する工程と、
前記第２の核形成層の上に、バッファ層を形成する工程と、
前記バッファ層の上に、第１の窒化物半導体層を形成する工程と、
前記第１の窒化物半導体層の上に、第２の窒化物半導体層を形成する工程と、
を有し、
前記第１の核形成層、前記第２の核形成層は、ＴＭＡとアンモニアを原料ガスとするＭＯＶＰＥにより形成されるものであって、
前記第１の核形成層を形成する際のアンモニアに対するＴＭＡの供給量よりも、前記第２の核形成層を形成する際のアンモニアに対するＴＭＡの供給量の方が高く、
前記第１の核形成層を形成する際の圧力と前記第２の核形成層を形成する際の圧力は、略等しいものであることを特徴とする窒化物半導体結晶の製造方法。
（付記１８）
前記バッファ層は、ＭＯＶＰＥにより形成されたＡｌＧａＮにおける組成比の異なる複数の層により形成されており、
前記複数の層のうち、前記第２の核形成層に近い層を形成する際の圧力よりも、前記第１の窒化物半導体層に近い層を形成する際の圧力の方が低いものであることを特徴とする付記１７に記載の窒化物半導体結晶の製造方法。
（付記１９）
付記１から８のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２０）
付記１から８のいずれかに記載の半導体装置を有することを特徴とする増幅器。
４ａ シリコン基板
４ｂ ＳｉＣ基板
５ ＧａＮ層
６ 第１の電極
７ 第２の電極
１０ シリコン基板
２１ 第１の核形成層
２２ 第２の核形成層
３０ バッファ層
３１ 第１のバッファ層
３２ 第２のバッファ層
３３ 第３のバッファ層
４０ 第１の窒化物半導体層
５０ 第２の窒化物半導体層
６１ ゲート電極
６２ ソース電極
６３ ドレイン電極
１０１ 窒化物半導体結晶
１０２ 窒化物半導体結晶

Claims (2)

  1. シリコン基板の上に、ＡｌＮにより第１の核形成層を形成する工程と、
    前記第１の核形成層の上に、ＡｌＮにより第２の核形成層を形成する工程と、
    前記第２の核形成層の上に、バッファ層を形成する工程と、
    前記バッファ層の上に、第１の窒化物半導体層を形成する工程と、
    前記第１の窒化物半導体層の上に、第２の窒化物半導体層を形成する工程と、
    を有し、
    前記第１の核形成層、前記第２の核形成層は、ＴＭＡとアンモニアを原料ガスとするＭＯＶＰＥにより形成されるものであって、
    前記第１の核形成層を形成する際のアンモニアに対するＴＭＡの供給量よりも、前記第２の核形成層を形成する際のアンモニアに対するＴＭＡの供給量の方が高く、
    前記第１の核形成層を形成する際の圧力と前記第２の核形成層を形成する際の圧力は、等しいものであって、
    前記バッファ層は、ＭＯＶＰＥにより形成されたＡｌＧａＮにおける組成比の異なる複数の層により形成されており、
    前記複数の層のうち、前記第２の核形成層に近い層を形成する際の圧力よりも、前記第１の窒化物半導体層に近い層を形成する際の圧力の方が低いものであることを特徴とする半導体装置の製造方法。
  2. シリコン基板の上に、ＡｌＮにより第１の核形成層を形成する工程と、
    前記第１の核形成層の上に、ＡｌＮにより第２の核形成層を形成する工程と、
    前記第２の核形成層の上に、バッファ層を形成する工程と、
    前記バッファ層の上に、第１の窒化物半導体層を形成する工程と、
    前記第１の窒化物半導体層の上に、第２の窒化物半導体層を形成する工程と、
    を有し、
    前記第１の核形成層及び前記第２の核形成層は、ＴＭＡとアンモニアを原料ガスとするＭＯＶＰＥにより形成されるものであって、
    前記第１の核形成層を形成する際のアンモニアに対するＴＭＡの供給量よりも、前記第２の核形成層を形成する際のアンモニアに対するＴＭＡの供給量の方が高く、
    前記第１の核形成層を形成する際の圧力と前記第２の核形成層を形成する際の圧力は、等しいものであって、
    前記バッファ層は、ＭＯＶＰＥにより形成されたＡｌＧａＮにおける組成比の異なる複数の層により形成されており、
    前記複数の層のうち、前記第２の核形成層に近い層を形成する際の圧力よりも、前記第１の窒化物半導体層に近い層を形成する際の圧力の方が低いものであることを特徴とする窒化物半導体結晶の製造方法。
JP2012070385A 2012-03-26 2012-03-26 半導体装置の製造方法及び窒化物半導体結晶の製造方法 Active JP6015053B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012070385A JP6015053B2 (ja) 2012-03-26 2012-03-26 半導体装置の製造方法及び窒化物半導体結晶の製造方法
TW102105189A TWI511285B (zh) 2012-03-26 2013-02-08 半導體裝置、氮化物半導體結晶體、半導體裝置之製造方法，以及氮化物半導體結晶體之製造方法
US13/762,847 US20130248872A1 (en) 2012-03-26 2013-02-08 Semiconductor device, nitride semiconductor crystal, method for manufacturing semiconductor device, and method for manufacturing nitride semiconductor crystal
CN2013100623741A CN103367421A (zh) 2012-03-26 2013-02-27 半导体器件、氮化物半导体晶体及其制造方法
KR1020130021916A KR101437768B1 (ko) 2012-03-26 2013-02-28 반도체 장치, 질화물 반도체 결정, 반도체 장치의 제조 방법 및 질화물 반도체 결정의 제조 방법
KR1020140100708A KR101468364B1 (ko) 2012-03-26 2014-08-05 반도체 장치, 질화물 반도체 결정, 반도체 장치의 제조 방법 및 질화물 반도체 결정의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012070385A JP6015053B2 (ja) 2012-03-26 2012-03-26 半導体装置の製造方法及び窒化物半導体結晶の製造方法

Publications (2)

Publication Number Publication Date
JP2013201398A JP2013201398A (ja) 2013-10-03
JP6015053B2 true JP6015053B2 (ja) 2016-10-26

Family

ID=49210935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012070385A Active JP6015053B2 (ja) 2012-03-26 2012-03-26 半導体装置の製造方法及び窒化物半導体結晶の製造方法

Country Status (5)

Country Link
US (1) US20130248872A1 (ja)
JP (1) JP6015053B2 (ja)
KR (2) KR101437768B1 (ja)
CN (1) CN103367421A (ja)
TW (1) TWI511285B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6151487B2 (ja) * 2012-07-10 2017-06-21 富士通株式会社 化合物半導体装置及びその製造方法
JP2014220407A (ja) * 2013-05-09 2014-11-20 ローム株式会社 窒化物半導体素子
JP6390472B2 (ja) * 2015-03-09 2018-09-19 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP6531729B2 (ja) * 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
JP6925117B2 (ja) 2016-11-18 2021-08-25 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板
JP2018101701A (ja) * 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
JP6807730B2 (ja) * 2016-12-26 2021-01-06 住友化学株式会社 半導体基板の検査方法、半導体基板の品質判定方法および半導体基板
TWI671801B (zh) * 2018-08-01 2019-09-11 環球晶圓股份有限公司 磊晶結構
CN109300855A (zh) * 2018-10-17 2019-02-01 湘能华磊光电股份有限公司 提高生长质量的led外延生长方法
WO2022217415A1 (en) * 2021-04-12 2022-10-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135575A (ja) 1999-03-12 2001-05-18 Sumitomo Chem Co Ltd ３−５族化合物半導体
JP4693351B2 (ja) * 2001-10-26 2011-06-01 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン エピタキシャル成長用基板
WO2004042783A2 (en) * 2002-05-17 2004-05-21 The Regents Of The University Of California Hafnium nitride buffer layers for growth of gan on silicon
WO2005064661A1 (ja) * 2003-12-26 2005-07-14 Matsushita Electric Industrial Co., Ltd. Iii族窒化物結晶の製造方法およびそれにより得られるiii族窒化物結晶ならびにそれを用いたiii族窒化物基板
CN101611471B (zh) * 2007-02-16 2012-10-31 住友化学株式会社 场效应晶体管用外延基板
CN102569557A (zh) 2007-07-17 2012-07-11 住友电气工业株式会社 电子器件的制作方法、外延衬底的制作方法、iii族氮化物半导体元件及氮化镓外延衬底
WO2009020235A1 (ja) * 2007-08-09 2009-02-12 Showa Denko K.K. Ｉｉｉ族窒化物半導体エピタキシャル基板
JP4462330B2 (ja) * 2007-11-02 2010-05-12 住友電気工業株式会社 Ｉｉｉ族窒化物電子デバイス
JP5112370B2 (ja) * 2009-03-23 2013-01-09 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5230522B2 (ja) * 2009-05-14 2013-07-10 株式会社トクヤマ 積層体の製造方法、および該積層体を有する半導体デバイス
JP2011071323A (ja) 2009-09-25 2011-04-07 Koito Mfg Co Ltd 半導体素子および半導体素子の製造方法
JP5668339B2 (ja) * 2010-06-30 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
JP5552923B2 (ja) * 2010-06-30 2014-07-16 住友電気工業株式会社 半導体装置およびその製造方法
JP6024075B2 (ja) * 2010-07-30 2016-11-09 住友電気工業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2013201398A (ja) 2013-10-03
CN103367421A (zh) 2013-10-23
KR20130109036A (ko) 2013-10-07
TW201349489A (zh) 2013-12-01
KR101437768B1 (ko) 2014-09-03
US20130248872A1 (en) 2013-09-26
KR20140101716A (ko) 2014-08-20
KR101468364B1 (ko) 2014-12-03
TWI511285B (zh) 2015-12-01

Similar Documents

Publication Publication Date Title
JP6015053B2 (ja) 半導体装置の製造方法及び窒化物半導体結晶の製造方法
US9184241B2 (en) Semiconductor apparatus
JP5987288B2 (ja) 半導体装置
US9269799B2 (en) Semiconductor apparatus
US9029868B2 (en) Semiconductor apparatus having nitride semiconductor buffer layer doped with at least one of Fe, Si, and C
KR101514140B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9502525B2 (en) Compound semiconductor device and method of manufacturing the same
KR101597399B1 (ko) 반도체 결정 기판의 제조 방법, 반도체 장치의 제조 방법, 반도체 결정 기판 및 반도체 장치
JP6493523B2 (ja) 半導体装置及び半導体装置の製造方法
JP6398678B2 (ja) 半導体装置及び半導体装置の製造方法
JP6244769B2 (ja) 半導体装置及び半導体装置の製造方法
KR101473577B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2015019052A (ja) 半導体装置及び半導体装置の製造方法
JP6216524B2 (ja) 半導体装置の製造方法及び半導体装置
US20170229566A1 (en) Semiconductor device, power-supply device, and amplifier
JP2017168862A (ja) 半導体装置
JP2014220338A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160912

R150 Certificate of patent or registration of utility model

Ref document number: 6015053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150