TWI671801B - 磊晶結構 - Google Patents

磊晶結構 Download PDF

Info

Publication number
TWI671801B
TWI671801B TW107126691A TW107126691A TWI671801B TW I671801 B TWI671801 B TW I671801B TW 107126691 A TW107126691 A TW 107126691A TW 107126691 A TW107126691 A TW 107126691A TW I671801 B TWI671801 B TW I671801B
Authority
TW
Taiwan
Prior art keywords
value
regions
gradient
nucleation layer
epitaxial structure
Prior art date
Application number
TW107126691A
Other languages
English (en)
Other versions
TW202008427A (zh
Inventor
劉嘉哲
黃彥綸
施英汝
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Priority to TW107126691A priority Critical patent/TWI671801B/zh
Priority to CN201910547464.7A priority patent/CN110797392B/zh
Priority to US16/452,558 priority patent/US11316007B2/en
Application granted granted Critical
Publication of TWI671801B publication Critical patent/TWI671801B/zh
Publication of TW202008427A publication Critical patent/TW202008427A/zh
Priority to US17/689,995 priority patent/US11532700B2/en
Priority to US17/689,997 priority patent/US11588015B2/en
Priority to US17/689,993 priority patent/US11588014B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種磊晶結構，包括：基板、成核層、緩衝層以及氮化物層。成核層設置於基板上，所述成核層於厚度方向上由數個區域組成，所述區域的化學組成為Al (1-x)In xN，其中0≦x≦1。緩衝層設置於成核層上，成核層的厚度小於緩衝層的厚度。氮化物層則設置於緩衝層上，其中所述成核層與所述緩衝層接觸的表面的粗糙度大於所述緩衝層與所述氮化物層接觸的表面的粗糙度。

Description

磊晶結構
本發明是有關於一種半導體結構，且特別是有關於一種磊晶結構。
由於磊晶製程所形成的膜層具有純度高、厚度控制性佳等優點，因此目前已經廣泛應用於射頻(RF)元件或功率元件的製造中。
一般的RF元件所採用的磊晶結構中會在矽基板上形成一層作為成核層的AlN層，再接續磊晶製程。然而，在成核層和矽基板界面常有成核層材料本身所引發的自發極化；或者因成核層和基板晶格不匹配引發壓電極化，導致寄生通道的存在，因而增加RF損失(RF loss)。此外，成核層中的鋁原子還容易擴散至矽基板表面，導致高導電層的形成，產生漏電流，也會影響RF元件特性。
本發明提供一種磊晶結構，可解決傳統磊晶結構中的成核層中的金屬原子擴散至基板，降低RF的損失，進而不影響RF元件特性。
本發明的一種磊晶結構包括，基板、成核層、緩衝層、以及氮化物層。成核層設置於所述基板上，成核層於厚度方向上由數個區域組成，所述區域的化學組成為Al(1-x)InxN，其中0≦x≦1。緩衝層設置於所述成核層上，以及氮化物層設置於所述緩衝層上。所述成核層的厚度小於所述緩衝層的厚度，且成核層與緩衝層接觸的表面的粗糙度大於緩衝層與氮化物層接觸的表面的粗糙度。
在本發明的一實施例中，上述數個區域中的x值的最大值皆相同、x值的最小值皆相同，且每個區域的漸變斜率的絕對值為0.1%/nm~50%/nm。
在本發明的一實施例中，上述數個區域中的x值的最大值沿著所述厚度方向減小，而上述數個區域中的x值的最小值皆相同，每個區域的漸變斜率的絕對值為0.1%/nm~50%/nm，且上述數個區域的步階斜率為-0.1%/迴路(loop)~-50%/迴路。
在本發明的一實施例中，上述數個區域中的x值的最大值沿著所述厚度方向減小，而上述數個區域中的x值的最小值皆相同，每四個區域的化學組成中的x值是由四段變化所組成，所述四段變化包括：由最大值漸變至最小值的第一漸變區、由最小值漸變至最大值的第二漸變區、由最大值漸變至最小值的第三漸變區以及由最小值漸變至最大值的第四漸變區，所述第一、第二以及第三漸變區中的x值的最大值相同，所述第四漸變區的x值的最大值則是第一漸變區的x值的最大值以步階斜率為-0.1%/迴 路(loop)~-50%/迴路減少的值，且每個區域的漸變斜率的絕對值為0.1%/nm~50%/nm。
在本發明的一實施例中，上述每個區域的化學組成中的x值沿著厚度方向以週期漸變式增加或減少。
在本發明的一實施例中，上述每四個區域的化學組成中的x值是沿著所述厚度方向由四段變化所組成，所述四段變化包括：最大值的第一固定區、由所述最大值漸變至最小值的第一漸變區、所述最小值的第二固定區以及由所述最小值漸變至所述最大值的第二漸變區，其中所述第一漸變區與所述第二漸變區的漸變斜率的絕對值為0.1%/nm~50%/nm。
在本發明的一實施例中，上述數個區域的化學組成中的x值沿著所述厚度方向以步階式減小，每個區域中x值沿著所述厚度方向不變，且所述數個區域的步階斜率為-0.1%/迴路~-50%/迴路。
在本發明的一實施例中，上述每個區域的化學組成中的x值沿著所述厚度方向以步階式漸變減少。
在本發明的一實施例中，上述數個區域中的x值的最大值沿著所述厚度方向減小，每兩個區域的化學組成中的x值是由固定區與漸變區所組成，其中所述漸變區的漸變斜率為-0.1%/nm~-50%/nm，且所述數個區域中的固定區的步階斜率為-0.1%/迴路~-50%/迴路。
在本發明的一實施例中，上述每兩個區域的化學組成中 的x值分別為兩個定值並沿著所述厚度方向堆疊。
在本發明的一實施例中，上述的x值以線性方式沿著所述厚度方向減小，所述x值的漸變斜率為-0.1%/nm~-50%/nm。
在本發明的一實施例中，上述x值沿著所述厚度方向保持不變，且所述x值不小於10%。
在本發明的一實施例中，上述成核層的x值的起始含量為10%~100%，結束含量為0%~90%，所述(1-x)值的起始含量為0%~90%，結束含量為10%~100%。
基於上述，本發明的磊晶結構由於成核層中具有數個區域，且每個區域的化學組成為Al(1-x)InxN，x值沿著厚度方向具有不同類型的變化，因此可以解決傳統磊晶結構中的成核層與矽基板因有較大自發性極化與晶格不匹配所產生的壓電極化，而造成寄生通道存在的問題，也能解決成核層原子擴散至矽基板而產生的界面電阻降低的問題，進一步地降低RF的損失，且不影響RF元件特性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧基板
102‧‧‧成核層
102a、104a‧‧‧表面
104‧‧‧緩衝層
106‧‧‧氮化物層
108‧‧‧阻障層
110、110a、110b、110c、110d‧‧‧區域
圖1是依照本發明的一實施例的一種磊晶結構的剖面示意圖。
圖2是上述實施例的一種磊晶結構中的成核層呈現固定式含量變化的示意圖。
圖3是上述實施例的一種磊晶結構中的成核層呈現漸變式含量變化的示意圖。
圖4是上述實施例的一種磊晶結構中的成核層呈現步階式含量變化的示意圖。
圖5是上述實施例的一種磊晶結構中的成核層呈現步階式漸變含量變化的示意圖。
圖6是上述實施例的一種磊晶結構中的成核層呈現週期式含量變化的示意圖。
圖7是上述實施例的一種磊晶結構中的成核層呈現週期漸變式含量變化的示意圖。
圖8是上述實施例的一種磊晶結構中的成核層呈現一種完全漸變式含量變化的示意圖。
圖9是上述實施例的一種磊晶結構中的成核層呈現另一種完全漸變式含量變化的示意圖。
圖10是上述實施例的一種磊晶結構中的成核層呈現再一種完全漸變式含量變化的示意圖。
下文列舉一些實施例並配合所附圖式來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外， 圖式僅以說明為目的，並未依照原尺寸作圖。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。
圖1是依照本發明的一實施例的一種磊晶結構的剖面示意圖。
請參照圖1，本實施例的磊晶結構包括基板100、成核層102、緩衝層104、氮化物層106以及阻障層108。基板100的材料例如Si、Al2O3、SiC、GaAs或其他適合的材料。
成核層102設置於基板100上，其中成核層102的厚度小於緩衝層104的厚度，且成核層102與緩衝層104接觸的表面102a的粗糙度大於緩衝層104與氮化物層106接觸的表面104a的粗糙度。成核層102於厚度方向上由數個區域110組成，其中數個區域110的化學組成為Al(1-x)InxN，其中0≦x≦1。x值表示In(銦)含量，(1-x)值表示Al(鋁)含量。此外，在本文中所敘述的一個「區域」的定義為x值的一種變化，但區域的數目不一定代表層數，因為製程的關係，單一層結構中可能包含x值的多種變化，因此單一層可以是單一或由數個區域110組成。在圖1中雖然顯示的是4個區域110，但本發明並不限於此；在其它實施例中，區域110的數目例如2~100；較佳為2~20，在此範圍內能得到較佳的介面品質與二維電子氣(2DEG)特性。成核層102與緩衝層104接觸的表面102a的粗糙度(rms)通常在1nm~10nm之間；1nm~3nm較佳，在此範圍內能得到較佳的介面品質與2DEG特性。成核層102的厚度例如1nm~500nm，較佳為1nm~200nm，在此範圍內能 得到較佳的介面品質與2DEG特性。本實施例中藉由設置成核層102，可減少壓電與自發性極化量，改善寄生通道所導致的高導電層，亦可減少磊晶結構的應力、調整磊晶生長後的磊晶結構的翹曲度，並可改善龜裂長度。
緩衝層104則設置於成核層102上，其材料例如氮化鋁(AlN)等，且緩衝層104與氮化物層106之接觸的表面104a的粗糙度(rms)例如0.2nm~3nm之間，小於成核層102的表面102a的粗糙度，將有助於後續氮化物層106磊晶成長。緩衝層104的厚度通常大於500nm。於本實施例的磊晶結構中設置緩衝層104，作為應力補償調整，並調整磊晶生長後的磊晶結構的翹曲度，藉此可改善龜裂長度。氮化物層106設置於緩衝層104上，其材料例如氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化鋁鎵銦(AlGnInN)等。另外，在一實施例中，磊晶結構還可於氮化物層106上設置阻障層(barrier layer)108，其材料例如氮化鋁(AlN)、氮化銦(InN)、氮化鋁鎵銦(AlGnInN)、氮化鋁銦(AlInN)。
圖2至圖10是上述實施例的一種磊晶結構中的成核層的各種含量變化的示意圖，其中「含量」是指x值。
圖2是成核層呈現固定式含量變化的示意圖。請參照圖2，所述的固定式含量變化是定義為數個區域110的化學組成Al(1-x)InxN中的x值，沿著成核層厚度方向維持不變，且x值不小於10%(即，銦含量比例不小於10%)，較佳為不小於60%，在此範圍內能得到較佳的介面品質與2DEG特性。成核層的厚度例如 1nm~500nm，較佳為1nm~200nm；且成核層的表面粗糙度例如1nm~10nm，較佳為1nm~3nm。成核層的製程溫度通常是500℃~850℃，較佳為500℃~700℃，在此範圍內能得到較佳的介面品質與2DEG特性。
圖3是成核層呈現漸變式含量變化的示意圖。請參照圖3，所述的漸變式含量變化是定義為數個區域110中的化學組成Al(1-x)InxN中的x值沿著厚度方向以線性方式減少，且漸變斜率例如-0.1%/nm~-50%/nm，較佳為-0.5%/nm~-10%/nm，在此範圍內能得到較佳的介面品質與2DEG特性。而且，x值的起始含量例如10%~100%，較佳為50%~100%，在此範圍內能得到較佳的介面品質與2DEG特性，結束含量例如0%~90%，較佳為0%~50%，在此範圍內能得到較佳的介面品質與2DEG特性。(1-x)值的起始含量例如0%~90%，較佳為0~50%，結束含量例如10%~100%，較佳為50~100%。成核層厚度例如1nm~500nm，較佳為1nm~200nm，且成核層表面粗糙度為1nm~10nm，較佳為1nm~3nm。
於另一實施例中，x值起始含量為100%，結束含量為0%。(1-x)值的起始含量為0%，結束含量為100%。
圖4是成核層呈現步階式含量變化的示意圖。請參照圖4，所述的步階式含量變化是定義為數個區域110中的化學組成Al(1-x)InxN中的x值沿著厚度方向以步階式減小，每個區域110中x值沿著厚度方向不變，且數個區域110的步階斜率為-0.1%/迴路(loop)~-50%/迴路，較佳為-0.1%/迴路~-20%/迴路，在此範圍內能 得到較佳的介面品質與2DEG特性。在本文中，用語「迴路」代表的是具有兩種不同高低含量，並且週期性的方式推疊。而且，x值的起始含量例如10%~100%，較佳為50%~100%，結束含量例如0~90%，較佳為0~50%。(1-x)值的起始含量例如0~90%，較佳為0~50%，且結束含量例如10%~100%，較佳為50%~100%。而成核層厚度例如1nm~500nm，較佳為1nm~50nm。成核層中的區域110的數目為2~100，較佳為2~20，在此範圍內能得到較佳的介面品質與2DEG特性。成核層的表面粗糙度例如1nm~10nm，較佳為1nm~3nm。
圖5是成核層呈現步階式漸變含量變化的示意圖。請參照圖5，所述的步階式漸變含量變化是定義為數個區域110中的化學組成Al(1-x)InxN中的x值的最大值沿著厚度方向減小的變化，且每兩個區域110的化學組成中的x值是由固定區與漸變區所組成；也就是說，每兩個區域110是由一個x值為定值的固定區與一個x值以線性減少的漸變區所組成。圖5中，固定區以步階式減少，其步階斜率例如為-0.1%/迴路~-50%/迴路，較佳為-0.1%/迴路~-20%/迴路(loop)，且漸變區的漸變斜率例如-0.1%/nm~-50%/nm，較佳為-0.5%/nm~-10%/nm。
在步階式漸變中，x值的起始含量例如10%~100%，較佳為50%~100%，結束含量例如0~90%，較佳為0~50%。(1-x)值的起始含量例如0~90%，較佳為0~50%，且結束含量例如10%~100%，較佳為50%~100%。而成核層厚度例如1nm~500nm， 較佳為1nm~50nm，且成核層的區域110的數目例如2~100，較佳為2~20。成核層的表面粗糙度例如1nm~10nm，較佳為1nm~3nm。
圖6是成核層呈現週期式含量變化的示意圖。請參照圖6，每兩個區域110的化學組成中的x值分別為兩個定值並沿著所述厚度方向堆疊。其中，x值的起始含量例如10%~100%，較佳為50%~100%，結束含量例如0~90%，較佳為0~50%。在本文中所謂的「起始含量」是指成核層與基板接觸端為起始處；而「結束含量」是指成核層與緩衝層接觸端為結束處。(1-x)值的起始含量例如0~90%，較佳為0~50%，且結束含量例如10%~100%，較佳為50%~100%。而成核層厚度例如1nm~500nm，較佳為1nm~50nm，且成核層的區域110的數目例如2~100，較佳為2~20。成核層的表面粗糙度例如1nm~10nm，較佳為1nm~3nm。
圖7是成核層呈現週期漸變式含量變化的示意圖。請參照圖7，所述的週期漸變式含量變化是定義為x值沿著厚度方向以週期漸變式增加或減少，例如成核層中每四個區域110的化學組成Al(1-x)InxN中的x值是沿著厚度方向由四段變化所組成，其中所述四段變化包括：最大值為一定值的第一固定區、由最大值漸變至最小值的第一漸變區、最小值為另一定值的第二固定區以及由所述最小值漸變至所述最大值的第二漸變區。其中第一漸變區與第二漸變區的漸變斜率的絕對值例如0.1%/nm~50%/nm，較佳為0.5%/nm~10%/nm。
在週期漸變式變化中，x值的起始含量例如10%~100%， 較佳為50%~100%，結束含量例如0~90%，較佳為0~50%。(1-x)值的起始含量例如0~90%，較佳為0~50%，且結束含量例如10%~100%，較佳為50%~100%。而成核層的厚度例如1nm~500nm，較佳為1nm~50nm，且成核層的區域110的數目例如4~100，較佳為4~20。成核層的表面粗糙度例如1nm~10nm，較佳為1nm~3nm。
圖8、圖9與圖10是成核層呈現出來的三種完全漸變式含量變化的示意圖。
所述的完全漸變式含量變化是定義為每個區域110的化學組成中的x值沿著厚度方向以完全漸變式增加或減少。
請先參照圖8，區域110中x值的最大值皆相同、x值的最小值皆相同，且每個區域110的漸變斜率的絕對值例如0.1%/nm~50%/nm，較佳為0.5%/nm~10%/nm。其中，x值的起始含量例如10%~100%，較佳為50%~100%，結束含量例如0~90%，較佳為0~50%。(1-x)值的起始含量例如0~90%，較佳為0~50%，且結束含量例如10%~100%，較佳為50%~100%。而成核層厚度例如1nm~500nm，較佳為1nm~50nm。且成核層的區域110的數目例如2~100，較佳為2~20。成核層的表面粗糙度例如1nm~10nm，較佳為1nm~3nm。
在圖9中，數個區域110中的x值的最大值沿著厚度方向減小、x值的最小值則都相同，其中每個區域110的漸變斜率的絕對值例如0.1%/nm~50%/nm，較佳為0.5%/nm~10%/nm，且區域 110的步階斜率的絕對值例如0.1%/迴路(loop)~50%/迴路，較佳為0.5%/迴路~10%/迴路。x值的起始含量例如10%~100%，較佳為50%~100%，結束含量例如0~90%，較佳為0~50%。(1-x)值的起始含量例如0~90%，較佳為0~50%，且結束含量例如10%~100%，較佳為50%~100%。成核層厚度則例如1nm~500nm，較佳為1nm~50nm，且成核層的區域110的數目例如2~100，較佳為2~20。成核層的表面粗糙度例如1nm~10nm，較佳為1nm~3nm。
在圖10中，數個區域110a-d中的x值的最大值沿著厚度方向減小，而x值的最小值皆相同，且每四個區域110a-d的化學組成中的x值是由四段變化所組成。所述四段變化包括：由最大值漸變至最小值的第一漸變區110a、由最小值漸變至最大值的第二漸變區110b、由最大值漸變至最小值的第三漸變區110c以及由最小值漸變至最大值的第四漸變區110d，第一漸變區110a、第二漸變區110b以及第三漸變區110c中的x值的最大值相同，而第四漸變區110d中的x值的最大值為第一漸變區110a(第二漸變區110b以及第三漸變區110c)的x值的最大值以步階斜率-0.1%/迴路~50%/迴路減少的值，所述步階斜率較佳為-0.5%/迴路~-10%/迴路，且區域110a-d中的每一個的漸變斜率的絕對值例如0.1%/nm~50%/nm，較佳為0.5%/nm~10%/nm。
在圖10中，x值的起始含量例如10%~100%，較佳為50%~100%，結束含量例如0~90%，較佳為0~50%。(1-x)值的起始含量例如0~90%，較佳為0~50%，且結束含量例如10%~100%， 較佳為50%~100%。而成核層厚度例如1nm~500nm，較佳為1nm~50nm。成核層的區域110a-d的數目例如4~100，較佳為4~20，在此範圍內能得到較佳的介面品質與2DEG特性。成核層的表面粗糙度例如1nm~10nm，較佳為1nm~3nm。
以解決RF的損失地觀點來看，優選為圖8~10的實施方式，這是因為成核層與緩衝層的介面為連續性變化，因此能降低介面的缺陷密度，可改善磊晶材料品質與介面平整度，此外，由於介面為連續性變化，所產生的介面應力較小，因而極化量相對較低，可有效改善寄生通道所造成的高導電層，因此可降低RF損失(RF loss)。
綜上所述，根據本發明的磊晶結構，藉由Al(1-x)InxN的成核層中不同含量(x值)變化，能改善傳統成核層(AlN)的問題。下表一顯示的是傳統成核層與本發明成核層應用於磊晶結構的預期RF特性。
根據表一可知，本發明的成核層由於與矽基板具有較好的晶格匹配度與較低的自發性極化和較低壓電極化效應，且可降低矽基板中鋁的擴散，因此能降低RF損失並確保RF特性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (11)

  1. 一種磊晶結構，包括： 基板； 成核層，設置於所述基板上，所述成核層於厚度方向上由多數個區域組成，所述多數個區域的化學組成為Al (1-x)In xN，其中0≦x≦1； 緩衝層，設置於所述成核層上，其中所述成核層的厚度小於所述緩衝層的厚度；以及 氮化物層，設置於所述緩衝層上，其中所述成核層與所述緩衝層接觸的表面的粗糙度大於所述緩衝層與所述氮化物層接觸的表面的粗糙度。
  2. 如申請專利範圍第1項所述的磊晶結構，其中所述多數個區域中的所述x值的最大值皆相同，所述多數個區域中的所述x值的最小值皆相同，且每個所述區域的漸變斜率的絕對值為0.1%/nm ~50%/nm。
  3. 如申請專利範圍第1項所述的磊晶結構，其中所述多數個區域中的所述x值的最大值沿著所述厚度方向減小，所述多數個區域中的所述x值的最小值皆相同，每個所述區域的漸變斜率的絕對值為0.1%/nm ~50%/nm，且所述多數個區域的步階斜率為-0.1%/迴路(loop)~ -50%/迴路。
  4. 如申請專利範圍第1項所述的磊晶結構，其中所述多數個區域中的所述x值的最大值沿著所述厚度方向減小，所述多數個區域中的所述x值的最小值皆相同，每四個所述區域的化學組成中的所述x值是由四段變化所組成，所述四段變化包括：由最大值漸變至最小值的第一漸變區、由最小值漸變至最大值的第二漸變區、由最大值漸變至最小值的第三漸變區以及由最小值漸變至最大值的第四漸變區，所述第一漸變區、所述第二漸變區以及所述第三漸變區中的所述x值的最大值相同，所述的第四漸變區的所述x值的最大值為所述第一漸變區的所述x值的最大值以步階斜率為-0.1%/迴路~-50%/迴路減少的值，且所述每個所述區域的漸變斜率的絕對值為0.1~50%/nm。
  5. 如申請專利範圍第1項所述的磊晶結構，其中每四個所述區域的化學組成中的所述x值是沿著所述厚度方向由四段變化所組成，所述四段變化包括：最大值的第一固定區、由所述最大值漸變至最小值的第一漸變區、所述最小值的第二固定區以及由所述最小值漸變至所述最大值的第二漸變區，其中所述第一漸變區與所述第二漸變區的漸變斜率的絕對值為0.1%/nm ~50%/nm。
  6. 如申請專利範圍第1項所述的磊晶結構，其中所述多數個區域的化學組成中的所述x值沿著所述厚度方向以步階式減小，每個所述區域中所述x值沿著所述厚度方向不變，且所述多數個區域的步階斜率為-0.1%/迴路~ -50%/迴路。
  7. 如申請專利範圍第1項所述的磊晶結構，其中所述多數個區域中的所述x值的最大值沿著所述厚度方向減小，每兩個所述區域的化學組成中的所述x值是由固定區與漸變區所組成，其中所述漸變區的漸變斜率為-0.1%/nm ~ -50%/nm，且所述多數個區域中的所述固定區的步階斜率為-0.1%/迴路~ -50%/迴路。
  8. 如申請專利範圍第1項所述的磊晶結構，其中每兩個所述區域的化學組成中的所述x值分別為兩個定值並沿著所述厚度方向堆疊。
  9. 如申請專利範圍第1項所述的磊晶結構，其中所述x值以線性方式沿著所述厚度方向減小，所述x值的漸變斜率為-0.1%/nm ~ -50%/nm。
  10. 如申請專利範圍第1項所述的磊晶結構，其中所述x值沿著所述厚度方向保持不變，且所述x值不小於10%。
  11. 如申請專利範圍第1~9項中任一項所述的磊晶結構，其中所述成核層的所述x值的起始含量為10%~100%，結束含量為0%~90%，所述(1-x)值的起始含量為0%~90%，結束含量為10%~100%。
TW107126691A 2018-08-01 2018-08-01 磊晶結構 TWI671801B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW107126691A TWI671801B (zh) 2018-08-01 2018-08-01 磊晶結構
CN201910547464.7A CN110797392B (zh) 2018-08-01 2019-06-24 外延结构
US16/452,558 US11316007B2 (en) 2018-08-01 2019-06-26 Epitaxial structure
US17/689,995 US11532700B2 (en) 2018-08-01 2022-03-09 Epitaxial structure
US17/689,997 US11588015B2 (en) 2018-08-01 2022-03-09 Epitaxial structure
US17/689,993 US11588014B2 (en) 2018-08-01 2022-03-09 Epitaxial structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107126691A TWI671801B (zh) 2018-08-01 2018-08-01 磊晶結構

Publications (2)

Publication Number Publication Date
TWI671801B true TWI671801B (zh) 2019-09-11
TW202008427A TW202008427A (zh) 2020-02-16

Family

ID=68618993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107126691A TWI671801B (zh) 2018-08-01 2018-08-01 磊晶結構

Country Status (3)

Country Link
US (4) US11316007B2 (zh)
CN (1) CN110797392B (zh)
TW (1) TWI671801B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022232717A2 (en) * 2021-02-17 2022-11-03 Cornell University Integrated quantum computing with epitaxial materials

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237640A1 (en) * 2007-03-29 2008-10-02 The Regents Of The University Of California N-face high electron mobility transistors with low buffer leakage and low parasitic resistance
WO2013109884A1 (en) * 2012-01-18 2013-07-25 Iqe Kc, Llc Iiii -n- based double heterostructure field effect transistor and method of forming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW398084B (en) * 1998-06-05 2000-07-11 Hewlett Packard Co Multilayered indium-containing nitride buffer layer for nitride epitaxy
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP6015053B2 (ja) * 2012-03-26 2016-10-26 富士通株式会社 半導体装置の製造方法及び窒化物半導体結晶の製造方法
KR20130141290A (ko) 2012-06-15 2013-12-26 삼성전자주식회사 초격자 구조체 및 이를 포함한 반도체 소자
KR102098250B1 (ko) * 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
US9159788B2 (en) * 2013-12-31 2015-10-13 Industrial Technology Research Institute Nitride semiconductor structure
KR20150085724A (ko) * 2014-01-16 2015-07-24 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
EP3366807B1 (en) * 2015-10-21 2021-03-17 Air Water Inc. Compound semiconductor substrate provided with sic layer
CN106711252A (zh) * 2016-11-25 2017-05-24 中国科学院半导体研究所 一种包含缓冲层的外延结构及其制备方法
US10622447B2 (en) * 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions
KR102293962B1 (ko) * 2017-12-01 2021-08-25 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237640A1 (en) * 2007-03-29 2008-10-02 The Regents Of The University Of California N-face high electron mobility transistors with low buffer leakage and low parasitic resistance
WO2013109884A1 (en) * 2012-01-18 2013-07-25 Iqe Kc, Llc Iiii -n- based double heterostructure field effect transistor and method of forming the same

Also Published As

Publication number Publication date
TW202008427A (zh) 2020-02-16
US11532700B2 (en) 2022-12-20
CN110797392A (zh) 2020-02-14
CN110797392B (zh) 2023-04-18
US20220199762A1 (en) 2022-06-23
US20200044015A1 (en) 2020-02-06
US20220199761A1 (en) 2022-06-23
US11316007B2 (en) 2022-04-26
US11588015B2 (en) 2023-02-21
US11588014B2 (en) 2023-02-21
US20220199763A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US8785942B2 (en) Nitride semiconductor substrate and method of manufacturing the same
US11114555B2 (en) High electron mobility transistor device and methods for forming the same
JP2013080776A (ja) 窒化物半導体基板
TWI683372B (zh) 半導體元件及其形成方法
TW201824536A (zh) 半導體裝置用基板、半導體裝置及半導體裝置用基板的製造方法
US11335780B2 (en) Epitaxial structure
TWI698914B (zh) 半導體磊晶結構及其形成方法
JP6239017B2 (ja) 窒化物半導体基板
JP2006004970A (ja) 窒化物半導体薄膜の作製方法
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
TWI671801B (zh) 磊晶結構
JP2011049486A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US9530846B2 (en) Nitride semiconductor substrate
WO2016059923A1 (ja) 窒化物半導体およびそれを用いた電子デバイス
US11923454B2 (en) Epitaxial structure having super-lattice laminates
TW202017187A (zh) 高電子遷移率電晶體裝置及其製造方法
US20210148007A1 (en) Epitaxial structure
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
US20230045328A1 (en) Semiconductor structure
US10629718B2 (en) III-nitride epitaxial structure
JP2010182993A (ja) 半導体装置とその製造方法
KR101813178B1 (ko) 이차원 전자가스를 갖는 적층구조물, 이를 포함하는 반도체소자 및 이들의 제조방법