JP2013201398A - 半導体装置、窒化物半導体結晶、半導体装置の製造方法及び窒化物半導体結晶の製造方法 - Google Patents
半導体装置、窒化物半導体結晶、半導体装置の製造方法及び窒化物半導体結晶の製造方法 Download PDFInfo
- Publication number
- JP2013201398A JP2013201398A JP2012070385A JP2012070385A JP2013201398A JP 2013201398 A JP2013201398 A JP 2013201398A JP 2012070385 A JP2012070385 A JP 2012070385A JP 2012070385 A JP2012070385 A JP 2012070385A JP 2013201398 A JP2013201398 A JP 2013201398A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- nucleation layer
- nucleation
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 220
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 131
- 239000013078 crystal Substances 0.000 title claims description 84
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 230000006911 nucleation Effects 0.000 claims abstract description 142
- 238000010899 nucleation Methods 0.000 claims abstract description 142
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000004020 luminiscence type Methods 0.000 claims abstract description 7
- 238000005424 photoluminescence Methods 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 37
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 229910002704 AlGaN Inorganic materials 0.000 claims description 19
- 229910021529 ammonia Inorganic materials 0.000 claims description 16
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052799 carbon Inorganic materials 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 9
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 31
- 230000036316 preload Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 4
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】基板の上に形成された核形成層と、前記核形成層の上に形成されたバッファ層と、前記バッファ層の上に形成された第1の窒化物半導体層と、前記第1の半導体層の上に形成された第2の窒化物半導体層と、を有し、フォトルミネッセンスにおけるバンド端発光に対するイエロールミネッセンス発光の比率が400%以下であって、かつ、X線ロッキングカーブにおけるツイスト値が1000arcsec以下であることを特徴とする半導体装置により上記課題を解決する。
【選択図】 図12
Description
ところで、シリコン基板を用いた場合において、オン抵抗を低くするためには、図1に示されるSiC基板の上に成長させたGaNにように、負荷後キャパシタンス/負荷前キャパシタンスの値が、短時間で1に近くなるような窒化物半導体層を形成すればよい。
次に、本実施の形態における半導体装置を形成するための窒化物半導体結晶101について説明する。
次に、本実施の形態における半導体装置を形成するための窒化物半導体結晶102について説明する。窒化物半導体結晶102は、窒化物半導体結晶101とは、バッファ層の構造が異なるものである。
次に、本実施の形態を説明するために作製した、比較のための窒化物半導体結晶901について説明する。
次に、本実施の形態における窒化物半導体結晶101及び102、比較のための窒化物半導体結晶901について、評価及び測定を行なった結果について説明する。
次に、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、本実施の形態における窒化物半導体結晶101を用いた半導体装置である。本実施の形態における半導体装置は、図12に示されるように、本実施の形態における窒化物半導体結晶101の電子供給層50の上に、ゲート電極61、ソース電極62及びドレイン電極63が形成されたものである。即ち、シリコン基板10の上に、第1の核形成層21、第2の核形成層22、バッファ層30、電子走行層40、電子供給層50が形成されているものの上に、ゲート電極61、ソース電極62及びドレイン電極63が形成されたものである。尚、第1の核形成層21、第2の核形成層22、バッファ層30、電子走行層40、電子供給層50は、MOVPEによりエピタキシャル成長により形成されている。
次に、本実施の形態における他の半導体装置について説明する。本実施の形態における他の半導体装置は、本実施の形態における窒化物半導体結晶102を用いた半導体装置である。本実施の形態における半導体装置は、図13に示されるように、本実施の形態における窒化物半導体結晶102の電子供給層50の上に、ゲート電極61、ソース電極62及びドレイン電極63が形成されたものである。即ち、シリコン基板10の上に、第1の核形成層21、第2の核形成層22、バッファ層130、電子走行層40、電子供給層50が形成されているものの上に、ゲート電極61、ソース電極62及びドレイン電極63が形成されたものである。尚、第1の核形成層21、第2の核形成層22、バッファ層130、電子走行層40、電子供給層50は、MOVPEによりエピタキシャル成長により形成されている。
次に、第2の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第1の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図14に基づき説明する。尚、図14は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第1の実施の形態に示されているものとは、異なっている。
次に、本実施の形態におけるPFC回路、電源装置及び高周波増幅器について説明する。本実施の形態におけるPFC回路、電源装置及び高周波増幅器は、第1の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
次に、本実施の形態におけるPFC(Power Factor Correction)回路について説明する。本実施の形態におけるPFC回路は、第1の実施の形態における半導体装置を有するものである。
次に、本実施の形態における電源装置について説明する。本実施の形態における電源装置は、第1の実施の形態における半導体装置であるHEMTを有する電源装置である。
次に、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器は、第1の実施の形態における半導体装置であるHEMTが用いられている構造のものである。
(付記1)
基板の上に形成された核形成層と、
前記核形成層の上に形成されたバッファ層と、
前記バッファ層の上に形成された第1の窒化物半導体層と、
前記第1の半導体層の上に形成された第2の窒化物半導体層と、
を有し、
フォトルミネッセンスにおけるバンド端発光に対するイエロールミネッセンス発光の比率が400%以下であって、かつ、X線ロッキングカーブにおけるツイスト値が1000arcsec以下であることを特徴とする半導体装置。
(付記2)
前記基板は、シリコン基板であることを特徴とする付記1に記載の半導体装置。
(付記3)
前記核形成層は、AlNを含む材料により形成されているものであることを特徴とする付記1または2に記載の半導体装置。
(付記4)
前記バッファ層は、AlGaNにおいて組成比の異なる複数の層により形成されており、
前記複数の層のうち、核形成層に近い層に含まれる炭素量よりも、前記第1の窒化物半導体層に近い層に含まれる炭素量が多いことを特徴とする付記1から3のいずれかに記載の半導体装置。
(付記5)
前記第1の窒化物半導体層は、GaNを含む材料により形成されていること特徴とする付記1から4のいずれかに記載の半導体装置。
(付記6)
前記第2の窒化物半導体層は、AlGaNを含む材料により形成されていること特徴とする付記1から5のいずれかに記載の半導体装置。
(付記7)
前記第2の窒化物半導体層の上には、ゲート電極、ソース電極及びドレイン電極が形成されていることを特徴とする付記1から6のいずれかに記載の半導体装置。
(付記8)
前記半導体装置は、HEMTであることを特徴とする付記1から7のいずれかに記載の半導体装置。
(付記9)
基板の上に形成された核形成層と、
前記核形成層の上に形成されたバッファ層と、
前記バッファ層の上に形成された第1の窒化物半導体層と、
前記第1の半導体層の上に形成された第2の窒化物半導体層と、
を有し、
フォトルミネッセンスにおけるバンド端発光に対するイエロールミネッセンス発光の比率が400%以下であって、かつ、X線ロッキングカーブにおけるツイスト値が1000arcsec以下であることを特徴とする窒化物半導体結晶。
(付記10)
前記基板は、シリコン基板であることを特徴とする付記9に記載の窒化物半導体結晶。
(付記11)
前記核形成層は、AlNを含む材料により形成されているものであることを特徴とする付記9または10に記載の窒化物半導体結晶。
(付記12)
前記バッファ層は、AlGaNにおいて組成比の異なる複数の層により形成されており、
前記複数の層のうち、核形成層に近い層に含まれる炭素量よりも、前記第1の窒化物半導体層に近い層に含まれる炭素量が多いことを特徴とする付記9から11のいずれかに記載の窒化物半導体結晶。
(付記13)
前記第1の窒化物半導体層は、GaNを含む材料により形成されていること特徴とする付記9から12のいずれかに記載の窒化物半導体結晶。
(付記14)
前記第2の窒化物半導体層は、AlGaNを含む材料により形成されていること特徴とする付記9から13のいずれかに記載の窒化物半導体結晶。
(付記15)
シリコン基板の上に、AlNにより第1の核形成層を形成する工程と、
前記第1の核形成層の上に、AlNにより第2の核形成層を形成する工程と、
前記第2の核形成層の上に、バッファ層を形成する工程と、
前記バッファ層の上に、第1の窒化物半導体層を形成する工程と、
前記第1の窒化物半導体層の上に、第2の窒化物半導体層を形成する工程と、
を有し、
前記第1の核形成層及び前記第2の核形成層は、TMAとアンモニアを原料ガスとするMOVPEにより形成されるものであって、
前記第1の核形成層を形成する際のアンモニアに対するTMAの供給量よりも、前記第2の核形成層を形成する際のアンモニアに対するTMAの供給量の方が高く、
前記第1の核形成層を形成する際の圧力と前記第2の核形成層を形成する際の圧力は、略等しいものであることを特徴とする半導体装置の製造方法。
(付記16)
前記バッファ層は、MOVPEにより形成されたAlGaNにおける組成比の異なる複数の層により形成されており、
前記複数の層のうち、前記第2の核形成層に近い層を形成する際の圧力よりも、前記第1の窒化物半導体層に近い層を形成する際の圧力の方が低いものであることを特徴とする付記15に記載の半導体装置の製造方法。
(付記17)
シリコン基板の上に、AlNにより第1の核形成層を形成する工程と、
前記第1の核形成層の上に、AlNにより第2の核形成層を形成する工程と、
前記第2の核形成層の上に、バッファ層を形成する工程と、
前記バッファ層の上に、第1の窒化物半導体層を形成する工程と、
前記第1の窒化物半導体層の上に、第2の窒化物半導体層を形成する工程と、
を有し、
前記第1の核形成層、前記第2の核形成層は、TMAとアンモニアを原料ガスとするMOVPEにより形成されるものであって、
前記第1の核形成層を形成する際のアンモニアに対するTMAの供給量よりも、前記第2の核形成層を形成する際のアンモニアに対するTMAの供給量の方が高く、
前記第1の核形成層を形成する際の圧力と前記第2の核形成層を形成する際の圧力は、略等しいものであることを特徴とする窒化物半導体結晶の製造方法。
(付記18)
前記バッファ層は、MOVPEにより形成されたAlGaNにおける組成比の異なる複数の層により形成されており、
前記複数の層のうち、前記第2の核形成層に近い層を形成する際の圧力よりも、前記第1の窒化物半導体層に近い層を形成する際の圧力の方が低いものであることを特徴とする付記17に記載の窒化物半導体結晶の製造方法。
(付記19)
付記1から8のいずれかに記載の半導体装置を有することを特徴とする電源装置。
(付記20)
付記1から8のいずれかに記載の半導体装置を有することを特徴とする増幅器。
4b SiC基板
5 GaN層
6 第1の電極
7 第2の電極
10 シリコン基板
21 第1の核形成層
22 第2の核形成層
30 バッファ層
31 第1のバッファ層
32 第2のバッファ層
33 第3のバッファ層
40 第1の窒化物半導体層
50 第2の窒化物半導体層
61 ゲート電極
62 ソース電極
63 ドレイン電極
101 窒化物半導体結晶
102 窒化物半導体結晶
Claims (10)
- 基板の上に形成された核形成層と、
前記核形成層の上に形成されたバッファ層と、
前記バッファ層の上に形成された第1の窒化物半導体層と、
前記第1の半導体層の上に形成された第2の窒化物半導体層と、
を有し、
フォトルミネッセンスにおけるバンド端発光に対するイエロールミネッセンス発光の比率が400%以下であって、かつ、X線ロッキングカーブにおけるツイスト値が1000arcsec以下であることを特徴とする半導体装置。 - 前記基板はシリコン基板であることを特徴とする請求項1に記載の半導体装置。
- 前記バッファ層は、AlGaNにおいて組成比の異なる複数の層により形成されており、
前記複数の層のうち、核形成層に近い層に含まれる炭素量よりも、前記第1の窒化物半導体層に近い層に含まれる炭素量が多いことを特徴とする請求項1または2に記載の半導体装置。 - 基板の上に形成された核形成層と、
前記核形成層の上に形成されたバッファ層と、
前記バッファ層の上に形成された第1の窒化物半導体層と、
前記第1の半導体層の上に形成された第2の窒化物半導体層と、
を有し、
フォトルミネッセンスにおけるバンド端発光に対するイエロールミネッセンス発光の比率が400%以下であって、かつ、X線ロッキングカーブにおけるツイスト値が1000arcsec以下であることを特徴とする窒化物半導体結晶。 - 前記基板は、シリコン基板であることを特徴とする請求項4に記載の窒化物半導体結晶。
- 前記バッファ層は、AlGaNにおいて組成比の異なる複数の層により形成されており、
前記複数の層のうち、核形成層に近い層に含まれる炭素量よりも、前記第1の窒化物半導体層に近い層に含まれる炭素量が多いことを特徴とする請求項4または5に記載の窒化物半導体結晶。 - シリコン基板の上に、AlNにより第1の核形成層を形成する工程と、
前記第1の核形成層の上に、AlNにより第2の核形成層を形成する工程と、
前記第2の核形成層の上に、バッファ層を形成する工程と、
前記バッファ層の上に、第1の窒化物半導体層を形成する工程と、
前記第1の窒化物半導体層の上に、第2の窒化物半導体層を形成する工程と、
を有し、
前記第1の核形成層、前記第2の核形成層は、TMAとアンモニアを原料ガスとするMOVPEにより形成されるものであって、
前記第1の核形成層を形成する際のアンモニアに対するTMAの供給量よりも、前記第2の核形成層を形成する際のアンモニアに対するTMAの供給量の方が高く、
前記第1の核形成層を形成する際の圧力と前記第2の核形成層を形成する際の圧力は、略等しいものであることを特徴とする半導体装置の製造方法。 - 前記バッファ層は、MOVPEにより形成されたAlGaNにおける組成比の異なる複数の層により形成されており、
前記複数の層のうち、前記第2の核形成層に近い層を形成する際の圧力よりも、前記第1の窒化物半導体層に近い層を形成する際の圧力の方が低いものであることを特徴とする請求項7に記載の半導体装置の製造方法。 - シリコン基板の上に、AlNにより第1の核形成層を形成する工程と、
前記第1の核形成層の上に、AlNにより第2の核形成層を形成する工程と、
前記第2の核形成層の上に、バッファ層を形成する工程と、
前記バッファ層の上に、第1の窒化物半導体層を形成する工程と、
前記第1の窒化物半導体層の上に、第2の窒化物半導体層を形成する工程と、
を有し、
前記第1の核形成層及び前記第2の核形成層は、TMAとアンモニアを原料ガスとするMOVPEにより形成されるものであって、
前記第1の核形成層を形成する際のアンモニアに対するTMAの供給量よりも、前記第2の核形成層を形成する際のアンモニアに対するTMAの供給量の方が高く、
前記第1の核形成層を形成する際の圧力と前記第2の核形成層を形成する際の圧力は、略等しいものであることを特徴とする窒化物半導体結晶の製造方法。 - 前記バッファ層は、MOVPEにより形成されたAlGaNにおける組成比の異なる複数の層により形成されており、
前記複数の層のうち、前記第2の核形成層に近い層を形成する際の圧力よりも、前記第1の窒化物半導体層に近い層を形成する際の圧力の方が低いものであることを特徴とする請求項9に記載の窒化物半導体結晶の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012070385A JP6015053B2 (ja) | 2012-03-26 | 2012-03-26 | 半導体装置の製造方法及び窒化物半導体結晶の製造方法 |
TW102105189A TWI511285B (zh) | 2012-03-26 | 2013-02-08 | 半導體裝置、氮化物半導體結晶體、半導體裝置之製造方法,以及氮化物半導體結晶體之製造方法 |
US13/762,847 US20130248872A1 (en) | 2012-03-26 | 2013-02-08 | Semiconductor device, nitride semiconductor crystal, method for manufacturing semiconductor device, and method for manufacturing nitride semiconductor crystal |
CN2013100623741A CN103367421A (zh) | 2012-03-26 | 2013-02-27 | 半导体器件、氮化物半导体晶体及其制造方法 |
KR1020130021916A KR101437768B1 (ko) | 2012-03-26 | 2013-02-28 | 반도체 장치, 질화물 반도체 결정, 반도체 장치의 제조 방법 및 질화물 반도체 결정의 제조 방법 |
KR1020140100708A KR101468364B1 (ko) | 2012-03-26 | 2014-08-05 | 반도체 장치, 질화물 반도체 결정, 반도체 장치의 제조 방법 및 질화물 반도체 결정의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012070385A JP6015053B2 (ja) | 2012-03-26 | 2012-03-26 | 半導体装置の製造方法及び窒化物半導体結晶の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013201398A true JP2013201398A (ja) | 2013-10-03 |
JP6015053B2 JP6015053B2 (ja) | 2016-10-26 |
Family
ID=49210935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012070385A Active JP6015053B2 (ja) | 2012-03-26 | 2012-03-26 | 半導体装置の製造方法及び窒化物半導体結晶の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20130248872A1 (ja) |
JP (1) | JP6015053B2 (ja) |
KR (2) | KR101437768B1 (ja) |
CN (1) | CN103367421A (ja) |
TW (1) | TWI511285B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018092689A1 (ja) | 2016-11-18 | 2018-05-24 | エア・ウォーター株式会社 | 化合物半導体基板の製造方法および化合物半導体基板 |
JP2018101701A (ja) * | 2016-12-20 | 2018-06-28 | 住友電工デバイス・イノベーション株式会社 | 半導体基板およびその製造方法 |
JP2018107220A (ja) * | 2016-12-26 | 2018-07-05 | 住友化学株式会社 | 半導体基板の検査方法、半導体基板の品質判定方法および半導体基板 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6151487B2 (ja) * | 2012-07-10 | 2017-06-21 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP2014220407A (ja) * | 2013-05-09 | 2014-11-20 | ローム株式会社 | 窒化物半導体素子 |
JP6390472B2 (ja) * | 2015-03-09 | 2018-09-19 | 東京エレクトロン株式会社 | 成膜方法、成膜装置及び記憶媒体 |
JP6531729B2 (ja) * | 2016-07-19 | 2019-06-19 | 株式会社Sumco | シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法 |
TWI671801B (zh) * | 2018-08-01 | 2019-09-11 | 環球晶圓股份有限公司 | 磊晶結構 |
CN109300855A (zh) * | 2018-10-17 | 2019-02-01 | 湘能华磊光电股份有限公司 | 提高生长质量的led外延生长方法 |
CN114616679B (zh) * | 2021-04-12 | 2023-04-18 | 英诺赛科(苏州)科技有限公司 | 半导体器件及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009117482A (ja) * | 2007-11-02 | 2009-05-28 | Sumitomo Electric Ind Ltd | Iii族窒化物電子デバイス及びiii族窒化物半導体エピタキシャル基板 |
JP2010225710A (ja) * | 2009-03-23 | 2010-10-07 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
JP2010267759A (ja) * | 2009-05-14 | 2010-11-25 | Tokuyama Corp | 積層体の製造方法 |
JP2012015306A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP2012033703A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001135575A (ja) | 1999-03-12 | 2001-05-18 | Sumitomo Chem Co Ltd | 3−5族化合物半導体 |
US7132730B2 (en) * | 2001-10-26 | 2006-11-07 | Ammono Sp. Z.O.O. | Bulk nitride mono-crystal including substrate for epitaxy |
EP1512171A2 (en) * | 2002-05-17 | 2005-03-09 | The Regents of the University of California | Hafnium nitride buffer layers for growth of gan on silicon |
US20070196942A1 (en) * | 2003-12-26 | 2007-08-23 | Yusuke Mori | Method for producing group III nitride crystal, group III nitride crystal obtained by such method, and group III nitride substrate using the same |
GB2459422A (en) * | 2007-02-16 | 2009-10-28 | Sumitomo Chemical Co | Epitaxial substrate for field effect transistor |
CN102569557A (zh) | 2007-07-17 | 2012-07-11 | 住友电气工业株式会社 | 电子器件的制作方法、外延衬底的制作方法、iii族氮化物半导体元件及氮化镓外延衬底 |
KR20100018050A (ko) * | 2007-08-09 | 2010-02-16 | 쇼와 덴코 가부시키가이샤 | Ⅲ족 질화물 반도체 에피택셜 기판 |
JP2011071323A (ja) | 2009-09-25 | 2011-04-07 | Koito Mfg Co Ltd | 半導体素子および半導体素子の製造方法 |
JP5668339B2 (ja) * | 2010-06-30 | 2015-02-12 | 住友電気工業株式会社 | 半導体装置の製造方法 |
-
2012
- 2012-03-26 JP JP2012070385A patent/JP6015053B2/ja active Active
-
2013
- 2013-02-08 TW TW102105189A patent/TWI511285B/zh active
- 2013-02-08 US US13/762,847 patent/US20130248872A1/en not_active Abandoned
- 2013-02-27 CN CN2013100623741A patent/CN103367421A/zh active Pending
- 2013-02-28 KR KR1020130021916A patent/KR101437768B1/ko active IP Right Grant
-
2014
- 2014-08-05 KR KR1020140100708A patent/KR101468364B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009117482A (ja) * | 2007-11-02 | 2009-05-28 | Sumitomo Electric Ind Ltd | Iii族窒化物電子デバイス及びiii族窒化物半導体エピタキシャル基板 |
JP2010225710A (ja) * | 2009-03-23 | 2010-10-07 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
JP2010267759A (ja) * | 2009-05-14 | 2010-11-25 | Tokuyama Corp | 積層体の製造方法 |
JP2012015306A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP2012033703A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018092689A1 (ja) | 2016-11-18 | 2018-05-24 | エア・ウォーター株式会社 | 化合物半導体基板の製造方法および化合物半導体基板 |
KR20190077571A (ko) | 2016-11-18 | 2019-07-03 | 에어 워터 가부시키가이샤 | 화합물 반도체 기판의 제조방법 및 화합물 반도체 기판 |
KR102372451B1 (ko) * | 2016-11-18 | 2022-03-10 | 에어 워터 가부시키가이샤 | 화합물 반도체 기판의 제조방법 및 화합물 반도체 기판 |
US11476115B2 (en) | 2016-11-18 | 2022-10-18 | Air Water Inc. | Compound semiconductor substrate comprising a SiC layer |
JP2018101701A (ja) * | 2016-12-20 | 2018-06-28 | 住友電工デバイス・イノベーション株式会社 | 半導体基板およびその製造方法 |
US10840091B2 (en) | 2016-12-20 | 2020-11-17 | Sumitomo Electric Device Innovations, Inc. | Process of forming epitaxial substrate and semiconductor device provided on the same |
JP2018107220A (ja) * | 2016-12-26 | 2018-07-05 | 住友化学株式会社 | 半導体基板の検査方法、半導体基板の品質判定方法および半導体基板 |
Also Published As
Publication number | Publication date |
---|---|
JP6015053B2 (ja) | 2016-10-26 |
US20130248872A1 (en) | 2013-09-26 |
KR101468364B1 (ko) | 2014-12-03 |
TWI511285B (zh) | 2015-12-01 |
TW201349489A (zh) | 2013-12-01 |
CN103367421A (zh) | 2013-10-23 |
KR101437768B1 (ko) | 2014-09-03 |
KR20140101716A (ko) | 2014-08-20 |
KR20130109036A (ko) | 2013-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6015053B2 (ja) | 半導体装置の製造方法及び窒化物半導体結晶の製造方法 | |
US9184241B2 (en) | Semiconductor apparatus | |
JP5987288B2 (ja) | 半導体装置 | |
US9269799B2 (en) | Semiconductor apparatus | |
US9029868B2 (en) | Semiconductor apparatus having nitride semiconductor buffer layer doped with at least one of Fe, Si, and C | |
KR101514140B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP5784441B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101597399B1 (ko) | 반도체 결정 기판의 제조 방법, 반도체 장치의 제조 방법, 반도체 결정 기판 및 반도체 장치 | |
JP6493523B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6244769B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101473577B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP6216524B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US20170229566A1 (en) | Semiconductor device, power-supply device, and amplifier | |
JP2016143824A (ja) | 化合物半導体エピタキシャル基板及び化合物半導体装置 | |
JP2013247153A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2017085056A (ja) | 化合物半導体エピタキシャル基板及び化合物半導体装置 | |
JP2017168862A (ja) | 半導体装置 | |
JP2014220338A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6015053 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |