JP6398678B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6398678B2 JP6398678B2 JP2014250794A JP2014250794A JP6398678B2 JP 6398678 B2 JP6398678 B2 JP 6398678B2 JP 2014250794 A JP2014250794 A JP 2014250794A JP 2014250794 A JP2014250794 A JP 2014250794A JP 6398678 B2 JP6398678 B2 JP 6398678B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration
- donor
- semiconductor device
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 181
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000012535 impurity Substances 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 42
- 150000004767 nitrides Chemical class 0.000 claims description 28
- 150000001875 compounds Chemical class 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 description 19
- 229910002704 AlGaN Inorganic materials 0.000 description 15
- 230000006911 nucleation Effects 0.000 description 15
- 238000010899 nucleation Methods 0.000 description 15
- 239000002184 metal Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 239000010703 silicon Substances 0.000 description 12
- 229910052799 carbon Inorganic materials 0.000 description 11
- 238000009826 distribution Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000005533 two-dimensional electron gas Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000004913 activation Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、半導体装置及び半導体装置の製造方法に関するものである。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのため、ＧａＮ等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮからなるＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮからなるＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極差により、高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。また、回路設計と安全性の観点からは、ノーマリーオフ型の特性を有する窒化物半導体トランジスタの実現が求められている。
上述した窒化物半導体等の化合物半導体を用いた半導体装置においては、トランジスタ動作をさせた際に、オン抵抗の低いものが求められている。
本実施の形態の一観点によれば、基板の上に形成されたバッファ層と、前記バッファ層の上に、化合物半導体により形成された電子走行層と、前記電子走行層の上に、化合物半導体により形成された電子供給層と、前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極と、を有し、前記電子走行層には、アクセプタとなる不純物元素とドナーとなる不純物元素とが含まれており、アクセプタとなる不純物元素の濃度であるアクセプタ濃度と、ドナーとなる不純物元素の濃度であるドナー濃度は、前記電子走行層において、アクセプタ濃度＞ドナー濃度であり、ドナー濃度≧５×１０１６ｃｍ−３であることを特徴とする。
開示の半導体装置によれば、オン抵抗を低くすることができ、半導体装置の特性を向上させることができる。
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
最初に、窒化物半導体を用いた半導体装置として窒化物半導体を用いた電界効果型トランジスタについて図１に基づき説明する。図１（ａ）に示される構造の電界効果型トランジスタは、シリコン基板９１０の上に、不図示の核形成層、バッファ層９２１、電子走行層９３１、電子供給層９３２が形成されている。電子供給層９３２の上には、ゲート電極９４１、ソース電極９４２、ドレイン電極９４３が形成されている。
最初に、窒化物半導体を用いた半導体装置として窒化物半導体を用いた電界効果型トランジスタについて図１に基づき説明する。図１（ａ）に示される構造の電界効果型トランジスタは、シリコン基板９１０の上に、不図示の核形成層、バッファ層９２１、電子走行層９３１、電子供給層９３２が形成されている。電子供給層９３２の上には、ゲート電極９４１、ソース電極９４２、ドレイン電極９４３が形成されている。
シリコン基板９１０は、Ｓｉ（１１１）基板が用いられており、核形成層は、ＡｌＮ等により形成されている。バッファ層９２１は、反り制御バッファ層とも呼ばれるものであり、膜厚が７５０ｎｍのＡｌＧａＮ膜により形成されている。電子走行層９３１は、膜厚が約１．３μｍのＧａＮ膜により形成されており、電子供給層９３２は、膜厚が約２０ｎｍのＡｌＧａＮ膜により形成されている。これにより、電子走行層９３１と電子供給層９３２との界面近傍における電子走行層９３１には、２ＤＥＧ９３１ａが生成される。
尚、電子走行層９３１は、２つのＧａＮ層により形成されており、バッファ層９２１が形成されている側をＧａＮバッファ層、電子供給層９３２が形成されている側をＧａＮチャネル層と呼ぶ場合がある。この場合、ＧａＮバッファ層は結晶性の良いＧａＮチャネル層を形成するために形成されており、ＧａＮチャネル層は本来の電子走行層として機能する。例えば、ＧａＮバッファ層の膜厚は１μｍ、ＧａＮチャネル層の膜厚は３００ｎｍとなるように形成される。
不図示の核形成層、バッファ層９２１、電子走行層９３１、電子供給層９３２等の窒化物半導体膜は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）等によるエピタキシャル成長により形成されている。窒化物半導体膜は、成膜レートが早いと膜中に含まれるＣ（炭素）等の不純物元素が多く含まれるが、成膜レートを低くすると膜中に含まれるＣの濃度を低くすることができる。ところで、電子走行層９３１等を高い成膜レートの条件で成膜した場合、電子走行層９３１、バッファ層９２１に含まれるＣの濃度は高くなる。尚、図１（ｂ）は窒化物半導体層に含まれるＣの濃度分布を示す。
しかしながら、ＧａＮ等においては、Ｃはアクセプタとなる不純物元素であるため、電子走行層９３１等においてＣが多く含まれていると、半導体装置における特性に悪影響を与える場合がある。具体的には、トランジスタ動作時において、ソース電極９４２とドレイン電極９４３との間に電圧を印加した際に、図２に示されるように、電子走行層９３１等に含まれているＣにより電子がトラップされてしまう。このように、電子走行層９３１等に含まれているＣにより電子がトラップされてしまうと、電子走行層９３１等が負に帯電し、２ＤＥＧ９３１ａが減少するため、ドレイン電流が減少し、オン抵抗が高くなる。このようにして、電流コラプスが生じる。
このため、電子走行層９３１において、電気的な特性が左右されるチャネルが形成されるＧａＮチャネル層は、Ｃの濃度を低くするため低い成膜レートの条件で成膜する方法が考えられるが、この場合、半導体装置を製造する際のスループットが低下してしまう。
（半導体装置）
次に、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図３（ａ）に示されるように、シリコン基板１０の上に、不図示の核形成層、バッファ層２１、電子走行層３１、電子供給層３２が形成されている。電子供給層３２の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。シリコン基板１０には、Ｓｉ（１１１）基板が用いられており、核形成層は、膜厚が約１５０ｎｍのＡｌＮ等により形成されている。
次に、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図３（ａ）に示されるように、シリコン基板１０の上に、不図示の核形成層、バッファ層２１、電子走行層３１、電子供給層３２が形成されている。電子供給層３２の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。シリコン基板１０には、Ｓｉ（１１１）基板が用いられており、核形成層は、膜厚が約１５０ｎｍのＡｌＮ等により形成されている。
バッファ層２１は反り制御バッファ層とも呼ばれるものであり、組成比の異なる複数のＡｌＧａＮ膜を積層することにより形成されている。具体的には、膜厚が２００ｎｍのＡｌ０．８Ｇａ０．２Ｎ膜、膜厚が２５０ｎｍのＡｌ０．５Ｇａ０．５Ｎ膜、膜厚が３００ｎｍのＡｌ０．２Ｇａ０．８Ｎ膜を順次積層することにより形成されている。電子走行層３１は、膜厚が約１．３μｍのＧａＮ膜により形成されており、電子供給層３２は、膜厚が約２０ｎｍのＡｌ０．２Ｇａ０．８Ｎ膜により形成されている。これにより、電子走行層３１と電子供給層３２との界面近傍における電子走行層３１には、２ＤＥＧ３１ａが生成される。
不図示の核形成層、バッファ層２１、電子走行層３１、電子供給層３２等の窒化物半導体膜は、ＭＢＥ（Molecular Beam Epitaxy）またはＭＯＣＶＤによるエピタキシャル成膜により形成することが可能である。本実施の形態においては、これらの窒化物半導体層は、ＭＯＣＶＤによるエピタキシャル成長により形成されている。
本実施の形態においては、バッファ層２１及び電子走行層３１は成膜レートの高い条件で成膜されているため、バッファ層２１及び電子走行層３１には、Ｃが不純物元素として含まれている。
本実施の形態における半導体装置においては、Ｃが含まれているバッファ層２１及び電子走行層３１には、Ｓｉがドープされている。尚、図３（ｂ）は、本実施の形態における半導体層に含まれるＣとＳｉの濃度分布を示す。このように、バッファ層２１及び電子走行層３１に、Ｓｉをドープすることにより、電圧の印加がなされていない熱平衡状態においては、図４（ａ）に示されるように、ドープされているＳｉから放出された電子はＣにトラップされる。従って、図４（ｂ）に示されるように、電圧を印加しトランジスタ動作させた際には、既に、Ｃには電子がトラップされているため、これ以上Ｃに電子がトラップされることはなく、供給された電子の一部はＳｉにトラップされる。しかしながら、ＳｉはＣに比べて電子放出時定数が極めて短いことから、Ｓｉにトラップされた電子は短時間で放出されるため、電流コラプスの発生を抑制することができ、オン抵抗が高くなることを抑制することができる。
具体的には、ＧａＮの伝導帯（コンダクションバンド）の下端と不純物元素であるＳｉの電子準位位置との差（活性化エネルギー）は０．０２ｅＶであり、ＧａＮの伝導帯の下端と不純物元素であるＣの電子準位位置との差は０．７ｅＶである。このため、後述する図６に基づくならば、Ｓｉの電子放出時定数は、Ｃの電子放出時定数に対し１０〜１１桁程度低いことから、Ｓｉは電子をトラップしても、極めて短時間で電子を放出する。
一方、図１に示される構造の半導体装置においては、電子走行層９３１等にはＣが多く含まれているもののＳｉがドープされていないため、図５に示されるように、トランジスタ動作させた際に、電子走行層９３１等に含まれているＣにより電子がトラップされる。Ｃは電子放出時定数が長いことから、Ｃにトラップされた電子は、長い時間トラップされたままの状態となるため、この間、２ＤＥＧ９３１ａが減少し、電流コラプスが発生する。
従って、本実施の形態における半導体装置においては、図４（ａ）に示されるように、Ｃが多く含まれている電子走行層３１等にはＳｉがドープされているため、ドープされているＳｉから放出された電子はＣにトラップされる。このため、電圧を印加しトランジスタ動作させた場合には、図４（ｂ）に示されるように、Ｃに電子がトラップされることはなく、電子は電子放出時定数が極めて短いＳｉにトラップされる。このように、Ｓｉにトラップされた電子は、短時間で放出されるため、２ＤＥＧに与える影響も極めて少なく、電流コラプスの発生が抑制される。
図６は、捕獲断面積が１×１０−１４ｃｍ−２である場合における活性化エネルギーと電子放出時定数との関係を示す。図６より、ＧａＮの伝導帯の下端と不純物元素であるＳｉの電子準位位置との差（活性化エネルギー）が、０．３ｅＶ以下となる不純物元素であれば、Ｓｉに対し電子放出時定数が約６桁以上低くなる。よって、このような不純物元素をＧａＮ等にドープすることにより、電流コラプスの発生を効果的に抑制することができるものと考えられる。
次に、電流コラプスと不純物元素の濃度について説明する。図７は、電子走行層等のＧａＮ層に含まれるＣの濃度と電流コラプス発生率との関係を示す。尚、電流コラプス発生率は、電子を捕獲する前の状態において最初に電圧を印加した際に流れるドレイン電流をＩｄｂとし、電圧を印加し電子が捕獲された後の状態において再び電圧を印加した際に流れるドレイン電流をＩｄａとした場合、
電流コラプス発生率＝｛（Ｉｄｂ−Ｉｄａ）／Ｉｄａ｝×１００
により得られる値である。
電流コラプス発生率＝｛（Ｉｄｂ−Ｉｄａ）／Ｉｄａ｝×１００
により得られる値である。
図７に示されるように、ドープされるＣの濃度が、５×１０１６ｃｍ−３以上になると電流コラプス発生率が急激に高くなる。即ち、ドープされる不純物濃度が５×１０１６ｃｍ−３未満では、電流コラプスは殆ど発生しないが、ドープされる不純物濃度が５×１０１６ｃｍ−３以上になると電流コラプスが発生する。よって、電流コラプス現象に影響を与える不純物濃度は、５×１０１６ｃｍ−３以上であるものと考えられる。
また、図８は、電子走行層３１に含まれるＣの濃度が１×１０１８ｃｍ−３の場合において、ドープされるＳｉの濃度と残留電子密度及び電流コラプス発生率との関係を示す。図８に示されるように、Ｓｉの濃度がＣの濃度である１×１０１８ｃｍ−３よりも多くなると、残留電子濃度が急激に増加する。このように残留電子濃度が増加すると、トランジスタにおけるオフ性能が低下するため、電流コラプスを抑制することができたとしても、電子走行層３１として用いることは好ましくない。尚、電流コラプス発生率は、Ｓｉの濃度が、Ｃの濃度の１／５以上となる２×１０１７ｃｍ−３以上において急激に低下する。
また、図９は、電子走行層３１に含まれるＣの濃度が１×１０１７ｃｍ−３の場合において、ドープされるＳｉの濃度と残留電子密度及び電流コラプス発生率との関係を示す。この場合においても同様に、Ｓｉの濃度がＣの濃度である１×１０１７ｃｍ−３よりも多くなると、残留電子濃度が急激に増加する。このように、ドナーとしてドープされるＳｉ等の濃度は、アクセプタとしてドープされているＣ等の濃度未満であることが好ましい。
よって、本実施の形態においては、電子走行層３１等に含まれるＳｉ等のドナー濃度（ドナーとなる不純物元素の濃度）は、Ｃ等のアクセプタ濃度（アクセプタとなる不純物元素の濃度）未満であること、即ち、ドナー濃度＜アクセプタ濃度であることが好ましい。また、電子走行層３１等に含まれるＳｉ等のドナー濃度は、５×１０１６ｃｍ−３以上であること、即ち、ドナー濃度≧５×１０１６ｃｍ−３であることが好ましい。更には、ドナー濃度は、アクセプタ濃度の１／５以上であること、アクセプタ濃度／５≦ドナー濃度であることが好ましい。尚、ＧａＮにおいてアクセプタとなる不純物元素としては、Ｃ以外にはＦｅ（鉄）等が挙げられ、ドナーとなる不純物元素としてはＳｉ以外にはＯ（酸素）等が挙げられる。
尚、本実施の形態における半導体装置は、Ｃが含まれている電子走行層３１にのみＳｉがドープされているものであってもよく、Ｃが含まれている電子走行層３１及びバッファ層２１にＳｉがドープされているものであってもよい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法は、基板となるシリコン基板１０の上に、窒化物半導体層をエピタキシャル成長させることにより形成する。本実施の形態における説明では、窒化物半導体層は、ＭＯＣＶＤにより形成する場合について説明する。窒化物半導体層をＭＯＣＶＤにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、Ｓｉをドープする際には、原料ガスとしてＳｉＨ４を供給する。
次に、本実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法は、基板となるシリコン基板１０の上に、窒化物半導体層をエピタキシャル成長させることにより形成する。本実施の形態における説明では、窒化物半導体層は、ＭＯＣＶＤにより形成する場合について説明する。窒化物半導体層をＭＯＣＶＤにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、Ｓｉをドープする際には、原料ガスとしてＳｉＨ４を供給する。
図３に示されるように、最初に、シリコン基板１０の上に、窒化物半導体により不図示の核形成層、バッファ層２１、電子走行層３１、電子供給層３２を順次形成する。本実施の形態においては、シリコン基板１０として、シリコン（１１１）基板を用いているが、シリコン基板１０に代えて、ＳｉＣ、サファイア、ＧａＮ等により形成された基板を用いてもよい。
不図示の核形成層は、膜厚が１５０ｎｍのＡｌＮ膜により形成されている。具体的には、不図示の核形成層は、基板温度が約１０００℃、V／III比が１０００〜２０００、ＭＯＣＶＤ装置のチャンバー内の圧力が約５０ｍｂａｒの条件において成長させることにより形成する。
バッファ層２１は、基板温度が約１０００℃、V／III比が１００〜６００、ＭＯＣＶＤ装置のチャンバー内の圧力が約５０ｍｂａｒの条件において、ＡｌＧａＮ膜を成長させることにより形成する。バッファ層２１は、例えば、組成比の異なる３つのＡｌＧａＮ膜を積層することにより形成されている。具体的には、ＴＭＡとＴＭＧの供給量を調整することにより、膜厚が約２００ｎｍのＡｌ０．８Ｇａ０．２Ｎ膜、膜厚が約２５０ｎｍのＡｌ０．５Ｇａ０．５Ｎ膜、膜厚が約３００ｎｍのＡｌ０．２Ｇａ０．８Ｎ膜を順次積層することにより形成する。この条件により形成されたバッファ層２１におけるＣの濃度は約３×１０１７ｃｍ−３となる。尚、本実施の形態においては、バッファ層２１を形成する際には、ＭＯＣＶＤ装置のチャンバー内にＳｉＨ４を約１５ｓｃｃｍ、約１００ｐｐｍ同時に供給する。これにより、バッファ層２１には、約２×１０１７ｃｍ−３の濃度でＳｉがドープされる。
電子走行層３１は、基板温度が約１０００℃、V／III比が１００以下、ＭＯＣＶＤ装置のチャンバー内の圧力が約１００ｍｂａｒの条件において、膜厚が約１．３μｍのＧａＮ膜を成長させることにより形成する。この条件により形成された電子走行層３１におけるＣの濃度は約３×１０１７ｃｍ−３となる。よって、本実施の形態においては、電子走行層３１を形成する際には、ＭＯＣＶＤ装置のチャンバー内にＳｉＨ４を約１５ｓｃｃｍ、約１００ｐｐｍ同時に供給する。これにより、電子走行層３１には、２×１０１７ｃｍ−３の濃度でＳｉがドープされる。
電子供給層３２は、基板温度が約１０００℃、V／III比が４００〜６００以上、ＭＯＣＶＤ装置のチャンバー内の圧力が約５０ｍｂａｒの条件において、膜厚が約２０ｎｍのＡｌ０．８Ｇａ０．２Ｎ膜を成長させることにより形成する。尚、電子供給層３２を形成する際には、ＭＯＣＶＤ装置のチャンバー内にＳｉＨ４は供給されない。図１０は、本実施の形態における半導体装置の窒化物半導体層において、深さとＣ及びＳｉの濃度との関係を示す。
次に、電子供給層３２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層３２の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着等により、Ｔｉ（膜厚：１００ｎｍ）／Ａｌ（膜厚：３００ｎｍ）の金属積層膜を成膜した後、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された金属積層膜をリフトオフにより除去する。これにより、残存するＴｉ／Ａｌからなる金属積層膜によりソース電極４２及びドレイン電極４３が形成される。この後、６００℃の温度でＲＴＡ（ラピッドサーマルアニール）を行うことにより、オーミックコンタクトさせる。
次に、電子供給層３２の上に、ゲート電極４１を形成する。具体的には、電子供給層３２の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着等により、Ｎｉ（膜厚：５０ｎｍ）／Ａｕ（膜厚：３００ｎｍ）の金属積層膜を成膜した後、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された金属積層膜をリフトオフにより除去する。これにより、残存するＮｉ／Ａｕからなる金属積層膜によりゲート電極４１が形成される。
尚、本実施の形態においては、ＧａＮ、ＡｌＧａＮ等の窒化物半導体を用いて形成されている場合について説明したが、本実施の形態における半導体装置は、ＧａＡｓ、ＡｌＧａＡｓ等の化合物半導体を用いて形成してもよい。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、図１１に示されるように、電子走行層３１等にドープされるＳｉの濃度が、電子供給層３２と電子走行層３１との界面近傍が最も高く、界面より離れ深くなるに伴い、徐々に低くなるようにドープされている。Ｃが電流コラプスに与える影響は、電子供給層３２と電子走行層３１との界面から離れるに伴い徐々に弱くなる。このため、電子供給層３２と電子走行層３１との界面近傍においてＳｉの濃度を高くし、この界面より離れ深くなるに伴い、Ｓｉの濃度が徐々に低くなるようにドープする。これにより、必要な分だけＳｉをドープし、電流コラプス現象の発生を効果的に抑制している。尚、本実施の形態においては、電子供給層３２と電子走行層３１との界面近傍におけるＳｉの濃度が約２×１０１７ｃｍ−３となるように、ドープされている。
次に、第２の実施の形態について説明する。本実施の形態は、図１１に示されるように、電子走行層３１等にドープされるＳｉの濃度が、電子供給層３２と電子走行層３１との界面近傍が最も高く、界面より離れ深くなるに伴い、徐々に低くなるようにドープされている。Ｃが電流コラプスに与える影響は、電子供給層３２と電子走行層３１との界面から離れるに伴い徐々に弱くなる。このため、電子供給層３２と電子走行層３１との界面近傍においてＳｉの濃度を高くし、この界面より離れ深くなるに伴い、Ｓｉの濃度が徐々に低くなるようにドープする。これにより、必要な分だけＳｉをドープし、電流コラプス現象の発生を効果的に抑制している。尚、本実施の形態においては、電子供給層３２と電子走行層３１との界面近傍におけるＳｉの濃度が約２×１０１７ｃｍ−３となるように、ドープされている。
このように、Ｓｉの濃度が徐々に減少するようにドープされている電子走行層３１等を形成するためには、電子走行層３１等を形成する際にＭＯＣＶＤ装置のチャンバー内に供給されるＳｉＨ４の供給量を徐々に増加させながら成膜する。尚、電子供給層３２を形成する際には、ＭＯＣＶＤ装置のチャンバー内へのＳｉＨ４の供給を停止する。本実施の形態は、図１１に示されるように、電子供給層３２と電子走行層３１との界面より離れるに伴い、徐々に減少するようにドープされているものであってもよく、また、段階的に減少するものであってもよい。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、図１２に示されるように、電子走行層３１等にドープされるＣの濃度が、深さ方向において濃度分布を有している場合において、ドープされるＳｉの濃度もＣの濃度に対応して深さ方向に濃度分布を有している。このように、Ｓｉが深さ方向に濃度分布を有するようにドープされている電子走行層３１等を形成知るためには、電子走行層３１等に含まれているＣの濃度分布の変化に対応して、ＭＯＣＶＤ装置のチャンバー内に供給されるＳｉＨ４の供給量を変化させて形成する。
次に、第３の実施の形態について説明する。本実施の形態は、図１２に示されるように、電子走行層３１等にドープされるＣの濃度が、深さ方向において濃度分布を有している場合において、ドープされるＳｉの濃度もＣの濃度に対応して深さ方向に濃度分布を有している。このように、Ｓｉが深さ方向に濃度分布を有するようにドープされている電子走行層３１等を形成知るためには、電子走行層３１等に含まれているＣの濃度分布の変化に対応して、ＭＯＣＶＤ装置のチャンバー内に供給されるＳｉＨ４の供給量を変化させて形成する。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、ＧａＮバッファ層が形成されている構造の半導体装置である。具体的には、本実施の形態における半導体装置は、図１３（ａ）に示されるように、シリコン基板１０の上に、不図示の核形成層、バッファ層２１、ＧａＮバッファ層１３０、電子走行層１３１、電子供給層３２が形成されている。本実施の形態においては、ＧａＮバッファ層１３０は、膜厚が約１μｍのＧａＮ膜により形成されており、電子走行層１３１は、膜厚が約３００ｎｍのＧａＮ膜により形成されている。これにより、電子走行層１３１と電子供給層３２との界面近傍における電子走行層１３１には、２ＤＥＧ１３１ａが生成される。尚、半導体バッファ層であるＧａＮバッファ層１３０と電子走行層１３１とを併せたものが、電子走行層と記載される場合もある。
次に、第４の実施の形態について説明する。本実施の形態は、ＧａＮバッファ層が形成されている構造の半導体装置である。具体的には、本実施の形態における半導体装置は、図１３（ａ）に示されるように、シリコン基板１０の上に、不図示の核形成層、バッファ層２１、ＧａＮバッファ層１３０、電子走行層１３１、電子供給層３２が形成されている。本実施の形態においては、ＧａＮバッファ層１３０は、膜厚が約１μｍのＧａＮ膜により形成されており、電子走行層１３１は、膜厚が約３００ｎｍのＧａＮ膜により形成されている。これにより、電子走行層１３１と電子供給層３２との界面近傍における電子走行層１３１には、２ＤＥＧ１３１ａが生成される。尚、半導体バッファ層であるＧａＮバッファ層１３０と電子走行層１３１とを併せたものが、電子走行層と記載される場合もある。
本実施の形態においては、ＧａＮバッファ層１３０は、第１の実施の形態における電子走行層３１と同様に、成膜レートの早い条件により形成されており、Ｃが含まれているため、Ｓｉがドープされている。これに対し、電子走行層１３１は、Ｃが殆ど含まれないように、成膜レートの低い条件により形成されているため、Ｓｉはドープされてはいない。尚、図１３（ｂ）は、本実施の形態における半導体層に含まれるＣとＳｉの濃度分布を示す。
本実施の形態における半導体装置の製造方法は、バッファ層２１の上に、下記のＧａＮバッファ層１３０、電子走行層１３１を順次形成し、電子走行層１３１の上に、電子供給層３２を形成するものである。よって、本実施の形態における半導体装置の製造方法は、ＧａＮバッファ層１３０及び電子走行層１３１の形成工程を除き、第１の実施の形態における半導体装置の製造方法と同様である。
ＧａＮバッファ層１３０は、基板温度が約１０００℃、V／III比が１００以下、ＭＯＣＶＤ装置のチャンバー内の圧力が約１００ｍｂａｒの条件において、膜厚が約１μｍのＧａＮ膜を成長させることにより形成する。この条件により形成されたＧａＮバッファ層１３０におけるＣの濃度は約３×１０１７ｃｍ−３となる。よって、本実施の形態においては、ＧａＮバッファ層１３０を形成する際には、ＭＯＣＶＤ装置のチャンバー内にＳｉＨ４を約１５ｓｃｃｍ、約１００ｐｐｍ同時に供給する。これにより、ＧａＮバッファ層１３０には、２×１０１７ｃｍ−３の濃度でＳｉがドープされる。
電子走行層１３１は、基板温度が約１０００℃、V／III比が３０００以上、ＭＯＣＶＤ装置のチャンバー内の圧力が約２００ｍｂａｒの条件において、膜厚が約３００ｎｍのＧａＮ膜を成長させることにより形成する。この条件により形成された電子走行層１３１は、Ｃの濃度が５×１０１６ｃｍ−３以下であり、極めて低い。即ち、電流コラプス現象を抑制するために、電子走行層１３１は、Ｃの濃度が極めて低くなるように上述した条件により形成されているため、電子走行層１３１には、Ｓｉをドープする必要がない。よって、電子走行層１３１を形成する際には、ＭＯＣＶＤ装置のチャンバー内にＳｉＨ４は供給されない。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態は、Ｓｉ基板に代えてＳｉＣ基板を基板として用いた半導体装置である。ＳｉＣとＳｉとは格子定数が異なるため、形成される第１のバッファ層の構造が異なる。
次に、第５の実施の形態について説明する。本実施の形態は、Ｓｉ基板に代えてＳｉＣ基板を基板として用いた半導体装置である。ＳｉＣとＳｉとは格子定数が異なるため、形成される第１のバッファ層の構造が異なる。
本実施の形態における半導体装置は、図１４（ａ）に示されるように、ＳｉＣ基板２１０の上に、不図示の核形成層、バッファ層２２１、電子走行層３１、電子供給層３２が形成されている。電子供給層３２の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。尚、図１４（ｂ）は、本実施の形態における半導体層に含まれるＣとＳｉの濃度分布を示す。
核形成層は、膜厚が約３０ｎｍのＡｌＮ等により形成されている。バッファ層２２１は反り制御バッファ層とも呼ばれるものであり、膜厚が２００ｎｍのＡｌ０．２Ｇａ０．８Ｎ膜により形成されている。電子走行層３１は、膜厚が約１．３μｍのＧａＮ膜により形成されており、電子供給層３２は、膜厚が約２０ｎｍのＡｌ０．２Ｇａ０．８Ｎ膜により形成されている。これにより、電子走行層３１と電子供給層３２との界面近傍における電子走行層３１には、２ＤＥＧ３１ａが生成される。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法は、基板となるＳｉＣ基板２１０の上に、窒化物半導体層をエピタキシャル成長させることにより形成する。本実施の形態における説明では、窒化物半導体層は、ＭＯＣＶＤにより形成する場合について説明する。窒化物半導体層をＭＯＣＶＤにより成膜する際には、Ａｌの原料ガスにはＴＭＡが用いられ、Ｇａの原料ガスにはＴＭＧが用いられ、Ｎの原料ガスにはＮＨ３が用いられる。また、Ｓｉをドープする際には、原料ガスとしてＳｉＨ４を供給する。
次に、本実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法は、基板となるＳｉＣ基板２１０の上に、窒化物半導体層をエピタキシャル成長させることにより形成する。本実施の形態における説明では、窒化物半導体層は、ＭＯＣＶＤにより形成する場合について説明する。窒化物半導体層をＭＯＣＶＤにより成膜する際には、Ａｌの原料ガスにはＴＭＡが用いられ、Ｇａの原料ガスにはＴＭＧが用いられ、Ｎの原料ガスにはＮＨ３が用いられる。また、Ｓｉをドープする際には、原料ガスとしてＳｉＨ４を供給する。
図１４に示されるように、最初に、ＳｉＣ基板２１０の上に、窒化物半導体により不図示の核形成層、バッファ層２２１、電子走行層３１、電子供給層３２を順次形成する。
不図示の核形成層は、膜厚が３０ｎｍのＡｌＮ膜により形成されている。具体的には、不図示の核形成層は、基板温度が約１０００℃、V／III比が１０００〜２０００、ＭＯＣＶＤ装置のチャンバー内の圧力が約５０ｍｂａｒの条件において成長させることにより形成する。
バッファ層２２１は、基板温度が約１０００℃、V／III比が１００〜６００、ＭＯＣＶＤ装置のチャンバー内の圧力が約５０ｍｂａｒの条件において、ＡｌＧａＮ膜を成長させることにより形成する。バッファ層２２１は、膜厚が約２００ｎｍのＡｌ０．２Ｇａ０．８Ｎ膜により形成されている。この条件により形成されたバッファ層２２１におけるＣの濃度は約３×１０１７ｃｍ−３となる。よって、本実施の形態においては、バッファ層２２１を形成する際には、ＭＯＣＶＤ装置のチャンバー内にＳｉＨ４を約１５ｓｃｃｍ、約１００ｐｐｍ同時に供給する。これにより、バッファ層２２１には、約２×１０１７ｃｍ−３の濃度でＳｉがドープされる。
電子走行層３１は、基板温度が約１０００℃、V／III比が１００以下、ＭＯＣＶＤ装置のチャンバー内の圧力が約１００ｍｂａｒの条件において、膜厚が約１．３μｍのＧａＮ膜を成長させることにより形成する。この条件により形成された電子走行層３１におけるＣの濃度は約３×１０１７ｃｍ−３となる。よって、本実施の形態においては、電子走行層３１を形成する際には、ＭＯＣＶＤ装置のチャンバー内にＳｉＨ４を約１５ｓｃｃｍ、約１００ｐｐｍ同時に供給する。これにより、電子走行層３１には、２×１０１７ｃｍ−３の濃度でＳｉがドープされる。
電子供給層３２は、基板温度が約１０００℃、V／III比が４００〜６００以上、ＭＯＣＶＤ装置のチャンバー内の圧力が約５０ｍｂａｒの条件において、膜厚が約２０ｎｍのＡｌ０．８Ｇａ０．２Ｎ膜を成長させることにより形成する。尚、電子供給層３２を形成する際には、ＭＯＣＶＤ装置のチャンバー内にＳｉＨ４は供給されない。
次に、電子供給層３２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層３２の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着等により、Ｔｉ（膜厚：１００ｎｍ）／Ａｌ（膜厚：３００ｎｍ）の金属積層膜を成膜した後、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された金属積層膜をリフトオフにより除去する。これにより、残存するＴｉ／Ａｌからなる金属積層膜によりソース電極４２及びドレイン電極４３が形成される。この後、６００℃の温度でＲＴＡ（ラピッドサーマルアニール）を行うことにより、オーミックコンタクトさせる。
次に、電子供給層３２の上に、ゲート電極４１を形成する。具体的には、電子供給層３２の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着等により、Ｎｉ（膜厚：５０ｎｍ）／Ａｕ（膜厚：３００ｎｍ）の金属積層膜を成膜した後、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された金属積層膜をリフトオフにより除去する。これにより、残存するＮｉ／Ａｕからなる金属積層膜によりゲート電極４１が形成される。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第６の実施の形態〕
次に、第６の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
次に、第６の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１から第５の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１５に基づき説明する。尚、図１５は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第５の実施の形態に示されているものとは、異なっている。
最初に、第１から第５の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第５の実施の形態における半導体装置に相当するものである。
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１から第５の実施の形態における半導体装置のゲート電極４１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１から第５の実施の形態における半導体装置のソース電極４２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１から第５の実施の形態における半導体装置のドレイン電極４３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第５の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
最初に、図１６に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１６に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１６に示す例では３つ）４６８を備えている。図１６に示す例では、第１から第５の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いられている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
次に、図１７に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１７に示す例では、パワーアンプ４７３は、第１から第５の実施の形態におけるいずれかの半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１７に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成されたバッファ層と、
前記バッファ層の上に、化合物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、化合物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記第１の半導体層には、アクセプタとなる不純物元素とドナーとなる不純物元素とが含まれており、アクセプタとなる不純物元素の濃度であるアクセプタ濃度と、ドナーとなる不純物元素の濃度であるドナー濃度は、前記第１の半導体層において、
アクセプタ濃度＞ドナー濃度であり、
ドナー濃度≧５×１０１６ｃｍ−３であることを特徴とする半導体装置。
（付記２）
基板の上に形成されたバッファ層と、
前記バッファ層の上に、化合物半導体により形成された半導体バッファ層と、
前記半導体バッファ層の上に、化合物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、化合物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記半導体バッファ層には、アクセプタとなる不純物元素とドナーとなる不純物元素とが含まれており、アクセプタとなる不純物元素の濃度であるアクセプタ濃度と、ドナーとなる不純物元素の濃度であるドナー濃度は、前記半導体バッファ層において、
アクセプタ濃度＞ドナー濃度であり、
ドナー濃度≧５×１０１６ｃｍ−３であることを特徴とする半導体装置。
（付記３）
前記第１の半導体層においては、アクセプタ濃度＜５×１０１６ｃｍ−３であることを特徴とする付記２に記載の半導体装置。
（付記４）
前記半導体バッファ層と前記第１の半導体層とは、同じ組成の半導体材料により形成されていることを特徴とする付記２または３に記載の半導体装置。
（付記５）
前記バッファ層には、アクセプタとなる不純物元素とドナーとなる不純物元素とが含まれており、前記バッファ層においては、
アクセプタ濃度＞ドナー濃度であり、
ドナー濃度≧５×１０１６ｃｍ−３であることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記ドナーとなる不純物元素の電子準位位置は、前記ドナーとなる不純物元素が含まれている化合物半導体の伝導帯の下端から０．３ｅＶ以下であることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記アクセプタとなる不純物元素はＣであり、前記ドナーとなる不純物元素はＳｉであることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記ドナーとなる不純物元素の濃度は、前記基板側から前記第２の半導体層側に向かって、高くなっていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記バッファ層、前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
ドナー濃度≧アクセプタ濃度／５であることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記基板は、ＳｉまたはＳｉＣを含む材料により形成されていることを特徴とする付記１から１０のいずれかに記載の半導体装置。
（付記１２）
前記バッファ層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から１２のいずれかに記載の半導体装置。
（付記１４）
前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から１３のいずれかに記載の半導体装置。
（付記１５）
基板の上に、バッファ層を形成する工程と、
前記バッファ層の上に、化合物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、化合物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記第１の半導体層において、アクセプタとなる不純物元素の濃度であるアクセプタ濃度と、ドナーとなる不純物元素の濃度であるドナー濃度は、
アクセプタ濃度＞ドナー濃度となり、
ドナー濃度≧５×１０１６ｃｍ−３となるように、
ドナーとなる不純物元素がドープされていることを特徴とする半導体装置の製造方法。
（付記１６）
基板の上に、バッファ層を形成する工程と、
前記バッファ層の上に、化合物半導体により半導体バッファ層を形成する工程と、
前記半導体バッファ層の上に、化合物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、化合物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記半導体バッファ層において、アクセプタとなる不純物元素の濃度であるアクセプタ濃度と、ドナーとなる不純物元素の濃度であるドナー濃度は、
アクセプタ濃度＞ドナー濃度となり、
ドナー濃度≧５×１０１６ｃｍ−３となるように、
ドナーとなる不純物元素がドープされていることを特徴とする半導体装置の製造方法。
（付記１７）
付記１から１４のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１８）
付記１から１４のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記１）
基板の上に形成されたバッファ層と、
前記バッファ層の上に、化合物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、化合物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記第１の半導体層には、アクセプタとなる不純物元素とドナーとなる不純物元素とが含まれており、アクセプタとなる不純物元素の濃度であるアクセプタ濃度と、ドナーとなる不純物元素の濃度であるドナー濃度は、前記第１の半導体層において、
アクセプタ濃度＞ドナー濃度であり、
ドナー濃度≧５×１０１６ｃｍ−３であることを特徴とする半導体装置。
（付記２）
基板の上に形成されたバッファ層と、
前記バッファ層の上に、化合物半導体により形成された半導体バッファ層と、
前記半導体バッファ層の上に、化合物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、化合物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記半導体バッファ層には、アクセプタとなる不純物元素とドナーとなる不純物元素とが含まれており、アクセプタとなる不純物元素の濃度であるアクセプタ濃度と、ドナーとなる不純物元素の濃度であるドナー濃度は、前記半導体バッファ層において、
アクセプタ濃度＞ドナー濃度であり、
ドナー濃度≧５×１０１６ｃｍ−３であることを特徴とする半導体装置。
（付記３）
前記第１の半導体層においては、アクセプタ濃度＜５×１０１６ｃｍ−３であることを特徴とする付記２に記載の半導体装置。
（付記４）
前記半導体バッファ層と前記第１の半導体層とは、同じ組成の半導体材料により形成されていることを特徴とする付記２または３に記載の半導体装置。
（付記５）
前記バッファ層には、アクセプタとなる不純物元素とドナーとなる不純物元素とが含まれており、前記バッファ層においては、
アクセプタ濃度＞ドナー濃度であり、
ドナー濃度≧５×１０１６ｃｍ−３であることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記ドナーとなる不純物元素の電子準位位置は、前記ドナーとなる不純物元素が含まれている化合物半導体の伝導帯の下端から０．３ｅＶ以下であることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記アクセプタとなる不純物元素はＣであり、前記ドナーとなる不純物元素はＳｉであることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記ドナーとなる不純物元素の濃度は、前記基板側から前記第２の半導体層側に向かって、高くなっていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記バッファ層、前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
ドナー濃度≧アクセプタ濃度／５であることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記基板は、ＳｉまたはＳｉＣを含む材料により形成されていることを特徴とする付記１から１０のいずれかに記載の半導体装置。
（付記１２）
前記バッファ層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から１２のいずれかに記載の半導体装置。
（付記１４）
前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から１３のいずれかに記載の半導体装置。
（付記１５）
基板の上に、バッファ層を形成する工程と、
前記バッファ層の上に、化合物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、化合物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記第１の半導体層において、アクセプタとなる不純物元素の濃度であるアクセプタ濃度と、ドナーとなる不純物元素の濃度であるドナー濃度は、
アクセプタ濃度＞ドナー濃度となり、
ドナー濃度≧５×１０１６ｃｍ−３となるように、
ドナーとなる不純物元素がドープされていることを特徴とする半導体装置の製造方法。
（付記１６）
基板の上に、バッファ層を形成する工程と、
前記バッファ層の上に、化合物半導体により半導体バッファ層を形成する工程と、
前記半導体バッファ層の上に、化合物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、化合物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記半導体バッファ層において、アクセプタとなる不純物元素の濃度であるアクセプタ濃度と、ドナーとなる不純物元素の濃度であるドナー濃度は、
アクセプタ濃度＞ドナー濃度となり、
ドナー濃度≧５×１０１６ｃｍ−３となるように、
ドナーとなる不純物元素がドープされていることを特徴とする半導体装置の製造方法。
（付記１７）
付記１から１４のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１８）
付記１から１４のいずれかに記載の半導体装置を有することを特徴とする増幅器。
１０ シリコン基板
２１ バッファ層
３１ 電子走行層（第１の半導体層）
３１ａ ２ＤＥＧ
３２ 電子供給層（第２の半導体層）
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極
２１ バッファ層
３１ 電子走行層（第１の半導体層）
３１ａ ２ＤＥＧ
３２ 電子供給層（第２の半導体層）
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極
Claims (7)
- 基板の上に形成されたバッファ層と、
前記バッファ層の上に、化合物半導体により形成された電子走行層と、
前記電子走行層の上に、化合物半導体により形成された電子供給層と、
前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記電子走行層には、アクセプタとなる不純物元素とドナーとなる不純物元素とが含まれており、アクセプタとなる不純物元素の濃度であるアクセプタ濃度と、ドナーとなる不純物元素の濃度であるドナー濃度は、前記電子走行層において、
アクセプタ濃度＞ドナー濃度であり、
ドナー濃度≧５×１０１６ｃｍ−３であることを特徴とする半導体装置。 - 前記バッファ層には、アクセプタとなる不純物元素とドナーとなる不純物元素とが含まれており、前記バッファ層においては、
アクセプタ濃度＞ドナー濃度であり、
ドナー濃度≧５×１０１６ｃｍ−３であることを特徴とする請求項１に記載の半導体装置。 - 前記ドナーとなる不純物元素の電子準位位置は、前記ドナーとなる不純物元素が含まれている化合物半導体の伝導帯の下端から０．３ｅＶ以下であることを特徴とする請求項１または２に記載の半導体装置。
- 前記アクセプタとなる不純物元素はＣであり、前記ドナーとなる不純物元素はＳｉであることを特徴とする請求項１から３のいずれかに記載の半導体装置。
- 前記ドナーとなる不純物元素の濃度は、前記基板側から前記電子供給層側に向かって、高くなっていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
- 前記バッファ層、前記電子走行層及び前記電子供給層は、窒化物半導体により形成されていることを特徴とする請求項１から５のいずれかに記載の半導体装置。
- 基板の上に、バッファ層を形成する工程と、
前記バッファ層の上に、化合物半導体により電子走行層を形成する工程と、
前記電子走行層の上に、化合物半導体により電子供給層を形成する工程と、
前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記電子走行層において、アクセプタとなる不純物元素の濃度であるアクセプタ濃度と、ドナーとなる不純物元素の濃度であるドナー濃度は、
アクセプタ濃度＞ドナー濃度となり、
ドナー濃度≧５×１０１６ｃｍ−３となるように、
ドナーとなる不純物元素がドープされていることを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014250794A JP6398678B2 (ja) | 2014-12-11 | 2014-12-11 | 半導体装置及び半導体装置の製造方法 |
| US14/922,524 US9548365B2 (en) | 2014-12-11 | 2015-10-26 | Semiconductor device and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014250794A JP6398678B2 (ja) | 2014-12-11 | 2014-12-11 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016115705A JP2016115705A (ja) | 2016-06-23 |
| JP6398678B2 true JP6398678B2 (ja) | 2018-10-03 |
Family
ID=56111972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014250794A Expired - Fee Related JP6398678B2 (ja) | 2014-12-11 | 2014-12-11 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9548365B2 (ja) |
| JP (1) | JP6398678B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6790682B2 (ja) * | 2016-09-29 | 2020-11-25 | 富士通株式会社 | 化合物半導体装置、電源装置、及び増幅器 |
| WO2019069364A1 (ja) * | 2017-10-03 | 2019-04-11 | 三菱電機株式会社 | 窒化物系電界効果トランジスタ |
| DE112018006715T5 (de) * | 2017-12-28 | 2020-09-10 | Rohm Co., Ltd. | Nitrid-halbleiterbauteil |
| US11031493B2 (en) * | 2018-06-05 | 2021-06-08 | Indian Institute Of Science | Doping and trap profile engineering in GaN buffer to maximize AlGaN/GaN HEMT EPI stack breakdown voltage |
| US10741494B2 (en) * | 2018-11-07 | 2020-08-11 | Semiconductor Components Industries, Llc | Electronic device including a contact structure contacting a layer |
| CN115101585B (zh) * | 2022-08-22 | 2022-11-15 | 江西兆驰半导体有限公司 | 氮化镓基高电子迁移率晶体管及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5870574B2 (ja) * | 2011-09-21 | 2016-03-01 | 住友電気工業株式会社 | 半導体装置、及び半導体装置の製造方法 |
| JPWO2014108946A1 (ja) * | 2013-01-10 | 2017-01-19 | パナソニックＩｐマネジメント株式会社 | 電界効果トランジスタ |
| JP5787417B2 (ja) * | 2013-05-14 | 2015-09-30 | コバレントマテリアル株式会社 | 窒化物半導体基板 |
| US9245991B2 (en) * | 2013-08-12 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing |
| JP6175009B2 (ja) * | 2014-02-06 | 2017-08-02 | 住友化学株式会社 | 高耐圧窒化ガリウム系半導体デバイス及びその製造方法 |
-
2014
- 2014-12-11 JP JP2014250794A patent/JP6398678B2/ja not_active Expired - Fee Related
-
2015
- 2015-10-26 US US14/922,524 patent/US9548365B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9548365B2 (en) | 2017-01-17 |
| JP2016115705A (ja) | 2016-06-23 |
| US20160172478A1 (en) | 2016-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5784440B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP6161246B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5987288B2 (ja) | 半導体装置 | |
| JP5990976B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6017248B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP5784441B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6398678B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2015053328A (ja) | 半導体装置 | |
| JP2014072431A (ja) | 半導体装置 | |
| JP2014072429A (ja) | 半導体装置 | |
| JP2015060987A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2014183125A (ja) | 半導体装置 | |
| JP2013074069A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2015070064A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2014072426A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2013197315A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US10964805B2 (en) | Compound semiconductor device | |
| JP2017085062A (ja) | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 | |
| JP2017085057A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6244769B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6515633B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US11201235B2 (en) | Semiconductor device, method for producing semiconductor device, power supply device, and amplifier | |
| JP6376257B2 (ja) | 半導体装置 | |
| JP2020072218A (ja) | 化合物半導体装置、高周波増幅器及び電源装置 | |
| JP7103145B2 (ja) | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180820 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6398678 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |