JP6151487B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6151487B2
JP6151487B2 JP2012155083A JP2012155083A JP6151487B2 JP 6151487 B2 JP6151487 B2 JP 6151487B2 JP 2012155083 A JP2012155083 A JP 2012155083A JP 2012155083 A JP2012155083 A JP 2012155083A JP 6151487 B2 JP6151487 B2 JP 6151487B2
Authority
JP
Japan
Prior art keywords
buffer layer
layer
concentration
compound semiconductor
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012155083A
Other languages
English (en)
Other versions
JP2014017422A (ja
Inventor
淳二 小谷
淳二 小谷
中村　哲一
哲一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012155083A priority Critical patent/JP6151487B2/ja
Priority to US13/900,617 priority patent/US9831310B2/en
Priority to CN201310209732.7A priority patent/CN103545361B/zh
Priority to TW102120078A priority patent/TWI581429B/zh
Publication of JP2014017422A publication Critical patent/JP2014017422A/ja
Application granted granted Critical
Publication of JP6151487B2 publication Critical patent/JP6151487B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いた半導体デバイス（窒化物半導体デバイス）としては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
特開２０１２−９６３０号公報 特開２０１０−２３９０３４号公報 特開２００７−２５１１４４号公報
廉価で高品質の窒化物半導体デバイスの実現には、例えば、汎用されているＳｉ基板上にエピタキシャル成長法により窒化物半導体層を形成することが必要である。
しかしながら、Ｓｉと窒化物半導体との間では、格子不整合が大きく異なるだけでなく、熱膨張係数が大きく異なる。従って、高品質の窒化物半導体層を成長すべく、適切に設計されたバッファ層を用いる。
バッファ層は、Ｓｉと窒化物半導体との格子不整合及び熱膨張係数の相違を可及的に解消すべく、比較的厚く形成される。そのため、このバッファ層を含む窒化物半導体の積層構造を用いてＨＥＭＴを構成したときに、バッファ層、或いは電子走行層の下層領域を介して電流のリーク（オフリーク電流）が発生するという問題がある。この場合、残留キャリア濃度の制御が困難であることから、オフリーク電流を抑制することは極めて難しく、耐圧の低下を招来する。
本発明は、上記の課題に鑑みてなされたものであり、化合物半導体の結晶性を良好に保ち、電流コラプスの発生を抑制するも、オフリーク電流を抑えて高い耐圧を実現する、信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
化合物半導体装置の一態様は、ＡｌＮを材料とする第１のバッファ層と、前記第１のバッファ層の上方に設けられ、前記第１のバッファ層から離れるほど高濃度に炭素を含有した、ＡｌＧａＮを材料とする第２のバッファ層と、前記第２のバッファ層の上方に設けられ、前記第２のバッファ層と接する面の近傍において炭素を含有した電子走行層とを有し、前記電子走行層の前記第２のバッファ層と接する面の近傍の炭素濃度は、前記第２のバッファ層の前記電子走行層と接する面の近傍の炭素濃度よりも高い。
化合物半導体装置の製造方法の一態様は、ＡｌＮを材料とする第１のバッファ層と、前記第１のバッファ層の上方に形成され、前記第１のバッファ層から離れるほど高濃度に炭素を含有した、ＡｌＧａＮを材料とする第２のバッファ層と、前記第２のバッファ層の上方に形成され、前記第２のバッファ層と接する面の近傍において炭素を含有した電子走行層とを形成し、前記電子走行層の前記第２のバッファ層と接する面の近傍の炭素濃度は、前記第２のバッファ層の前記電子走行層と接する面の近傍の炭素濃度よりも高い。
上記の諸態様によれば、化合物半導体の結晶性を良好に保ち、電流コラプスの発生を抑制するも、オフリーク電流を抑えて高い耐圧を実現する、信頼性の高い化合物半導体装置が得られる。
第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける各層の炭素（Ｃ）の濃度分布を示す特性図である。 第１のバッファ層となるＡｌＮの成長時のＶ／ＩＩＩ比と、化合物半導体積層構造のツイスト値との関係を示す特性図である。 第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図６に引き続き、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第３の実施形態による電源装置の概略構成を示す結線図である。 第４の実施形態による高周波増幅器の概略構成を示す結線図である。
（第１の実施形態）
本実施形態では、化合物半導体装置として、窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１及び図２は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。なお、図示は省略するが、素子分離領域にはアルゴン（Ａｒ）等の注入により素子分離構造が形成される。
成長用基板として、例えばＳｉ基板を用意する。Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
図１に示すように、Ｓｉ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、各化合物半導体を順次成長し、化合物半導体積層構造１０（図１（ｃ））を形成する。化合物半導体積層構造１０は、第１のバッファ層２、第２のバッファ層３、電子走行層４、及び電子供給層５を有しており、これらが順次積層されて構成される。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
先ず、図１（ａ）に示すように、Ｓｉ基板１上に第１のバッファ層２を形成する。
詳細には、上面が（１１１）面とされたＳｉ基板１上に、初期層としてＡｌＮを２００ｎｍ程度の厚みに成長する。ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。成長条件としては、原料ガスにおけるＶ／ＩＩＩ比（ＮＨ3ガスに対するＴＭＡの比率）を１０００〜２０００程度、成長温度を１０００℃程度、圧力を５ｋＰａ程度とする。これにより、Ｓｉ基板１上に第１のバッファ層２が形成される。第１のバッファ層２は、後述するようにその原料ガスがＴＭＡガスを含むことから、若干の炭素（Ｃ）を含有するが、Ｖ／ＩＩＩ比を大きくすることでＣ濃度を低く抑えることができる。第１のバッファ層２のＣ濃度は、例えば５×１０17／ｃｍ3程度とされる。
次に、図１（ｂ）に示すように、第１のバッファ層２上に第２のバッファ層３を形成する。第２のバッファ層３は、多層、例えば３層のＡｌＧａＮ層３ａ，３ｂ，３ｃの積層構造に形成される。
詳細には、ＡｌＧａＮを、その下面から上面に向かうほどＡｌ組成比が低値となると共に、その下面から上面に向かうほど高濃度に炭素（Ｃ）を含有するように成長する。ここでは、ＡｌxＧａ1-xＮ、ＡｌyＧａ1-yＮ、ＡｌzＧａ1-zＮを、０＜ｚ＜ｙ＜ｘ＜１を満たし、この順にＣ濃度が高くなるように、順次成長する。但し、ＡｌxＧａ1-xＮのＣ濃度は、第１のバッファ層２のＣ濃度よりも高い有意な値とされる。
ＡｌＧａＮの原料ガスには、ＴＭＡガス、トリメチルガリウム（ＴＭＧ）ガス、及びＮＨ3ガスの混合ガスを用いる。ＴＭＡガスのＴＭＧガスとの流量比を調節することで、ＡｌＧａＮにおけるＡｌ組成比を制御する。ＴＭＡガスのＴＭＧガスに対する流量比を大きくするほど、Ａｌ組成比は低下する。原料ガスにおけるＶ／ＩＩＩ比（ＮＨ3ガスに対するＴＭＡガス及びＴＭＧガスの比率）を調節することで、ＡｌＧａＮのＣ濃度を制御する。ＴＭＡガス及びＴＭＧガスはメチル基を有することから、特に炭素（Ｃ）をドーピングすることなく、Ｖ／ＩＩＩ比の制御によりＣ濃度が調節される（Ｃのオートドーピング）。Ｖ／ＩＩＩ比を小さくするほど、ＡｌＧａＮのＣ濃度が高くなる。Ｃ濃度の制御は、成長温度或いは圧力を調節しても良い。成長温度を低くするほど、或いは圧力を低くするほど、ＡｌＧａＮのＣ濃度が高くなる。
本実施形態では、ＡｌxＧａ1-xＮ、ＡｌyＧａ1-yＮ、ＡｌzＧａ1-zＮのＡｌ組成比及びＣ濃度を、以下のようにそれぞれ調節する。成長条件としては、Ｖ／ＩＩＩ比を１００〜６００程度、成長温度を１０００℃程度、圧力を５ｋＰａ程度とする。
ＡｌxＧａ1-xＮは、２００ｎｍ程度の厚みで、０．８≦ｘ≦０．９程度（例えばｘ＝０．９程度）で、Ｃ濃度が５×１０17／ｃｍ3程度〜３×１０18／ｃｍ3程度（例えば１×１０18／ｃｍ3程度）に成長する。
ＡｌyＧａ1-yＮは、２００ｎｍ程度の厚みで、０．６≦ｙ≦０．７程度（例えばｙ＝０．６程度）で、Ｃ濃度３×１０18／ｃｍ3程度〜６×１０18／ｃｍ3程度（例えば５×１０18／ｃｍ3程度）に成長する。
ＡｌzＧａ1-zＮは、２００ｎｍ程度の厚みで、０．２≦ｚ≦０．３程度（例えばｚ＝０．２程度）で、Ｃ濃度が６×１０18／ｃｍ3程度〜２×１０19／ｃｍ3程度（例えば１×１０19／ｃｍ3程度）に成長する。
以上のように、ＡｌxＧａ1-xＮ、ＡｌyＧａ1-yＮ、ＡｌzＧａ1-zＮを順次成長することにより、第１のバッファ層２上に、ＡｌＧａＮ層３ａ，３ｂ，３ｃが積層された第２のバッファ層３が形成される。
次に、図１（ｃ）に示すように、第２のバッファ層３上に電子走行層４を形成する。電子走行層４は、下層領域４ａ及び上層領域４ｂで形成される。
詳細には、ＧａＮを、その下層領域４ａが炭素（Ｃ）を高濃度に含有するように、ＡｌＧａＮ層３ｃよりもＣ濃度が高くなるように成長し、これに対して上層領域４ｂが極めて低いＣ濃度となるように、第１のバッファ層２よりも低いＣ濃度となるように成長する。
ＧａＮの原料ガスには、ＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。原料ガスにおけるＶ／ＩＩＩ比（ＮＨ3ガスに対するＴＭＧガスの比率）を調節することで、ＧａＮの下層領域のＣ濃度を制御する。ＴＭＧガスはメチル基を有することから、特に炭素（Ｃ）をドーピングすることなく、Ｖ／ＩＩＩ比の制御によりＣ濃度が調節される（Ｃのオートドーピング）。Ｖ／ＩＩＩ比を小さくするほど、ＧａＮのＣ濃度が高くなる。Ｃ濃度の制御は、成長温度或いは圧力を調節しても良い。成長温度を低くするほど、或いは圧力を低くするほど、ＧａＮのＣ濃度が高くなる。
本実施形態では、先ず、ＧａＮの下層領域４ａを２００ｎｍ程度の厚みに成長する。成長条件としては、Ｃ濃度がＡｌＧａＮ層３ｃよりも高くなるように、Ｖ／ＩＩＩ比を３０〜１００程度、成長温度を１０００℃程度、圧力を１０ｋＰａ程度とする。下層領域４ａのＣ濃度は、２×１０17／ｃｍ3程度〜１×１０20／ｃｍ3程度（例えば５×１０19／ｃｍ3程度）となる。
引き続き、ＧａＮの上層領域４ｂを１０００ｎｍ程度の厚みに成長する。成長条件としては、Ｃ濃度が第１のバッファ層２よりも低くなるように、Ｖ／ＩＩＩ比を３０００〜８０００程度、成長温度を１０００℃程度、圧力を２０ｋＰａ程度とする。上層領域４ｂのＣ濃度は、１×１０16／ｃｍ3程度〜１×１０17／ｃｍ3程度（例えば２×１０16／ｃｍ3程度）となる。
以上のように、ＧａＮを成長することにより、第２のバッファ層３上に、下層領域４ａ及び上層領域４ｂを有するＧａＮからなる電子走行層４が形成される。
次に、図１（ｄ）に示すように、電子走行層４上に電子供給層５を形成する。
詳細には、電子走行層４上にＡｌＧａＮを２０ｎｍ程度の厚みに成長する。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長条件としては、原料ガスにおけるＶ／ＩＩＩ比（ＮＨ3ガスに対するＴＭＡ及びＴＭＧの比率）を１０００程度、成長温度を１０００℃程度、圧力を１０ｋＰａ程度とする。これにより、電子走行層４上に電子供給層５が形成される。
以上により、第１のバッファ層２、第２のバッファ層３、電子走行層４、及び電子供給層５が順次積層された化合物半導体積層構造１０が形成される。
化合物半導体積層構造１０では、電子走行層４の電子供給層５との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層４の化合物半導体（ここではＧａＮ）と電子供給層５の化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
続いて、図２（ａ）に示すように、ソース電極６及びドレイン電極７を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを電子供給層５上に塗布し、ソース電極及びドレイン電極の各形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴｉ／Ａｌを、例えば蒸着法により、開口内を含むレジストマスク上に堆積する。Ｔｉの厚みは１００ｎｍ程度、Ａｌの厚みは３００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存するＴｉ／Ａｌを電子供給層５とオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層５とのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電子供給層５上にソース電極６及びドレイン電極７が形成される。
続いて、図２（ｂ）に示すように、ゲート電極８を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを電子供給層５上に塗布し、ゲート電極の形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは５０ｎｍ程度、Ａｕの厚みは３００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電子供給層５上のソース電極６とドレイン電極７との間の所定位置でショットキー接触するゲート電極８が形成される。
しかる後、ソース電極６、ドレイン電極７、ゲート電極８と接続される配線の形成等の諸工程を経て、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態では、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴを構成する化合物半導体積層構造１０において、Ｓｉ基板１とＧａＮからなる電子走行層４との間のバッファが、ＡｌＮからなる第１のバッファ層２と、ＡｌＧａＮからなる第２のバッファ層３との積層構造とされる。第１のバッファ層２は、Ｓｉ基板１と第２のバッファ層３との間におけるＳｉとＧａとの反応を抑止し、ＳｉとＡｌＧａＮとの格子定数の相違等の緩衝機能を果たす。
図３は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける各層の炭素（Ｃ）の濃度分布を示す特性図である。
第１のバッファ層２では、Ｃ濃度は極めて低濃度、例えば５×１０17／ｃｍ3程度とされる。
第２のバッファ層３では、その下面から上面に向かうほど、即ちＡｌＧａＮ層３ａ，３ｂ，３ｃの順でＣ濃度が高く、例えば１×１０18／ｃｍ3程度、５×１０18／ｃｍ3程度、１×１０19／ｃｍ3程度とされる。
電子走行層４では、その下層領域４ａでＣ濃度がＡｌＧａＮ層３ｃよりも高く、例えば５×１０19／ｃｍ3程度とされる。これに対して、上層領域４ｂでＣ濃度が第１のバッファ層２よりも低く、例えば２×１０16／ｃｍ3程度とされる。
このＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、第２のバッファ層３の全体で比較的多くの炭素（Ｃ）を含有している。また、電子走行層４の下層領域４ａで極めて高濃度にＣを含有している。Ｃの有する電子捕獲機能により、第２のバッファ層３及び電子走行層４の下層領域４ａにおける残留キャリア濃度が大幅に低減し、オフリーク電流が抑制されて耐圧が向上する。
ここで、ＡｌＧａＮバッファ層、及びＧａＮ電子走行層の下層領域のＣ濃度を有意に高くした場合、電流コラプスの発生を惹起し、また電子走行層及び電子供給層を含む化合物半導体積層構造の結晶性を悪化させる懸念がある。
電流コラプスは、化合物半導体積層構造のＣ含有量（Ｃのシート濃度）が多いほど大きくなる。本実施形態では、電子走行層のオフリーク電流の発生箇所が下層領域であることから、電子走行層４の下層領域４ａのみのＣ濃度を高くすると共に、下層領域４ａ以外（上層領域４ｂ）では可及的にＣ濃度を低くする。この構成により、電子走行層４における残留キャリア濃度の発生を十分に抑止するも、電子走行層４のＣ含有量は総量では抑えられているために電流コラプスの発生が抑制される。
化合物半導体積層構造の結晶性は、化合物半導体積層構造のＣ含有量（Ｃのシート濃度）が多いほど悪くなる。本実施形態では、化合物半導体積層構造の結晶性について、例えば全体のＣ含有量は略同等でも、化合物半導体積層構造の初期に成長する部分、即ち、化合物半導体積層構造のより下層の部分のＣ濃度が高いほど、当該結晶性に与える悪影響が強いことを見出した。
化合物半導体積層構造の初期層、ここでは第１のバッファ層となるＡｌＮの化合物半導体積層構造の結晶性に与える影響について調べた。図４は、第１のバッファ層となるＡｌＮの成長時のＶ／ＩＩＩ比と、化合物半導体積層構造のツイスト値との関係を示す特性図である。Ｖ／ＩＩＩ比が低いほど、膜中のＣ濃度が高くなる。ツイスト値は、結晶の捩れの度合いを示す値であり、結晶性の判断指標とされている。ツイスト値が低いほど結晶性が優れている。結晶の捩れは、ポテンシャルの局所的な揺らぎを起こすため、電子走行層を走行する２ＤＥＧの電子にとって散乱因子となる。更に、結晶捩れに起因してトラップ準位が発生し、電流コラプス特性の悪化にもつながるため、デバイス作製においては、高い結晶性を保つことが望まれる。
図４に示すように、Ｖ／ＩＩＩ比が低いほど、即ち初期層である第１のバッファ層のＣ濃度が高いほど、ツイスト値が高く、化合物半導体積層構造の結晶性が悪化することが判った。化合物半導体積層構造では、その成長初期に近い層であるほど、不純物である炭素（Ｃ）の結晶性に対する悪影響が大きい。バッファ層をＡｌＮ及びＡｌＧａＮの積層構造とする場合、第２のバッファ層となるＡｌＧａＮに着目すれば、同様に、化合物半導体積層構造で初期に成長する部分、即ち当該ＡｌＧａＮの初期成長部分（下層部分）のＣ濃度が高いほど、ツイスト値が高く、化合物半導体積層構造の結晶性が悪化する。
ここで、バッファ層の含有するＣの総量を低減させるべく、その下面でＣ濃度を高くして、下面から上面に向かうほどＣ濃度が低くなるようにバッファ層を形成する場合について考察する。このとき、バッファ層のＣ濃度が適度に保たれるならば、オフリーク電流を抑制することは可能である。ところが、このようにバッファ層を形成すれば、その初期成長部分（下層部分）におけるＣ濃度が高いため、結晶性の著しく劣る化合物半導体積層構造が形成されることになる。
本実施形態では、第２のバッファ層３は、その下面から上面に向かうほど高濃度に炭素（Ｃ）を含有する。即ち、第２のバッファ層３の最下層の初期成長部分（下層部分）であるＡｌＧａＮ層３ａでは低いＣ濃度で、ＡｌＧａＮ層３ｂではＡｌＧａＮ層３ａよりもＣ濃度が高く、ＡｌＧａＮ層３ｃではＡｌＧａＮ層３ｂよりもＣ濃度が高い。電子走行層４の下層領域４ａは、第２のバッファ層３の最上層であるＡｌＧａＮ層３ｃよりも高い高濃度にＣを含有する。この構成を採ることにより、化合物半導体積層構造１０の優れた結晶性を維持した状態で、第２のバッファ層３及び電子走行層４の下層領域４ａにおける残留キャリア濃度が大幅に低減し、オフリーク電流が抑制されて耐圧が向上する。更に、第１のバッファ層２は、第２のバッファ層３の最下層であるＡｌＧａＮ層３ａよりもＣ濃度が低い。これにより、化合物半導体積層構造１０の優れた結晶性がより確実に担保される。
更に本実施形態では、第２のバッファ層３が、これを構成するＡｌＧａＮ３ａ，３ｂ，３ｃにおいて、この順でＡｌ組成比が小さくなるように形成されている。ＡｌＧａＮのバッファ層において、Ａｌ組成比が下面から上面に向かうほど低値とすることで、化合物半導体積層構造１０の結晶性が更に向上する。
本実施形態では、電子走行層４が、その下層領域４ａでは上記のように高いＣ濃度とされる一方で、その他の領域（上層領域４ｂ）ではＣ濃度は極めて低い（第１のバッファ層２のＣ濃度よりも低い）。この場合、第２のバッファ層３で実現されている上記のＣ濃度分布により化合物半導体積層構造１０の全体のＣ含有量が比較的低値に抑えられることに加え、電子走行層４がその上部ではＣ濃度が急峻に低値に抑えられる。この構成を採ることにより、電流コラプスの発生が確実に抑制される。
以上説明したように、本実施形態によれば、化合物半導体積層構造１０の結晶性を良好に保ち、電流コラプスの発生を抑制するも、オフリーク電流を抑えて高い耐圧を実現する、信頼性の高いショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
（変形例）
ここで、第１の実施形態の変形例について説明する。本実施形態では、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示したが、本例では、ゲート電極がゲート絶縁膜を介して形成される、いわゆるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示する。
図５は、第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
本例では、先ず第１の実施形態と同様に、図１（ａ）〜（ｄ）及び図２（ａ）の各工程を実行する。化合物半導体積層構造１０上にソース電極６及びドレイン電極７が形成された様子を図５（ａ）に示す。
続いて、図５（ｂ）に示すように、ゲート絶縁膜１１を形成する。
詳細には、化合物半導体積層構造１０上に絶縁材料として例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ〜２００ｎｍ程度、ここでは１０ｎｍ程度に堆積する。これにより、ゲート絶縁膜１１が形成される。
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
続いて、図５（ｃ）に示すように、ゲート電極１２を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストをゲート絶縁膜１１上に塗布し、ゲート電極の形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは５０ｎｍ程度、Ａｕの厚みは３００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、ゲート絶縁膜１１上において、ソース電極６とドレイン電極７との間の所定位置にゲート電極１２が形成される。
しかる後、ソース電極６、ドレイン電極７、ゲート電極１２と接続される配線の形成等の諸工程を経て、本実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本例によれば、化合物半導体積層構造１０の結晶性を良好に保ち、電流コラプスの発生を抑制するも、オフリーク電流を抑えて高い耐圧を実現する、信頼性の高いＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
なお、本例において、電子供給層５上のゲート電極１２下に相当する部位のみにゲート絶縁膜１１を形成しても良い。この場合、電子供給層５上の他の部分（ソース電極６−ゲート電極８間の部分及びゲート電極８−ドレイン電極７間の部分）には、例えばシリコン窒化物等を堆積してパッシベーション膜を形成するようにしても好適である。
（第２の実施形態）
本実施形態では、第１の実施形態と同様にショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、第２のバッファ層の構成が異なる点で第１の実施形態と相違する。
図６及び図７は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
本例では、先ず第１の実施形態と同様に、図１（ａ）の工程を実行する。Ｓｉ基板１上に第１のバッファ層２が形成された様子を図６（ａ）に示す。
続いて、図６（ｂ）に示すように、第１のバッファ層２上に第２のバッファ層２１を形成する。
詳細には、ＡｌＧａＮを、その下面から上面に向かうほどＡｌ組成比が漸減すると共に、その下面から上面に向かうほど炭素（Ｃ）濃度が漸増するように成長する。但し、ＡｌＧａＮの下面におけるＣ濃度は、第１のバッファ層２よりも高い有意な値とされる。
ＡｌＧａＮの原料ガスには、ＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。ＴＭＡガスのＴＭＧガスとの流量比を調節することで、ＡｌＧａＮにおけるＡｌ組成比を制御する。ＴＭＡガスのＴＭＧガスに対する流量比を大きくするほど、Ａｌ組成比は低下する。原料ガスにおけるＶ／ＩＩＩ比（ＮＨ3ガスに対するＴＭＡガス及びＴＭＧガスの比率）を調節することで、ＡｌＧａＮのＣ濃度を制御する。ＴＭＡガス及びＴＭＧガスはメチル基を有することから、特に炭素（Ｃ）をドーピングすることなく、Ｖ／ＩＩＩ比の制御によりＣ濃度が調節される（Ｃのオートドーピング）。Ｖ／ＩＩＩ比を小さくするほど、ＡｌＧａＮのＣ濃度が高くなる。Ｃ濃度の制御は、成長温度或いは圧力を調節しても良い。成長温度を低くするほど、或いは圧力を低くするほど、ＡｌＧａＮのＣ濃度が高くなる。
本実施形態では、ＡｌＧａＮのＡｌ組成比及びＣ濃度を、以下のようにそれぞれ調節する。成長条件としては、Ｖ／ＩＩＩ比を１００〜６００程度、成長温度を１０００℃程度、圧力を５ｋＰａ程度とする。
ＡｌＧａＮのＡｌ組成比は、下面で０．８程度〜０．９程度、例えば０．９程度とし、上面で０．２程度〜０．３程度、例えば０．２程度として、下面から上面に向かうほど漸減するように調節する。
ＡｌＧａＮのＣ濃度は、下面で５×１０17／ｃｍ3程度〜５×１０18／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とし、上面で５×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば１×１０19／ｃｍ3程度として、下面から上面に向かうほど漸増するように調節する。
以上のように、第１のバッファ層２上に、Ａｌ組成比（上方ほど小さい）及びＣ濃度（上方ほど高い）が調節されたＡｌＧａＮからなる第２のバッファ層２１が形成される。
続いて、図６（ｃ）に示すように、第２のバッファ層２１上に電子走行層４を形成する。電子走行層４は、下層領域４ａ及び上層領域４ｂで形成される。
詳細には、ＧａＮを、その下層領域が炭素（Ｃ）を高濃度に含有するように、Ｃ濃度が第２のバッファ層２１の上面よりもＣ濃度が高くなるように成長し、これに対して上層領域が極めて低いＣ濃度となるように、第１のバッファ層２よりも低いＣ濃度となるように成長する。
ＧａＮの原料ガスには、ＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。原料ガスにおけるＶ／ＩＩＩ比（ＮＨ3ガスに対するＴＭＧガスの比率）を調節することで、ＧａＮの下層領域のＣ濃度を制御する。ＴＭＧガスはメチル基を有することから、特に炭素（Ｃ）をドーピングすることなく、Ｖ／ＩＩＩ比の制御によりＣ濃度が調節される（Ｃのオートドーピング）。Ｖ／ＩＩＩ比を小さくするほど、ＧａＮのＣ濃度が高くなる。Ｃ濃度の制御は、成長温度或いは圧力を調節しても良い。成長温度を低くするほど、或いは圧力を低くするほど、ＧａＮのＣ濃度が高くなる。
本実施形態では、先ず、ＧａＮの下層領域４ａを２００ｎｍ程度の厚みに成長する。成長条件としては、Ｃ濃度が第２のバッファ層２１の上面よりも高くなるように、Ｖ／ＩＩＩ比を３０〜１００程度、成長温度を１０００℃程度、圧力を１０ｋＰａ程度とする。下層領域４ａのＣ濃度は、１×１０19／ｃｍ3程度〜１×１０20／ｃｍ3程度（例えば５×１０19／ｃｍ3程度）となる。
引き続き、ＧａＮの上層領域４ｂを１０００ｎｍ程度の厚みに成長する。成長条件としては、Ｃ濃度が第１のバッファ層２よりも低くなるように、Ｖ／ＩＩＩ比を３０００〜８０００程度、成長温度を１０００℃程度、圧力を２０ｋＰａ程度とする。上層領域４ｂのＣ濃度は、１×１０16／ｃｍ3程度〜１×１０17／ｃｍ3程度（例えば２×１０16／ｃｍ3程度）となる。
以上のように、ＧａＮを成長することにより、第２のバッファ層２１上に、下層領域４ａ及び上層領域４ｂを有するＧａＮからなる電子走行層４が形成される。
次に、図６（ｄ）に示すように、電子走行層４上に電子供給層５を形成する。
詳細には、電子走行層４上にＡｌＧａＮを２０ｎｍ程度の厚みに成長する。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長条件としては、原料ガスにおけるＶ／ＩＩＩ比（ＮＨ3ガスに対するＴＭＡ及びＴＭＧの比率）を１０００程度、成長温度を１０００℃程度、圧力を１０ｋＰａ程度とする。これにより、電子走行層４上に電子供給層５が形成される。
以上により、第１のバッファ層２、第２のバッファ層２１、電子走行層４、及び電子供給層５が順次積層された化合物半導体積層構造２０が形成される。
化合物半導体積層構造２０では、電子走行層４の電子供給層５との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層４の化合物半導体（ここではＧａＮ）と電子供給層５の化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
続いて、図７（ａ）に示すように、ソース電極６及びドレイン電極７を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを電子供給層５上に塗布し、ソース電極及びドレイン電極の各形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴｉ／Ａｌを、例えば蒸着法により、開口内を含むレジストマスク上に堆積する。Ｔｉの厚みは１００ｎｍ程度、Ａｌの厚みは３００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存するＴｉ／Ａｌを電子供給層５とオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層５とのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電子供給層５上にソース電極６及びドレイン電極７が形成される。
続いて、図７（ｂ）に示すように、ゲート電極８を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを電子供給層５上に塗布し、ゲート電極の形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは５０ｎｍ程度、Ａｕの厚みは３００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電子供給層５上のソース電極６とドレイン電極７との間の所定位置でショットキー接触するゲート電極８が形成される。
しかる後、ソース電極６、ドレイン電極７、ゲート電極８と接続される配線の形成等の諸工程を経て、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、第２のバッファ層２１の全体で比較的多くの炭素（Ｃ）を含有している。また、電子走行層４の下層領域４ａで極めて高濃度に炭素（Ｃ）を含有している。Ｃの有する電子捕獲機能により、第２のバッファ層２１及び電子走行層４の下層領域４ａにおける残留キャリア濃度が大幅に低減し、オフリーク電流が抑制されて耐圧が向上する。
電流コラプスは、化合物半導体積層構造のＣ含有量（Ｃのシート濃度）が多いほど大きくなる。本実施形態では、電子走行層のオフリーク電流の発生箇所が下層領域であることから、電子走行層４の下層領域４ａのみのＣ濃度を高くすると共に、下層領域４ａ以外（上層領域４ｂ）では可及的にＣ濃度を低くする。この構成により、電子走行層４における残留キャリア濃度の発生を十分に抑止するも、電子走行層４のＣ含有量は総量では抑えられているために電流コラプスの発生が抑制される。
化合物半導体積層構造の結晶性は、化合物半導体積層構造のＣ含有量（Ｃのシート濃度）が多いほど悪くなる。本実施形態では、化合物半導体積層構造の結晶性について、例えば全体のＣ含有量は同等でも、化合物半導体積層構造の初期に成長する部分、即ち、化合物半導体積層構造のより下層の部分のＣ濃度が高いほど、当該結晶性に与える悪影響が強い。
本実施形態では、第２のバッファ層２１は、その下面から上面に向かうほどＣ濃度が漸増し、電子走行層４の下層領域４ａは、第２のバッファ層２１の上面よりも高い高濃度にＣを含有する。この構成を採ることにより、化合物半導体積層構造２０の優れた結晶性を維持した状態で、第２のバッファ層２１及び電子走行層４の下層領域４ａにおける残留キャリア濃度が大幅に低減し、オフリーク電流が抑制されて耐圧が向上する。更に、第１のバッファ層２は、第２のバッファ層２１の下面よりもＣ濃度が低い。これにより、化合物半導体積層構造２０の優れた結晶性がより確実に担保される。
更に本実施形態では、第２のバッファ層２１において、下面から上面に向かうほどＡｌ組成比が漸減するように形成されている。ＡｌＧａＮのバッファ層において、Ａｌ組成比が下面から上面に向かうほど低値とすることで、化合物半導体積層構造２０の結晶性が更に向上する。
本実施形態では、電子走行層４が、その下層領域４ａでは上記のように高いＣ濃度とされる一方で、その他の領域（上層領域４ｂ）ではＣ濃度は極めて低い（第１のバッファ層２のＣ濃度よりも低い）。この場合、第２のバッファ層２１で実現されている上記のＣ濃度分布により化合物半導体積層構造２０の全体のＣ含有量が比較的低値に抑えられることに加え、電子走行層４がその上部ではＣ濃度が急峻に低値に抑えられる。この構成を採ることにより、電流コラプスの発生が確実に抑制される。
以上説明したように、本実施形態によれば、化合物半導体積層構造２０の結晶性を良好に保ち、電流コラプスの発生を抑制するも、オフリーク電流を抑えて高い耐圧を実現する、信頼性の高いショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
なお、本実施形態においても、第１の実施形態の変形例と同様に、化合物半導体積層構造２０とゲート電極８との間にゲート絶縁膜を形成し、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとすることも考えられる。
（第３の実施形態）
本実施形態では、第１の実施形態及び変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図８は、第３の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路３１及び低圧の二次側回路３２と、一次側回路３１と二次側回路３２との間に配設されるトランス３３とを備えて構成される。
一次側回路３１は、交流電源３４と、いわゆるブリッジ整流回路３５と、複数（ここでは４つ）のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄとを備えて構成される。また、ブリッジ整流回路３５は、スイッチング素子３６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子３７ａ，３７ｂ，３７ｃを備えて構成される。
本実施形態では、一次側回路４１のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅが、第１の実施形態及び変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路３２のスイッチング素子３７ａ，３７ｂ，３７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、化合物半導体積層構造の結晶性を良好に保ち、電流コラプスの発生を抑制するも、オフリーク電流を抑えて高い耐圧を実現する、信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
（第４の実施形態）
本実施形態では、第１の実施形態及び変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図９は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路４１と、ミキサー４２ａ，４２ｂと、パワーアンプ４３とを備えて構成される。
ディジタル・プレディストーション回路４１は、入力信号の非線形歪みを補償するものである。ミキサー４２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態及び変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図９では、例えばスイッチの切り替えにより、出力側の信号をミキサー４２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。
本実施形態では、化合物半導体積層構造の結晶性を良好に保ち、電流コラプスの発生を抑制するも、オフリーク電流を抑えて高い耐圧を実現する、信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
（他の実施形態）
第１〜第４の実施形態及び変形例では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第４の実施形態及び変形例では、第１のバッファ層がＡｌＮ、第２のバッファ層がＡｌＧａＮ、電子走行層がＧａＮ、電子供給層がＩｎＡｌＮで形成される。また、この場合のピエゾ分極が殆ど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、化合物半導体積層構造の結晶性を良好に保ち、電流コラプスの発生を抑制するも、オフリーク電流を抑えて高い耐圧を実現する、信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第４の実施形態及び変形例では、第１のバッファ層がＡｌＮ、第２のバッファ層がＡｌＧａＮ、電子走行層がＧａＮ、電子供給層がＩｎＡｌＧａＮで形成される。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、化合物半導体積層構造の結晶性を良好に保ち、電流コラプスの発生を抑制するも、オフリーク電流を抑えて高い耐圧を実現する、信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
（付記１）ＡｌＮを材料とする第１のバッファ層と、
前記第１のバッファ層の上方に形成されたＡｌＧａＮを材料とする第２のバッファ層と
を有する化合物半導体積層構造を含み、
前記第２のバッファ層は、その下面から上面に向かうほど高濃度に炭素を含有することを特徴とする化合物半導体装置。
（付記２）前記第２のバッファ層は、そのＡｌ組成比が下面から上面に向かうほど低値とされることを特徴とする付記１に記載の化合物半導体装置。
（付記３）前記化合物半導体積層構造は、前記第２のバッファ層の上方に形成された電子走行層を有しており、
前記電子走行層は、その下層領域に炭素を含有することを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）前記下層領域は、前記第２のバッファ層の上面よりも炭素濃度が高いことを特徴とする付記３に記載の化合物半導体装置。
（付記５）前記第１のバッファ層は、前記第２のバッファ層の下面よりも炭素濃度が低いことを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
（付記６）前記第２のバッファ層は、その炭素濃度が下面から上面に向かうほど階段状に高くなることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
（付記７）前記第２のバッファ層は、その炭素濃度が下面から上面に向かうほど漸増することを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
（付記８）ＡｌＮを材料とする第１のバッファ層と、
前記第１のバッファ層の上方に形成されたＡｌＧａＮを材料とする第２のバッファ層と
を有する化合物半導体積層構造を形成するに際して、
前記第２のバッファ層を、その下面から上面に向かうほど高濃度に炭素を含有するように形成することを特徴とする化合物半導体装置の製造方法。
（付記９）前記第２のバッファ層は、そのＡｌ組成比が下面から上面に向かうほど低値とされることを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１０）前記第２のバッファ層の上方に、下層領域に炭素を含有するように電子走行層を形成することを特徴とする付記８又は９に記載の化合物半導体装置の製造方法。
（付記１１）前記下層領域は、前記第２のバッファ層の上面よりも炭素濃度が高いことを特徴とする付記１０に記載の化合物半導体装置の製造方法。
（付記１２）前記第１のバッファ層は、前記第２のバッファ層の下面よりも炭素濃度が低いことを特徴とする付記８〜１１のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１３）前記第２のバッファ層は、その炭素濃度が下面から上面に向かうほど階段状に高くなることを特徴とする付記８〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１４）前記第２のバッファ層は、その炭素濃度が下面から上面に向かうほど漸増することを特徴とする付記８〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１５）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
ＡｌＮを材料とする第１のバッファ層と、
前記第１のバッファ層の上方に形成されたＡｌＧａＮを材料とする第２のバッファ層と
を有する化合物半導体積層構造を含み、
前記第２のバッファ層は、その下面から上面に向かうほど高濃度に炭素を含有することを特徴とする電源回路。
（付記１６）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
ＡｌＮを材料とする第１のバッファ層と、
前記第１のバッファ層の上方に形成されたＡｌＧａＮを材料とする第２のバッファ層と
を有する化合物半導体積層構造を含み、
前記第２のバッファ層は、その下面から上面に向かうほど高濃度に炭素を含有することを特徴とする高周波増幅器。
１ Ｓｉ基板
２ 第１のバッファ層
３，２１ 第２のバッファ層
３ａ，３ｂ，３ｃ ＡｌＧａＮ層
４ 電子走行層
５ 電子走行層
６ ソース電極
７ ドレイン電極
８，１２ ゲート電極
１０，２０ 化合物半導体積層構造
１１ ゲート絶縁膜
３１ 一次側回路
３２ 二次側回路
３３ トランス
３４ 交流電源
３５ ブリッジ整流回路
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３７ａ，３７ｂ，３７ｃ スイッチング素子
４１ ディジタル・プレディストーション回路
４２ａ，４２ｂ ミキサー
４３ パワーアンプ

Claims (7)

  1. ＡｌＮを材料とする第１のバッファ層と、
    前記第１のバッファ層の上方に設けられ、前記第１のバッファ層から離れるほど高濃度に炭素を含有した、ＡｌＧａＮを材料とする第２のバッファ層と、
    前記第２のバッファ層の上方に設けられ、前記第２のバッファ層と接する面の近傍において炭素を含有した電子走行層と
    を有し、
    前記電子走行層の前記第２のバッファ層と接する面の近傍の炭素濃度は、前記第２のバッファ層の前記電子走行層と接する面の近傍の炭素濃度よりも高いことを特徴とする化合物半導体装置。
  2. 前記第２のバッファ層は、そのＡｌ組成比が下面から上面に向かうほど低値とされることを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記第１のバッファ層は、前記第２のバッファ層の下面よりも炭素濃度が低いことを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 前記第２のバッファ層は、その炭素濃度が下面から上面に向かうほど階段状に高くなることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
  5. 前記第２のバッファ層は、その炭素濃度が下面から上面に向かうほど漸増することを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
  6. ＡｌＮを材料とする第１のバッファ層と、
    前記第１のバッファ層の上方に形成され、前記第１のバッファ層から離れるほど高濃度に炭素を含有した、ＡｌＧａＮを材料とする第２のバッファ層と、
    前記第２のバッファ層の上方に形成され、前記第２のバッファ層と接する面の近傍において炭素を含有した電子走行層と
    を形成し、
    前記電子走行層の前記第２のバッファ層と接する面の近傍の炭素濃度は、前記第２のバッファ層の前記電子走行層と接する面の近傍の炭素濃度よりも高いことを特徴とする化合物半導体装置の製造方法。
  7. 前記第２のバッファ層は、そのＡｌ組成比が下面から上面に向かうほど低値とされることを特徴とする請求項６に記載の化合物半導体装置の製造方法。
JP2012155083A 2012-07-10 2012-07-10 化合物半導体装置及びその製造方法 Active JP6151487B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012155083A JP6151487B2 (ja) 2012-07-10 2012-07-10 化合物半導体装置及びその製造方法
US13/900,617 US9831310B2 (en) 2012-07-10 2013-05-23 Compound semiconductor device, method for producing the same, power-supply unit, and high-frequency amplifier
CN201310209732.7A CN103545361B (zh) 2012-07-10 2013-05-30 化合物半导体器件及其制造方法、电源装置和高频放大器
TW102120078A TWI581429B (zh) 2012-07-10 2013-06-06 化合物半導體裝置、其製造方法、電源供應裝置，以及高頻放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012155083A JP6151487B2 (ja) 2012-07-10 2012-07-10 化合物半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016174655A Division JP6233476B2 (ja) 2016-09-07 2016-09-07 化合物半導体装置

Publications (2)

Publication Number Publication Date
JP2014017422A JP2014017422A (ja) 2014-01-30
JP6151487B2 true JP6151487B2 (ja) 2017-06-21

Family

ID=49913493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012155083A Active JP6151487B2 (ja) 2012-07-10 2012-07-10 化合物半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US9831310B2 (ja)
JP (1) JP6151487B2 (ja)
CN (1) CN103545361B (ja)
TW (1) TWI581429B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119165B2 (ja) * 2012-09-28 2017-04-26 富士通株式会社 半導体装置
KR20140102384A (ko) * 2013-02-13 2014-08-22 한국전자통신연구원 알루미늄갈륨나이트라이드 템플릿 및 그의 제조방법 및 그의 구조
JP2014220407A (ja) * 2013-05-09 2014-11-20 ローム株式会社 窒化物半導体素子
JP6386454B2 (ja) * 2013-06-06 2018-09-05 日本碍子株式会社 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
US20150137179A1 (en) * 2013-11-19 2015-05-21 Huga Optotech Inc. Power device
JP2015170776A (ja) * 2014-03-07 2015-09-28 シャープ株式会社 窒化物半導体積層体および電界効果トランジスタ
JP2015176936A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
JP2015185809A (ja) * 2014-03-26 2015-10-22 住友電気工業株式会社 半導体基板の製造方法及び半導体装置
WO2015152411A1 (ja) * 2014-04-04 2015-10-08 古河電気工業株式会社 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ
FR3019682B1 (fr) * 2014-04-04 2016-04-29 Thales Sa Couche tampon optimisee pour transistor a effet de champ a haute mobilite
JP6527667B2 (ja) * 2014-04-18 2019-06-05 古河機械金属株式会社 窒化物半導体基板の製造方法
US9608103B2 (en) 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
US10062756B2 (en) * 2014-10-30 2018-08-28 Semiconductor Components Industries, Llc Semiconductor structure including a doped buffer layer and a channel layer and a process of forming the same
JP6656160B2 (ja) * 2014-11-07 2020-03-04 住友化学株式会社 半導体基板および半導体基板の検査方法
JP2016134563A (ja) 2015-01-21 2016-07-25 株式会社東芝 半導体装置
TW201637078A (zh) * 2015-04-01 2016-10-16 環球晶圓股份有限公司 半導體元件
JP6671124B2 (ja) * 2015-08-10 2020-03-25 ローム株式会社 窒化物半導体デバイス
JP6660631B2 (ja) * 2015-08-10 2020-03-11 ローム株式会社 窒化物半導体デバイス
JPWO2017164036A1 (ja) * 2016-03-24 2019-01-31 スタンレー電気株式会社 Ｉｉｉ族窒化物積層体の製造方法
KR20160091307A (ko) 2016-07-22 2016-08-02 주식회사 드라마앤컴퍼니 개인정보 이미지 분할을 통한 텍스트 정보 생성 장치 및 방법
JP6759886B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP6790682B2 (ja) * 2016-09-29 2020-11-25 富士通株式会社 化合物半導体装置、電源装置、及び増幅器
JPWO2019069364A1 (ja) * 2017-10-03 2019-11-14 三菱電機株式会社 高周波動作窒化物系電界効果トランジスタ
EP3486939B1 (en) 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
JP7100241B2 (ja) * 2017-12-20 2022-07-13 富士通株式会社 化合物半導体装置及びその製造方法
US10825895B2 (en) 2018-12-12 2020-11-03 Coorstek Kk Nitride semiconductor substrate
KR102526814B1 (ko) * 2019-02-05 2023-04-27 미쓰비시덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP6850383B2 (ja) * 2020-03-09 2021-03-31 株式会社東芝 半導体基板及び半導体装置
US20220029007A1 (en) * 2020-07-24 2022-01-27 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device
US11508830B2 (en) * 2020-12-03 2022-11-22 Texas Instruments Incorporated Transistor with buffer structure having carbon doped profile

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485512B2 (en) 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
JP2010239034A (ja) 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP5697012B2 (ja) * 2009-03-31 2015-04-08 古河電気工業株式会社 溝の形成方法、および電界効果トランジスタの製造方法
JP2011035065A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 半導体装置
JP5188545B2 (ja) 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
JP2011071356A (ja) * 2009-09-26 2011-04-07 Sanken Electric Co Ltd 半導体装置
JP2012009630A (ja) 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法
JP5552923B2 (ja) * 2010-06-30 2014-07-16 住友電気工業株式会社 半導体装置およびその製造方法
JP2012033575A (ja) 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP6024075B2 (ja) * 2010-07-30 2016-11-09 住友電気工業株式会社 半導体装置およびその製造方法
JP5672868B2 (ja) 2010-08-31 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
WO2012066701A1 (ja) * 2010-11-19 2012-05-24 パナソニック株式会社 窒化物半導体装置
JP2013026321A (ja) * 2011-07-19 2013-02-04 Sharp Corp 窒化物系半導体層を含むエピタキシャルウエハ
JP6015053B2 (ja) 2012-03-26 2016-10-26 富士通株式会社 半導体装置の製造方法及び窒化物半導体結晶の製造方法
US9306009B2 (en) * 2013-02-25 2016-04-05 Cree, Inc. Mix doping of a semi-insulating Group III nitride

Also Published As

Publication number Publication date
JP2014017422A (ja) 2014-01-30
CN103545361A (zh) 2014-01-29
CN103545361B (zh) 2016-06-29
TWI581429B (zh) 2017-05-01
TW201405809A (zh) 2014-02-01
US20140015608A1 (en) 2014-01-16
US9831310B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
JP6151487B2 (ja) 化合物半導体装置及びその製造方法
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
JP6018360B2 (ja) 化合物半導体装置及びその製造方法
JP5634681B2 (ja) 半導体素子
JP5895666B2 (ja) 化合物半導体装置及びその製造方法
US9496380B2 (en) Compound semiconductor device comprising compound semiconductor layered structure having buffer layer and method of manufacturing the same
TWI469343B (zh) 化合物半導體裝置及其製造方法
JP6069688B2 (ja) 化合物半導体装置及びその製造方法
JP2013197313A (ja) 化合物半導体装置及びその製造方法
US20120320642A1 (en) Compound semiconductor device and method of manufacturing the same
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP2014027187A (ja) 化合物半導体装置及びその製造方法
JP6233476B2 (ja) 化合物半導体装置
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
US10847642B2 (en) Compound semiconductor device and fabrication method
JP2017085014A (ja) 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160907

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160915

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20161104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170525

R150 Certificate of patent or registration of utility model

Ref document number: 6151487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150