CN101611471B - 场效应晶体管用外延基板 - Google Patents

场效应晶体管用外延基板 Download PDF

Info

Publication number
CN101611471B
CN101611471B CN200880004854XA CN200880004854A CN101611471B CN 101611471 B CN101611471 B CN 101611471B CN 200880004854X A CN200880004854X A CN 200880004854XA CN 200880004854 A CN200880004854 A CN 200880004854A CN 101611471 B CN101611471 B CN 101611471B
Authority
CN
China
Prior art keywords
substrate
resilient coating
layer
gan
purity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880004854XA
Other languages
English (en)
Other versions
CN101611471A (zh
Inventor
秦雅彦
佐泽洋幸
西川直宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN101611471A publication Critical patent/CN101611471A/zh
Application granted granted Critical
Publication of CN101611471B publication Critical patent/CN101611471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种场效应晶体管用外延基板，场效应晶体管用外延基板在衬底基板和工作层之间设有含有Ga的氮化物系III-V族半导体外延结晶，氮化物系III-V族半导体外延结晶含有(i)、(ii)及(iii)。(i)第一缓冲层，其含有Ga或Al，并且包括添加了元素周期表中处于与Ga同一周期且原子序号小的补偿杂质元素的高电阻结晶层；(ii)第二缓冲层，其层叠于第一缓冲层的工作层侧，并含有Ga或Al；(iii)高纯度外延结晶层，其设于高电阻结晶层和工作层之间，并不含有或含有能够维持耗尽状态的程度的微量受主杂质。

Description

场效应晶体管用外延基板
技术领域
本发明涉及使用了氮化物III-V族半导体的场效应晶体管(以下称作FET)用外延基板。
背景技术
使用了氮化物III-V族半导体的场效应晶体管(以下称作GaN-FET)为按照将GaN层作为沟道层驱动的方式构成的场效应晶体管，与以现有的GaAs、AlGaAs、InGaAs、InGaP、AlInGaP等外延半导体结晶层为沟道层的结构的FET相比，具有高的耐压、耐压性高、构成材料的环境负荷小等，因此，近年来成为备受关注的元件。
GaN-FET从工作层的结构来看有各种形式，但特别是将在晶格常数不同的氮化物半导体材料的边界附近感应的二维电子气体(以下称作2DEG)作为沟道驱动的形式被称作GaN-HEMT，在上述特征的基础上，兼备高频特性优良的具有高的电力密度等特性，强烈期待其实用化。
GaN-HEMT如下制作，通过分子束外延法(以下称作MBE法)、有机金属气相成长法(以下称作MOVPE法)等在衬底基板上层叠外延结晶，通过光刻法将其加工成所希望的器件形状。作为这种GaN-HEMT的结构例，例如可参考文献。
作为用于这样的GaN-HEMT用的外延基板的制作的半导体结晶的层叠方法例如使用MOVPE法的情况下，将单晶蓝宝石、单晶硅碳化物(以下称作SiC)、单晶硅等衬底基板在反应炉中加热，且向其中依次供给原料气体即三甲基镓、镓铝、氨、掺杂剂气体，通过使其在基板上热分解，依次堆积AlN缓冲层、未掺杂GaN层(以下称作ud-GaN)、未掺杂AlGaN(以下称作ud-AlGaN)、n性AlGaN(以下称作n-AlGaN)，由此可得到规定层结构的外延基板。
在上述示例的层结构的情况下，2DEG在ud-AlGaN层和ud-GaN层的界面形成，其成为沟道，作为FET而作用。AlN缓冲层及ud-GaN层的不含有沟道的下层侧(以下成为ud-GaN缓冲层)是为缓和所使用的衬底基板和沟道形成层的晶格常数差、热膨胀系数差带来的外延成长时的错误匹配且形成缺陷少的沟道层而导入的。上述的单晶蓝宝石、SiC、单晶硅等衬底基板都在与GaN结晶之间具有大的晶格常数差和热膨胀率差，因此，在使用有这些基板的FET的制作中，ud-GaN缓冲层首先具有充分的缓冲效果，因此，其通常厚地(通常为1μm以上)成长。对于这样的缓冲层，例如可参照“III族氮化物半导体”、“赤崎勇编著、倍风馆(1999)p157。
以下，由于通常的理论，而将“III族氮化物半导体”、“赤崎勇编著、倍风馆(1999)p157、p291中的担任AlN缓冲层作用的层称作第一缓冲层，将担任ud-GaN缓冲层作用的层称作第二缓冲层。GaN-HEMT的工作中，从源电极注入的电流只通过沟道部流入漏电极是理想的，不优选电流流过第一缓冲层、第二缓冲层。如果相反，电流流过第一缓冲层、第二缓冲层，则即使因对栅电极施加电流而使沟道电耗尽，源电极和漏电极间流过的电流也不会被完全阻断。由此，会引起夹断特性恶化、漏极漏泄电流增加等问题。另外，该不需要的电流成分具有与2DEG不同的低的移动度，因此，在以高频电压驱动栅电极时，会引起频率分散等不良影响。进而，这些不优选的不需要的电流也流入相邻的其他元件，引起使邻接元件的阈值电压变动等干扰。
为避免FET中产生的上述各种问题，高电阻化至下述程度是有效的，将第一缓冲层、第二缓冲层或其局部绝缘，即只有与沟道电流的大小相比可忽视影响的程度的电流流过。当在该部分形成高电阻的层时，从源电极流入的电子被该层阻断，在其下部不能溢出，因此，FET容易夹断。另外，通常氮化物III-V族单晶的化学、物理稳定性极高，进行到达基板的程度的深的元件分离加工极其困难，但这样导入了高电阻层的情况下，若只是对到达高电阻层的深度实施元件分离加工，则也能够容易地防止对邻接元件的干扰。
但是，使高电阻的氮化物III-V族单晶外延成长是不容易的。以通常条件进行外延成长的氮化物III-V族单晶例如即使不故意地添加杂质，也容易显示n型这样高的传导性。作为其理由有下述解释：由于氮化物III-V族单晶以较高温度成长，故而分离压高的氮原子容易从结晶中脱离，而其空穴发生自由电子；在气相成长法中，通过容易从大气中混入的杂质即氧的混入而在氮化物III-V族单晶中拥有浅的施主能级，容易发生自由电子，且给予2n型的传导性。对于GaN结晶显示的n型传导性的原因，例如可参照Chris G.Van de Walle，Catherine Stampfl，J.Crystal Growth189/190(1998)505-510。
另外，也有结晶的层叠结构引起的原因。即，如上所述，氮化物III-V族单晶在与衬底基板上之间具有大的晶格常数差，因此，结晶中大量存在各种结晶缺陷。该缺陷在缺陷种中具有固有的能级，其中的某个容易离子化，给结晶带来导电性。
作为将外延结晶半导体高电阻化的对策之一，有向结晶中导入电荷补偿型杂质的方法。电荷补偿型杂质是指在禁带(forbidden band)中收容电子的深的能级的杂质。流过含有该杂质的电子迅速地被该能级捕获并束缚。因此，大量掺杂有该杂质的半导体材料作为电阻极高的层而起作用。这种对策带来的高电阻层的实现和适用于FET时的效果是众所周知的，例如砷化镓系半导体装，在外延成长后的AlGaAs半导体结晶中掺杂氧而形成深的受主能级，且实现高电阻的外延层的例子可在Sasajima Y.，FukuharaN.，Hata M.，Maeda T.，Okushi，H.，Power Semiconductor Materialsand Devices Symposium，425-430(1997)中参考。另外，得到将该外延层适用于FET的缓冲层的良好的夹断特性的例子在可在专利第2560562号公报中参照。
这种对策可期待为在氮化镓系半导体中也有效，且进行并报告了所有的各种探讨。例如在D.S.Katzer，D.F.Storm，S.C.Binari，J.A.Roussos，B.V.Shanabrook，J.Crystal Growth 251(2003)481-486.中报告有使用了通过MBE法在GaN结晶中掺杂了铍(Be)的缓冲层的GaN-HEMT。据此，报告有，GaN层通过掺杂铍，横方向的漏泄电流也降低三行，在缓冲层使用该层的FET中，夹断特性显著提高。
另外，J.B.Webb，H.Tang，S.Rolfe，J.A.Bardwell，Appl.Phys.Lett.，75(1999)953.中报告有在通过MBE将碳(C)掺杂于GaN结晶中的缓冲层上外延成长AlGaN/GaN的异质结的例子。据此，报告有，通过掺杂碳，得到电阻率106Ωcm和电阻极高的GaN缓冲层，且层叠于其上的AlGaN/GaN异质结所感应的2DEG得到移动度1200cm2/VS这样良好的特性。
根据这样的报告，将这些杂质掺杂到GaN层中，在适用于FET时，可对FET的特性改善期待一定的效果。
但是，在上述的现有技术中，存在以下这样制造上的问题。已知铍具有极强的毒性，安全性及对环境的负荷极大，对制造的适用未必现实。而且，对于碳而言，其原子半径比构成氮化镓结晶的镓原子(以下为Ga)、氮原子(以下为N)更显著地大(Ga；
Figure GSB00000513789600041
N；
Figure GSB00000513789600042
C；)，当高浓度地向结晶中掺杂时，使结晶晶格间紊乱，使结晶性恶化。
另外，MOVPE法中，作为碳的原料气体，通常使用四溴化碳及四氯化碳等，但由于它们在分子内具有溴及氯，故而当导入反应炉时会产生溴气及氯气，该气体对外延层进行腐蚀而使结晶性降低。另外，GaN结晶成长中，作为镓原料气体通常使用四甲基镓及四乙基镓，但已知在它们作为Ga进行结晶化的反应中，同时会放出C，其被混入外延层中。该混入量根据气层成长的参数即成长速度、成长压力等而敏锐地变化。即，MOVPE法中，C浓度如其他掺杂材料那样只通过C前体向反应炉的流入量控制是难以高精度地控制的。
另外，即使能够避免上述那样制造上的问题点来制造，当补偿杂质存在于层中时，有时对FET特性带来其他不良情况。即，由于补偿杂质在本来的正常状态下将电子捕获使其不动，因此，通过补偿杂质在沟道层附近扩散，也对与FET作用相关的沟道电子的行进本身带来影响。该影响成为1-5特性下的弯折400的发生等对FET不优选的波形的紊乱。
发明内容
本发明的目的在于，提供一种可解决现有技术的上述问题点的场效应晶体管用外延基板。
本发明者为了解决上述课题而进行了探讨，最终完成了本发明。
本发明提供如下(1)～(12)。
(1)一种场效应晶体管用外延基板，
其在衬底基板和工作层之间设有含Ga的氮化物系III-V族半导体外延结晶，其中，氮化物系III-V族半导体外延结晶含有(i)、(ii)及(iii)：
(i)第一缓冲层，其含有Ga或Al、并且包括添加了元素周期表中处于与Ga同一周期且原子序号小的补偿杂质元素的高电阻结晶层；
(ii)第二缓冲层，其层叠于第一缓冲层的工作层侧，并含有Ga或Al；
(iii)高纯度外延结晶层，其设于高电阻结晶层和工作层之间，并不含有或含有能够维持耗尽状态的程度的微量受主杂质。
(2)如(1)所述的基板，其中，第一缓冲层中包含的补偿杂质选自由V、Cr、Mn及Fe构成的组。
(3)如(2)所述的基板，其中，第一缓冲层中包含的补偿杂质为Mn。
(4)如(1)～(3)中任一项所述的基板，其中，第一缓冲层中包含的补偿杂质浓度为1E10cm-3～1E20cm-3。
(5)如(1)～(4)中任一项所述的基板，其中，第一缓冲层包含AlN或GaN。
(6)如(5)所述的基板，其中，第一缓冲层包含AlN。
(7)如(1)～(6)中任一项所述的基板，其中，第二缓冲层包含AlxGa1- xN(0≤x≤0.2)。
(8)如(1)～(7)中任一项所述的基板，其中，第二缓冲层的厚度为
Figure GSB00000513789600051
以上。
(9)如(1)～(8)中任一项所述的基板，其中，高纯度外延结晶层中包含的受主杂质选自由Mg、Mn及Zn构成的组。
(10)如(1)～(9)中任一项所述的基板，其中，高纯度外延结晶层的厚度为
Figure GSB00000513789600052
以上。
(11)如(1)～(10)中任一项所述的基板，其中，高纯度外延结晶层的基于(0004)面的XRD摆动曲线的半宽值为3000秒以下。
(12)一种场效应晶体管，其是使用(1)～(11)所述的基板而得到的。
附图说明
图1是表示本发明实施方式的示意结构图；
图2是MOVPE用成长直至的概略图；
图3表示实施例2中得到的GaN-HEMT的示意结构；
图4表示实施例2中得到的GaN-HEMT样品(d)的施加DC电压时的电流-电压特性；
图5表示实施例2中得到的GaN-HEMT样品(e)的施加DC电压时的电流-电压特性；
图6表示实施例2中得到的GaN-HEMT样品(f)的施加DC电压时的电流-电压特性。
符号说明
1衬底基板
2AlN第一缓冲层
3AlGaN第二缓冲层
4ud-GaN高纯度外延结晶层
5ud-AlGaN层
10FET用外延基板
100、101、106质流控制器
102恒温层
103容器
104、118高压气缸
105、119减压阀
107反应炉
108电阻加热器
110基板支架
112排气口
301源电极
302栅电极
303漏电极
304元件分离槽
400弯折
具体实施方式
FET用外延基板
参照附图说明本发明。图1是用于说明本发明实施方式的GaN-HEMT用外延基板的示意层结构图。
FET用外延基板10具有在衬底基板1上设有含有Ga的氮化物系III-V族半导体外延结晶、且在其上设有工作层的层结构。详细而言，在衬底基板1上按顺序层叠有掺杂有Mn的AlN第一缓冲层2、掺杂有Mn的AlGaN第二缓冲层3及ud-GaN的高纯度外延结晶层4。含有Ga的氮化物系III-V族半导体外延结晶含有AlN第一缓冲层2、第二缓冲层3、高纯度外延结晶层4。另外，在高纯度外延结晶层4上层叠有ud-AlGaN层5作为工作层。下面，对各层进行说明。
衬底基板
衬底基板例如包含蓝宝石单晶、SiC、单晶硅。衬底基板通常为半绝缘性、导电性，优选半绝缘性。由于对于结晶成长产生的缺陷少的基板市场有售，故而只要使用该基板即可。
第一缓冲层
第一缓冲层含有Ga或Al，优选含有AlN、GaN，更优选含有AlN。另外，第一缓冲层含有高电阻结晶层。
图1中，AlN第一缓冲层2中掺杂有Mn。因此AlN第一缓冲层2成为高电阻结晶层。Mn是为使缓冲层成为高电阻结晶层而掺杂的补偿杂质元素之一例，补偿杂质元素不限于Mn。补偿杂质元素只要是在元素周期表中处于同一周期且原子序号小的元素即可。例如，代替Mn也可以是V、Cr、Fe。补偿杂质掺杂浓度通常为1E10cm-3以上、优选为1E13cm-3以上、更优选为1E15cm-3以上且通常在5E20cm-3以下、优选为1E20cm-3以下，更优选为1E19cm-3以下。本实施方式中，在AlN第一缓冲层2、AlGaN缓冲层3这两者中掺杂Mn而将两层制成高电阻结晶层，但只要将AlN第一缓冲层2制成高电阻结晶层即可。
第一缓冲层的厚度通常为从生产性和效果的平衡的观点来看，优选为以上，更优选为
Figure GSB00000513789600073
以上，且优选为
Figure GSB00000513789600074
以下。
这样，通过将AlN第一缓冲层2制成高电阻结晶层，能够有效地阻止用于FET工作的电流流到工作层之外。
第二缓冲层
第二缓冲层含有Ga或Al，优选含有AlxGa1-x。x通常满足0≤x≤0.2，优选0≤x≤0.1，更优选0≤x≤0.2。
图1中，与AlN第一缓冲层2同样，AlGaN第二缓冲层3中掺杂有Mn。由此，AlGaN第二缓冲层3成为高电阻结晶层。第二缓冲层的补偿杂质元素只要在元素周期表中处于与Ga同一周期且原子序号小的元素即可，例如为V、Cr、Mn、Fe，优选为Mn。补偿杂质掺杂浓度通常为1E10cm-3以上，优选为1E13cm-3以上，更优选为1E15cm-3以上且通常为5E20cm-3以下，优选为1E20cm-3以下，更优选为1E19cm-3以下。AlGaN第二缓冲层3的厚度优选为
Figure GSB00000513789600081
以上，更优选为
Figure GSB00000513789600082
以上，特别优选为
Figure GSB00000513789600083
以上，且通常为
Figure GSB00000513789600084
以下。
如本实施方式那样，通过将AlN第一缓冲层2、AlGaN第二缓冲层3制成高电阻结晶层，能够有效地阻止用于FET工作的电流流到工作层之外。
高纯度外延结晶层
高纯度外延结晶层设于高电阻结晶层和工作层之间。另外，高纯度外延结晶层不含有或含有耗尽状态的程度的微量受主杂质。
图1中，满足上述的ud-GaN高纯度外延结晶层4是为了使在ud-AlGaN层5中产生的2DEG顺利地流过源-漏极间而设置的。
高纯度外延结晶层的厚度优选为
Figure GSB00000513789600085
以上，更优选为
Figure GSB00000513789600086
以上，特别优选为以上，且通常为
Figure GSB00000513789600088
以下。
另外，高纯度外延结晶层的基于(0004)面的XRD摇摆曲线的半宽值通常为3000秒以下。
工作层
工作层例如含有ud-AlGaN。工作层的厚度只要设定为获得所希望的夹断电压深度、gm特性即可。若太厚，则对高纯度外延结晶层的晶格失谐的影响增大，结晶劣化，若薄，则有栅极耐压劣化的弊端，因此，优选为
Figure GSB00000513789600089
以上，更优选为以上，特别优选为以上，且优选为
Figure GSB000005137896000812
以下，更优选为以下，特别优选为
Figure GSB000005137896000814
以下。
外延基板的制造方法。
本发明的FET用外延基板例如只要使用MOVPE法、MBE法、氰化物气相成长法等并利用层叠外延结晶的方法制造即可。
图2是MOVPE用成长装置的概略图。图2的装置中，高压气缸118内的载气通过减压阀119由质流控制器(MFC)101控制流量，被导入被恒温层102控制成所希望的温度的容器103内，在容器103内的III族原料中起泡。通过起泡，容器103的空隙被由恒温层102的温度决定蒸气压的III族原料充满，与蒸气压和载气流量相对应的量的III族原料气体被导入反应炉107。
这样控制的III族原料的流量通常在10E-3～10E-5mol/min的范围内。作为III族原料，例如有三甲基镓(TMG)、三乙基镓(TEG)等烷基镓、三甲基铝(TMG)、三乙基铝(TEG)等烷基铝。它们只要以所希望的组成单独或混合使用即可。作为原料，只要使用MOVPE用的市售产品即可。
V族原料被充填在高压气缸104中，由减压阀105减压，接着由MFC106控制流量，导入反应炉107内。V族原料的导入量通常为III族原料气体的50倍～400倍。V族原料例如有氨。氨只要使用市场销售的结晶成长所需的高纯度的氨即可。
接着，充填于高压气缸118内的载气由减压阀119减压，由MFC100控制流量后，也被导入反应炉107。载气的流量通常在10SLM～200SLM的范围内。
在反应炉107内设置有保持衬底基板1的石墨制的基板支架110。基板支架110具有旋转机构。另外，背面靠近设置有电阻加热器(未图示)，其可通过基板支架110从背面对衬底基板1进行加热。在AlN缓冲层成长时，加热只要按照衬底基板1的表面温度达到通常约650℃～约800℃的方式进行即可。另外，在GaN缓冲层下部及GaN沟道层、AlGaN肖特基层成长时，加热只要按照衬底基板1的表面温度达到通常约950℃～约1150℃的方式进行即可。被导入反应炉107的原料气体蒸汽在衬底基板1的表面附近被热分解，在衬底基板1上作为结晶成长。残留气体及未分解气体从排气口112排出。通过向反应炉107内导入各种原料气体，可成长掺杂/不掺杂补偿杂质及Si的GaN结晶、AlGaN结晶、AlN结晶。
补偿杂质的原料例如为双环戊二烯基锰(EtCp2Mn)之类的锰化合物。由于结晶成长所需的高纯度的原料市场有售，故而使用该原料即可。补偿杂质原料只要通过与III族原料相同的方法导入反应炉107内即可。
硅原料例如为乙硅烷、单硅烷。由于结晶成长所需的高纯度的硅原料市场有售，故而使用该原料即可。硅原料只要通过与V族原料相同的方法导入反应炉107内即可。
载气例如为氢气、氮气。它们可单独或混合使用。由于结晶成长所需的高纯度的氢气、氮气市场有售，故而使用该原料即可。
其次，参照图2对具有通过MOVPE法成长的FET用掺杂有Mn的氮化物结晶的、图1所示的层结构的GaN-HEMT的制作例进行说明。
在洗净的衬底基板1上成长了规定厚度的掺杂有Mn的AlN第一缓冲层2后，将衬底基板1的温度变更为规定的温度，切换III族原料气体，使掺杂有Mn的AlGaN第二缓冲层3成长为规定的厚度。作为衬底基板1，可使用蓝宝石单晶硅基板、SiC基板、单晶硅基板等。这些基板优选半绝缘性的基板，但不能使用导电性的基板。这些基板中结晶成长必定产生的缺陷少的基板市场有售，故而只要使用该基板即可。其次，停止锰原料气体的导入，使ud-GaN高纯度外延结晶层成长为规定的厚度。接着，切换原料气体，以规定的厚度成长ud-GaN层5。这样得到图1所示的构造的FET用外延基板10。
AlN第一缓冲层2的厚度通常为
Figure GSB00000513789600101
从生产性和效果的平衡的观点考虑，优选为
Figure GSB00000513789600102
更优选为
Figure GSB00000513789600103
也可以使用具有同样厚度的GaN缓冲层来代替AlN第一缓冲层2。该情况下，按照成为所希望的组成的方式变更原料气体，除此之外，只要以与AlN第二缓冲层2相同的方法成长即可。
AlGaN第二缓冲层3的厚度只要通过如下方式来决定即可，即，AlGaN第二缓冲层3的电阻非常高且对其上的ud-GaN高纯度外延结晶层4赋予良好的结晶性。结晶性的判定可通过XRD的摇摆曲线测定进行。作为作为测定对象的结晶面，例如可使用(0002)面。在测定该面时，作为得到良好的特性的标准，峰的半宽值为300秒以下。AlGaN第二缓冲层3的厚度主要依赖于成长条件，优选为
Figure GSB00000513789600104
以上，更优选为以上，特别优选为
Figure GSB00000513789600106
以上。上限优选位
Figure GSB00000513789600107
以下。
ud-GaN高纯度外延结晶层4的厚度薄时，AlGaN第二缓冲层3的补偿杂质所形成的深水平影响2DEG，使电流电压特性产生弯折等，因此，优选为厚度厚，优选为
Figure GSB00000513789600111
以上，更优选为
Figure GSB00000513789600112
以上，特别优选为
Figure GSB00000513789600113
以上。上限通常为
Figure GSB00000513789600114
以下。
ud-AlGaN层5的厚度只要设定为可获得所希望的夹断电压深度、gm特性即可。若太厚则对与ud-GaN高纯度外延结晶层4的晶格失谐的影响增大，结晶劣化，若薄则有栅极耐压劣化的弊端，因此，优选为
Figure GSB00000513789600116
以上，更优选为
Figure GSB00000513789600117
特别优选为
Figure GSB00000513789600118
ud-GaN高纯度外延结晶层4如上所述，即使为非掺杂的GaN结晶，也具有n型的导电性。ud-AlGaN层5也同样，该层的电子被供给于沟道，形成2DEG。因此，为了调整沟道的电子浓度，也可以使用掺杂硅等成长的n-AlGaN层来代替ud-AlGaN层5。但是，在使用n-AlGaN层时，因杂质散乱而可能使2DEG的移动度降低。为避免该情况，也可以采用ud-AlGaN/n-AlGaN的层叠结构。该情况下，只要设定为ud-AlGaN层和N-AlGaN层的总计达到上述厚度即可。
AlxGa1-xN第二缓冲层3的Al组成x只要在不使un-GaN高纯度外延结晶层4的结晶性劣化的范围内选择即可，通常为0≤x≤0.2，优选为0≤x≤0.1，更优选为0≤x≤0.05。
ud-AlGaN层5的Al组成比通过其厚度、所希望的2DEG浓度、栅极耐压等决定。即，若增大组成比，则理论上有更多的2DEG产生，因此，可将晶体管工作大电流化，且栅极耐压也提高。另一方面，由于与ud-GaN高纯度外延结晶层4的晶格常数差增大，故而特别是在层的厚度厚时容易发生结晶缺陷，相反可能会导致栅极耐压的劣化。因此，优选在10％～40％的范围内进行设定，更优选为15％～35％，特别优选20％～30％。
对于AlN第一缓冲层2及AlGaN第二缓冲层3中的各补偿杂质掺杂浓度，在所希望的电阻值和自然掺杂有AlN结晶的基底n型杂质浓度，即自然掺杂的n型杂质浓度高，且设计好的层的厚度薄的情况下，提高掺杂浓度。相反，在自然掺杂的n型杂质的浓度低，且加厚设计层的情况下，掺杂浓度也可以低。从这些点和向补偿杂质的GaN外延结晶中固溶存在限制以及若浓度太高则结晶性恶化等考虑，补偿杂质掺杂浓度优选为1E10～5E20cm-3，更优选为1E13～1E20cm-3，特别优选为1E15～1E19cm-3。
ud-GaN高纯度外延结晶层4的受主的掺杂浓度为该层能够耗尽的下限的浓度。若过高，则剩余的受主也会捕捉沟道的电子，引起弯折的发生等。该浓度依赖于ud-GaN高纯度外延结晶层4的基底浓度。若基底浓度高，则提高掺杂浓度。即使基底浓度低且不掺杂受主，在ud-GaN高纯度外延结晶层4耗尽时也可以不进行掺杂。通常由0cm-3～1E17cm-3的范围决定。
以上对本发明的GaN-HEMT的例子的情况进行了说明，但通过改变ud-GaN高纯度外延结晶层4上部的构造，可制作其他FET构造的MODFET-MESFET、MISFET用外延基板等。
通过将FET用外延基板10制成以上那样的层结构，可提供具有良好的夹断特性、良好的元件间分离性、良好的频率分散性的FET用氮化物系外延成长半导体结晶。另外，可以以高的安全性和高的浓度稳定性制造具有上述那样的优良的特性的半导体结晶，其工业上的意义极大。
实施例
通过实施例进一步详细说明本发明，但本发明不受实施例限制。
实施例1
使用图2所示的装置如下制作图1所示的层结构的FET用外延基板。将蓝宝石单晶基板加热到600℃，将作为载气的氢气设为60SLM、氨设为40SLM，从恒温槽温度设定为30℃的容器流过40sccmTMA，且从恒温槽温度设定为30℃的容器流过双环戊二烯基(英文：ビスシクロペンタジエニル)(样品(a)为0sccm，样品(b)为200sccm，样品(c)为1000sccm)，成长
Figure GSB00000513789600121
的AlN第一缓冲层。此时的成长速度为
Figure GSB00000513789600122
将基板温度升温至1040℃，将TMA流量设为0sccm后，从恒温槽温度设定为30℃的容器流过40sccmTMG，接着，从恒温槽温度设定为30℃的容器流过双环戊二烯基(样品(a)为0sccm，样品(b)为200sccm，样品(c)为1000sccm)，成长
Figure GSB00000513789600123
的AlGaN第二缓冲层。此时的成长速度为
Figure GSB00000513789600124
接着，将基板降温至室温附近之后，从反应炉取出。
样品(c)的FET用外延基板的第二缓冲层中的Mn浓度通过SIMS分析求出，结果为2E19cm-3。分别测定样品(a)、(b)、(c)的FET用外延基板的片电阻。样品(a)为434Ω/□，样品(b)为8000Ω/□，样品(c)为46811Ω/□。由此得知：Mn被混入结晶中，形成的深水平有效地补偿和减少了自然掺杂的n型载流子，得到了极高电阻率的外延半导体结晶。
实施例2
使用图2所示的装置制作图3所示的层结构的GaN-HEMT。图3中，与图1中各部分对应的部分标注同一符号。首先，将作为衬底基板1的蓝宝石单晶基板加热至600℃，将作为载气的氢气设为60SLM、氨设为40SLM，从恒温槽温度设定为30℃的容器流过40sccmTMA，且从恒温槽温度设定为30℃的容器流过双环戊二烯基(样品(d)为0sccm，样品(e)、(f)为1000sccm)，成长
Figure GSB00000513789600131
的AlN第一缓冲层2。此时的成长速度为
Figure GSB00000513789600132
将基板温度升温至1040℃，将TMA流量设为0sccm后，从恒温槽温度设定为30℃的容器流过40sccmTMG，接着，从恒温槽温度设定为30℃的容器流过双环戊二烯基(样品(d)为0sccm，样品(e)、(f)为1000sccm)，层叠的GaN第二缓冲层3。
将双环戊二烯基流量设为0sccm，作为高纯度外延结晶层，(样品(e)为100sccm，样品(d)、(f)为1000sccm)成长ud-GaN高纯度外延结晶层4。
将TMG的流量变更为100sccm，从高温槽温度30℃的容器流过33sccmTMA，成长250℃的Al组成0.25的ud-AlGaN层5。此时的成长速度为
Figure GSB00000513789600134
将基板温度降温至室温附近，从反应炉取出。对得到的试样通过光刻法形成保护层图案之后，通过使用了氯气的ECR等离子干式蚀刻形成达到
Figure GSB00000513789600135
深度的元件分离槽304。干式蚀刻的条件为，氯压力1.5E-2Pa，等离子电流400微瓦，施加电压80V，此时的蚀刻速率为
Figure GSB00000513789600136
同样，通过光刻法将保护层开口形成为源电极及漏电极形状，并通过蒸镀法将Ti/Al/Ni/Au金属膜层叠为的厚度。其次，将试样浸渍到丙酮中，由此，在提起抗蚀剂和金属膜之后，在氮气氛内800℃下实施30秒RTA处理，形成源电极301和漏电极303。
同样，通过光刻法形成电极形状的开口，并通过氧等离子体对开口部进行灰化处理。灰化的条件为：氧压力130Pa、等离子体电力100W、灰化时间1分钟。接着，通过蒸镀法将Ni/Au金属膜形成为的厚度，并利用与源电极相同的方法提离(lift-off)，形成栅电极302。通过与栅电极相同的方法形成焊盘电极。
这样，制作图3所示的结构的栅极长度2μm、栅极宽度30μm的GaN-HEMT。
测定GaN-HEMT的施加DC电压时的电流-电压特性。图4、图5、图6中分别表示样品(d)、(e)、(f)的结果。在GaN层中掺杂有Mn的样品(e)、(f)中，施加了-7V栅电压的情况下，漏电流为零(即夹断)，但未掺杂的样品(d)中不为零，即未夹断。另外，同样比较掺杂了Mn的(e)与(f)，结果在高纯度外延结晶层薄的样品(e)中，在电流-电压曲线上发生弯折。
产业上的可利用性
本发明的场效应晶体管用外延基板适合用于具有良好特性的FET的制造。若使用场效应晶体管用外延基板，则可安全且浓度控制性良好地生产FET。

Claims (11)

1.一种场效应晶体管用外延基板，
其在衬底基板和工作层之间设有含Ga的氮化物系III-V族半导体外延结晶，其中，
氮化物系III-V族半导体外延结晶含有(i)、(ii)及(iii)：
(i)第一缓冲层，其含有Ga或Al、并且包括添加了元素周期表中处于与Ga同一周期且原子序号小的补偿杂质元素的高电阻结晶层；
(ii)第二缓冲层，其层叠于第一缓冲层的工作层侧，并含有Ga或Al、并且包括添加了在元素周期表中处于与Ga同一周期且原子序号小的元素作为补偿杂质元素的高电阻结晶层；
(iii)高纯度外延结晶层，其设于高电阻结晶层和工作层之间，并不含有或含有能够维持耗尽状态的程度的微量受主杂质，
第一缓冲层中包含的补偿杂质浓度为1E10cm-3～1E20cm-3。
2.如权利要求1所述的基板，其中，
第一缓冲层中包含的补偿杂质选自由V、Cr、Mn及Fe构成的组。
3.如权利要求2所述的基板，其中，
第一缓冲层中包含的补偿杂质为Mn。
4.如权利要求1所述的基板，其中，
第一缓冲层包含AlN或GaN。
5.如权利要求4所述的基板，其中，
第一缓冲层包含AlN。
6.如权利要求1所述的基板，其中，
第二缓冲层包含AlxGa1-xN，式中0≤x≤0.2。
7.如权利要求1所述的基板，其中，
第二缓冲层的厚度为
Figure FDA00001939675000011
以上。
8.如权利要求1所述的基板，其中，
高纯度外延结晶层中包含的受主杂质选自由Mg、Mn及Zn构成的组。
9.如权利要求1所述的基板，其中，
高纯度外延结晶层的厚度为
Figure FDA00001939675000012
以上。
10.如权利要求1所述的基板，其中，
高纯度外延结晶层的基于(0004)面的XRD摆动曲线的半宽值为3000秒以下。
11.一种场效应晶体管，
其是使用权利要求1～10中的任一项所述的基板而得到的。
CN200880004854XA 2007-02-16 2008-02-12 场效应晶体管用外延基板 Active CN101611471B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP036626/2007 2007-02-16
JP2007036626 2007-02-16
PCT/JP2008/052602 WO2008099949A1 (ja) 2007-02-16 2008-02-12 電界効果トランジスタ用エピタキシャル基板

Publications (2)

Publication Number Publication Date
CN101611471A CN101611471A (zh) 2009-12-23
CN101611471B true CN101611471B (zh) 2012-10-31

Family

ID=39690170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880004854XA Active CN101611471B (zh) 2007-02-16 2008-02-12 场效应晶体管用外延基板

Country Status (8)

Country Link
US (1) US10340375B2 (zh)
JP (1) JP5543076B2 (zh)
KR (1) KR101553721B1 (zh)
CN (1) CN101611471B (zh)
DE (1) DE112008000409T5 (zh)
GB (1) GB2459422A (zh)
TW (1) TWI416597B (zh)
WO (1) WO2008099949A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5013218B2 (ja) * 2009-02-05 2012-08-29 日立電線株式会社 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
SG185120A1 (en) * 2010-05-02 2012-11-29 Visic Technologies Ltd Field effect power transistors
US8816395B2 (en) 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
JP2012033689A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
JP5919626B2 (ja) * 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5624940B2 (ja) * 2011-05-17 2014-11-12 古河電気工業株式会社 半導体素子及びその製造方法
JP5546514B2 (ja) 2011-09-20 2014-07-09 古河電気工業株式会社 窒化物半導体素子及び製造方法
JP5883331B2 (ja) * 2012-01-25 2016-03-15 住友化学株式会社 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP6015053B2 (ja) * 2012-03-26 2016-10-26 富士通株式会社 半導体装置の製造方法及び窒化物半導体結晶の製造方法
CN102903738B (zh) * 2012-09-06 2016-08-17 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
JP6119165B2 (ja) * 2012-09-28 2017-04-26 富士通株式会社 半導体装置
JP6386454B2 (ja) * 2013-06-06 2018-09-05 日本碍子株式会社 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
US9735240B2 (en) * 2015-12-21 2017-08-15 Toshiba Corporation High electron mobility transistor (HEMT)
US10848127B2 (en) 2016-09-30 2020-11-24 Intel Corporation Film bulk acoustic resonator (FBAR) RF filter having epitaxial layers
JP7041461B2 (ja) * 2016-10-27 2022-03-24 株式会社サイオクス 半絶縁性結晶、ｎ型半導体結晶およびｐ型半導体結晶
CN106549040A (zh) * 2016-11-15 2017-03-29 电子科技大学 一种背势垒高电子迁移率晶体管以及制备方法
US10453947B1 (en) * 2018-06-12 2019-10-22 Vanguard International Semiconductor Corporation Semiconductor structure and high electron mobility transistor with a substrate having a pit, and methods for fabricating semiconductor structure
US11101378B2 (en) * 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
TWI767219B (zh) * 2020-04-24 2022-06-11 環球晶圓股份有限公司 磊晶結構
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560562B2 (ja) 1991-04-30 1996-12-04 住友化学工業株式会社 エピタキシャル成長化合物半導体結晶
JP3754120B2 (ja) 1996-02-27 2006-03-08 株式会社東芝 半導体発光装置
US6121634A (en) * 1997-02-21 2000-09-19 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device and its manufacturing method
JP3752810B2 (ja) * 1997-11-26 2006-03-08 昭和電工株式会社 エピタキシャルウェハおよびその製造方法並びに半導体素子
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
WO2003071607A1 (fr) 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
JP2004006568A (ja) * 2002-03-26 2004-01-08 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
US7209805B2 (en) 2002-09-17 2007-04-24 Ricoh Company Ltd. Approach for managing power consumption of network devices
SG135924A1 (en) * 2003-04-02 2007-10-29 Sumitomo Electric Industries Nitride-based semiconductor epitaxial substrate, method of manufacturing the same, and hemt substrate
US7170095B2 (en) 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
JP4947877B2 (ja) * 2003-11-05 2012-06-06 古河電気工業株式会社 高電子移動度トランジスタ
US7135715B2 (en) * 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
JP4728582B2 (ja) * 2004-02-18 2011-07-20 古河電気工業株式会社 高電子移動度トランジスタ
JP4744109B2 (ja) * 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
JP4650224B2 (ja) 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
US7236053B2 (en) * 2004-12-31 2007-06-26 Cree, Inc. High efficiency switch-mode power amplifier
US7485512B2 (en) * 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
JP5140962B2 (ja) * 2005-10-28 2013-02-13 日亜化学工業株式会社 窒化物半導体基板の製造方法
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP3128178U (ja) * 2006-10-17 2006-12-28 サンケン電気株式会社 化合物半導体素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-311913A 2004.11.04
JP特开平11-162848A 1999.06.18

Also Published As

Publication number Publication date
TWI416597B (zh) 2013-11-21
KR101553721B1 (ko) 2015-09-16
KR20090122214A (ko) 2009-11-26
JP2008227479A (ja) 2008-09-25
US10340375B2 (en) 2019-07-02
JP5543076B2 (ja) 2014-07-09
CN101611471A (zh) 2009-12-23
TW200845144A (en) 2008-11-16
WO2008099949A1 (ja) 2008-08-21
US20100019277A1 (en) 2010-01-28
GB0915201D0 (en) 2009-10-07
DE112008000409T5 (de) 2009-12-24
GB2459422A (en) 2009-10-28

Similar Documents

Publication Publication Date Title
CN101611471B (zh) 场效应晶体管用外延基板
TWI417414B (zh) 半導體磊晶結晶基板的製造方法
JP5374011B2 (ja) 窒化物半導体装置
JP4792814B2 (ja) 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
KR101854021B1 (ko) 헤테로기판 상의 iii족-질화물 버퍼 층 구조의 p-도핑
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
US20120091435A1 (en) Epitaxial substrate for electronic device and method of producing the same
US8410552B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP2010239034A (ja) 半導体装置の製造方法および半導体装置
JP2003045899A (ja) 半導体素子
US8378386B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
WO2007116517A1 (ja) 化合物半導体構造とその製造方法
JP2014053639A (ja) 半導体素子用エピタキシャル基板の作製方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
US7135347B2 (en) Method for manufacturing nitride film including high-resistivity GaN layer and epitaxial substrate manufactured by the method
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN107887255B (zh) 一种高阻GaN薄膜外延生长的方法
JP7384580B2 (ja) Ｉｉｉ族窒化物積層体
JP2013187461A (ja) 半導体素子およびその製造方法
JPH06208963A (ja) 半導体結晶基板
JP2012156546A (ja) 窒化物半導体装置、エピタキシャル基板および窒化ガリウム系エピタキシャル膜を形成する方法
JP3771679B2 (ja) 化合物半導体膜の気相堆積方法
JP2009081213A (ja) 高電子移動度トランジスタ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant