JP5936415B2 - 半導体集積回路、情報処理装置および制御方法 - Google Patents

半導体集積回路、情報処理装置および制御方法 Download PDF

Info

Publication number
JP5936415B2
JP5936415B2 JP2012076774A JP2012076774A JP5936415B2 JP 5936415 B2 JP5936415 B2 JP 5936415B2 JP 2012076774 A JP2012076774 A JP 2012076774A JP 2012076774 A JP2012076774 A JP 2012076774A JP 5936415 B2 JP5936415 B2 JP 5936415B2
Authority
JP
Japan
Prior art keywords
power
control unit
clock
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012076774A
Other languages
English (en)
Other versions
JP2013206309A (ja
JP2013206309A5 (ja
Inventor
和也 加山
和也 加山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012076774A priority Critical patent/JP5936415B2/ja
Priority to US13/841,464 priority patent/US9360921B2/en
Priority to CN201310109180.2A priority patent/CN103365263B/zh
Publication of JP2013206309A publication Critical patent/JP2013206309A/ja
Publication of JP2013206309A5 publication Critical patent/JP2013206309A5/ja
Application granted granted Critical
Publication of JP5936415B2 publication Critical patent/JP5936415B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3237Power saving characterised by the action undertaken by disabling clock generation or distribution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/329Power saving characterised by the action undertaken by task scheduling
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は半導体集積回路に関し、電源遮断から復帰する際のリセット解除動作に関するものである。
近年、環境問題に配慮した省エネルギー化の流れから、半導体集積回路に対し低電力化が求められている。例えば、消費電力を削減するために、半導体集積回路の一部のサブシステムへの電源を遮断する方法がある。
ここで、電源を遮断したサブシステムを復帰させる際には電力を供給した後に初期化が必要であり、通常動作に入る前に初期化を行う。初期化動作中はサブシステム内部のフリップフロップなどの記憶素子に対して積極的に信号変化を起こさせることにより状態を初期化するので、初期化動作中は通常クロックゲーティングは行わない状態で回路を動作させる必要があるので大きい消費電力が必要になることが多い。
そこで、特許文献1のように初期化動作中に入力されるクロックの周波数を分周し、動作率を低下させることで消費電力を削減する技術がある。
特開2002−312073号公報
近年の半導体集積回路において、電源を遮断される領域(被電力制御対象、電源ドメインの様に呼称されるが、以下の説明では、電源ドメインとする)の数は増加傾向にある。機能を実現させるための複数のサブシステムを異なる電源ドメインに配置することで、使わない機能を実現させるサブシステムが配置されている電源ドメインへの電力を遮断し消費電力を削減できる。
ここで、各電源ドメインは電力供給の再開後に初期化作業(特に、フリップフロップを初期状態にさせるためのクロック供給の開始とリセット信号の解除)を要する。また、一般的な半導体集積回路では複数の内部サブシステムをリセット対象とする場合に、エラーの発生を抑制させるために初期化動作(クロックやリセット信号の発行タイミングや解除タイミング)を合わせている。しかし、複数の電源ドメインについて初期化のためのクロック供給動作が重なると、初期化動作中の瞬間的な消費電力が集中して増加してしまう。
特許文献1の技術では消費電力のピークをある程度低減できるが、瞬間的な消費電力の増加度合いが集中してしまう。
上述の課題を解決するために、本発明に係る半導体集積回路は、複数の機能モジュールと、当該複数の機能モジュールへの電力供給を制御する第1の電力制御手段と、当該複数の機能モジュールに対する初期化動作を個別に制御する第1の初期化制御手段と、を備える複数の処理ブロックと、前記複数の処理ブロックへの電力の供給を制御する第2の電力制御手段と、前記複数の処理ブロックに対する初期化動作を個別に制御する第2の初期化制御手段と、を有し、前記第1の電力制御手段により、前記複数の機能モジュールに含まれる第1、第2の機能モジュールへの電力供給が開始され、その後に、前記第1の初期化制御手段および前記第2の初期化制御手段によって、当該第1、第2の機能モジュールに対する初期化動作を開始するためのクロックの供給開始タイミングを異ならせることを特徴とする。
複数の電源ドメインに対して初期化動作のためのクロックの供給を開始する際に生じる瞬間的な消費電力の増加度合いを分散させることができる。
本発明の一実施形態の概略構成を示すブロック図である。 本発明の一実施形態における処理の概略を示すフローチャートである。 半導体集積回路の構成を示すブロック図である。 サブシステム1について電力を復帰させる際のタイミングチャートである。 クロック復帰対象を選択する処理の概略を示すフローチャートである。 サブシステム毎のクロック復帰時の消費電力の増加分(見込み)を保持しているテーブルを示す図である。 本発明によって複数のサブシステムのクロックを復帰させる際の、消費電力―時間線図である。 半導体集積回路の物理構成の概略を示すブロック図である。 電力制御部によってサブシステムへのクロック制御を実施する際の、サブシステム1について電力を復帰させる際のタイミングチャートである。 電力モード毎の各サブシステムの電力状態と、消費電力見込みと温度見込みとを対応づけて保持するテーブルを示す図である。 電力検出部の概略構成を示すブロック図である リーク電力に関する電圧―温度曲線図を示す。
<第1の実施形態>
まず、本発明の一実施形態である第1の実施形態である半導体集積回路109についてその概略を説明する。図1は半導体集積回路109の内部の概略構成を示す。
半導体集積回路109はn個のサブシステムを備える。サブシステムの其々は、供給されるクロックに応じて動作し、予め割り当てられている機能を内蔵する機能モジュール(不図示)によって実現する。そして、リセット信号が供給されている間は、内部のフリップフロップなどの記憶素子に対してリセットをかけ続ける(アクティブなリセット信号をアサートし続ける)。
電力制御部101は、パワースイッチ制御部107によって被電源制御対象部110のサブシステム毎に電源からの電力を供給するかどうかを切り替える。電力検出部102は、半導体集積回路109の温度、電圧、電流などの動作状態を検知する。電力データ記憶部103は、被電源制御対象部110としての各サブシステムにおいて電力供給を再開する際の初期化動作中に消費することになる電力を示す値をテーブルとして有している。また、電力データ記憶部103は半導体集積回路109が安定して動作する基準となる消費電力である規定電力を示す値を保持している。
システム制御部104は、クロック制御部105、リセット制御部(リセット信号制御部)106、電力制御部101を制御し、複数のサブシステムにおけるリセットの解除のためのクロック復帰タイミングを分散させる制御をする(詳細は後述する)。また、システム制御部104は、半導体集積回路109のパワーモードの遷移や、各サブシステムのデータ処理モードの制御などシステム全体を制御する。クロック制御部105は、システム制御部104からの指示に基づいて、複数のサブシステムについて個別にクロックを供給するかどうかを制御する。リセット制御部106は、システム制御部104からの指示に基づいて、各サブシステム110にリセット信号を発行し続けることで初期化作業の待機をしたり、発行しているリセット信号を停止することで個々のサブシステムの初期化作業を終了したりする制御をする。すなわち、システム制御部104の指示に基づいて、リセット制御部106とクロック制御部105が各サブシステム110への初期化を実現する初期化制御手段として機能する。
なお、電力制御部101やシステム制御部104はマイコンやマイクロプロセッサ、FPGAを有するシーケンサ(PLC:プログラマブルロジックココントローラ)であってもよいし、論理回路を組み合わせて状態制御をするものであってもよい。その場合、電力制御部101やシステム制御部104は、少なくとも後述する各実施形態の電力制御部101およびシステム制御部104の処理アルゴリズムや機能を実現するためのプログラム(またはパラメータ)を内蔵メモリ(不図示)等から読み出して実行するように構成される。
なお、図1ではサブシステム数をn個としているが、本発明は複数の電力制御対象があれば適用可能であり、サブシステムの個数に制限はない。また、説明の簡便のため、サブシステムと電源ドメイン(被電力制御対象)とが、1対1で対応する例を用いて説明しているが、必ずしも1対1で対応させる必要はない。例えば、2つ以上のサブシステムを1つの電源ドメインと対応させたり、1つのサブシステムを2つ以上の電源ドメインにより管理したりしてもよい。なお、電源ドメインとは同一の電力制御素子(例えば、パワースイッチ)によって電源の供給を止められる領域を示し、チップ上の漏れ電流を抑制するためのものである。なお、電源ドメインとはこの定義を満たす回路ブロックや、機能モジュール、ICなどであってもよい。
次に、図2、図3を用いて第1の実施形態の基本動作(電力遮断動作、電力復帰動作)について、パワースイッチ制御部107が2つのサブシステム1(第1の被電力制御対象)およびサブシステム2(第2の被電力制御対象)に対して電力を遮断し、さらにその後に電力を復帰させる動作例を説明する。なお、図2、図3の例はサブシステム数n=2の場合に対応する。図2は半導体集積回路109における電力遮断動作と、電力復帰動作に関するフローチャートであり、図3は2つのサブシステムを備える半導体集積回路109の構成を詳細化したものである。
まず、図2のステップS201において、システム制御部104はサブシステム1およびサブシステム2に対する電力を遮断する指示に応じて、リセット制御部106に対して、サブシステム1、2へのリセット(res305)をアクティブ状態にするように命令する。そして、システム制御部104からの命令を受けて、リセット制御部106がサブシステム1とサブシステム2に対してリセットをアサートする(後述するタイミングチャートではロー・アクティブのリセット信号として説明する)。
次に、ステップS202で、システム制御部104がクロック制御部105に対し、サブシステム1,2へのクロック(clk304)の供給を停止するように命令する。そして、システム制御部104からの命令を受けたクロック制御部105は、クロックゲートセル301,302をアクティブにする(制御ピンをenableに設定する)ことで、サブシステム1,2へのクロック供給を停止する。
次に、ステップS203で、システム制御部104がサブシステム1,2への電力供給の遮断を要求するコマンド(以下、遮断要求)を電力制御部101に送信する。電力制御部101は、システム制御部104からの遮断要求を受信した後、パワースイッチ制御部107によって、サブシステム1,2への電力の供給を決定するパワースイッチ306に対して供給を停止する指示(スイッチオフ)308を発行して電力を遮断する。
ステップS204では、システム制御部104が、サブシステム1,2を復帰させるためのトリガが発生したかどうかを判定する。サブシステム1,2を復帰させるためのトリガとしては、ユーザやアプリケーションプログラム等からサブシステム1やサブシステム2の機能モジュール(図3の機能1〜9)を利用する要求を半導体集積回路109が受けたことなどが挙げられる。トリガが発生するまでステップS204は自己遷移を続ける。ステップS204で、システム制御部104によってトリガが発生したと判定されるとステップS205に遷移する。
ステップS205では、システム制御部104が復帰させるサブシステム1およびサブシステム2への電力の供給を再開させる。詳細には、システム制御部104が電力制御部101に対し、サブシステム1への電源供給の復帰を要求するコマンド(以下、復帰要求)を送信する。電力制御部101は、システム制御部104からの電源復帰要求コマンドを受信後、パワースイッチ制御部107によって、サブシステム1,2のパワースイッチをONに制御して電力の供給をさせる。ここでは、サブシステム1およびサブシステム2への電荷のチャージが完了してからステップS206へ遷移する。
ステップS206では、電力制御部101が復帰対象(初期化対象)である複数のサブシステムから少なくとも1つをクロック復帰対象として選択し、システム制御部104に通知する(電力制御部101によるクロック復帰対象の選択手法についての詳細は後述する)。以下の説明では、電力制御部101が、まずサブシステム1へのクロックを復帰させるように選択し、システム制御部104に対してサブシステム1がクロックの供給の開始を再開できる状態であることを通知(クロック復帰指示を発行)したものとする。復帰させるサブシステムの選択手法としてランダムで選択してもよいし、予めどのサブシステムを優先するかを示す優先情報を不図示のレジスタに保持し、優先情報に基づいて復帰させるサブシステムを選択するように構成してもよい。通知を受けたシステム制御部104は、クロック制御部105およびリセット制御部106に対してサブシステム1の初期化動作を開始するように指示を出す。
ステップS207では、初期化動作を開始する指示を受けたクロック制御部105が、クロックゲートセル301のゲーティングを無効化する(制御ピンをDisableに設定する)ことにより、サブシステム1へのクロック(clk304)の供給を再開する。さらにクロック制御部105は、サブシステム1の内部を初期化するために、サブシステム1に含まれる複数のクロックゲートセル303に対しても、それぞれの制御ピンの設定をDisableにする。なお、サブシステム1へのリセットが解除されるまで、クロックゲートセル301,303の制御ピンはDisable状態のままで維持する。つまり、クロック制御部105は、少なくとも初期化動作を開始する命令(初期化動作命令)を受信してからリセットが解除されるまでの間、サブシステム1にクロックを供給し続ける。
システム制御部104からの初期化動作命令を受信した後、所定の時間、対象へクロックを供給し続けて、ステップS208でリセット制御部106が、サブシステム1へのリセットを解除する(リセットをデアサートする)。なお、リセットを解除するための時間の経過を測る際には、デクリメンタを含むダウンカウンタなどを用いればよい。例えば、サブシステム1の回路規模等に応じた所定の値を予め設定し、サイクルタイム毎にデクリメント(−1)して0になるとリセット解除する。リセット解除後、サブシステム1は定常動作を開始する。なお、クロック制御部105によるクロック供給はリセットのデアサートまででもよいし、所定時間経過まででもよい。
ステップS209では、システム制御部104が、復帰要求のあったサブシステムであって、まだ復帰していないサブシステムが有るかどうかを判断する。例えば、システム制御部104は、復帰要求のあったサブシステムの個数mをレジスタ(不図示)に保持し、復帰した数だけ減算し、mが0になっていなければ復帰していないサブシステムが残っているものとして判断する。ここでは、サブシステム2が復帰していないので、サブシステム2についてステップS206〜S208の処理を行う。ステップS209においてサブシステム1,2が復帰していれば処理を終了する。なお、システム制御部104はどのサブシステムが起動しているかを示すn個のフラグレジスタ(不図示)を備えているものとする。例えば、フラグレジスタのk段目が、“1”を保持していればサブシステムkが起動状態にあり、“0”を保持していればサブシステムkが電力供給を遮断された省電力状態にあるとする。
以上のように、システム制御部104によって、サブシステム1とサブシステム2について電力を同時に供給しつつ、初期化動作のためのクロック供給開始タイミングを異ならせることで、消費電力が集中することを抑制することができる。
次に、図3のフローチャートにおいて、サブシステム1について電力を復帰する際の各種信号や電圧などの遷移を説明する。図4は、サブシステム1について電力を復帰する際のタイミングチャートを示す。図4において論理信号はロー・アクティブ(負論理)として図示している。なお、クロックゲートセル303への制御信号はローでDisable(クロック供給)となる。
図4の電力遮断状態は、電力制御部101がサブシステム1への電力の供給を停止(OFF状態)している状態を表し、図2のステップS203〜S204に対応する。電力復帰状態は、電力制御部101が、システム制御部104から復帰要求を受信してから、システム制御部104にクロック復帰指示を送信するまでの状態を表し、図2のステップS206に対応する。初期化動作状態は、システム制御部104が、クロック制御部105とリセット制御部106に対し、初期化動作命令を出してから、サブシステム1のリセットが解除されるまでの状態を表し、図2のステップS207〜S208に対応する。定常動作状態は、サブシステム1が初期化動作を終え、クロックを供給すれば初期化動作を必要とせず通常に動作する状態を表す。定常動作状態を開始すると一定期間は待機状態となり、一旦、クロックゲートセル301を動作させることでサブシステム内の各機能モジュールへのクロック供給を停止する。
図4の下方にサブシステム1の消費電力量の遷移を示す。初期化動作状態における消費電力が他の状態よりも高くなっている。これは、初期化動作状態では、クロックゲートセルがすべてDisable状態になり、機能1〜4およびサブシステム1へクロックが供給され続けるためである。なお、サブシステム2のタイミングチャートも同様であるためその詳細は省略する。
以上のように、複数の被電力制御対象(サブシステムなど)について、初期化動作のためのクロック供給開始タイミングを異ならせることで、消費電力が集中することを抑制することができる。
<第2の実施形態>
次に、第2の実施形態における電力制御部101によるクロック復帰対象の選択手法について説明する。本実施形態では、複数の被電力制御対象について、初期化動作のためのクロック供給開始タイミングを異ならせる際に、クロック供給開始タイミングをまとめても問題の無い範囲(定格電力や規定電力を超えない場合など)について、クロック供給開始をまとめる。これによって、初期化動作の高速化と消費電力の分散のトレードオフを図ることができる。なお、以降の説明では第1の実施形態と同じ構成や処理については同一の符号を付すとともに、機能的に変わらない場合はその説明を省略する。
図5は電力復帰要求を受けた電力制御部101がクロック復帰対象を選択する処理を示すフローチャートである。なお、本フローチャートの説明では、サブシステムが19個(n=19)の半導体集積回路において、電力が遮断されている5個のサブシステム(3,4,8,14,19)について電力復帰させる例を用いる。また、最初に説明する例は図7にて実線Aで示す折れ線図に対応している。
まず、ステップS501で、電力制御部101はサブシステム(3,4,8,14,19)を復帰させるように指示する電力復帰要求をシステム制御部104から受信する。以降の説明では、システム制御部104からの指示が先にあったサブシステムを優先して復帰させる制御について説明する。上述の例であると、サブシステム3⇒4⇒8⇒14⇒19の順となる。なお、電力復帰要求の中に復帰させるサブシステムとその優先順番を示す情報を含めてもよい。また、予め電力制御部101の記憶装置にどのサブシステムの復帰を優先するかを示す情報を設定するように構成してもよい。なお、説明の簡便のため以降の説明では19個のサブシステムの電力供給が全て遮断された状態で電力復帰要求が発行された形態について説明する。電力復帰要求を受信した後に、電力制御部101はパワースイッチ制御部107に対して、サブシステム3,4,8,14,19のパワースイッチをONするように命令を出す。
次に、ステップS502で、電力制御部101は電力検出部102より、現在の半導体集積回路109の温度、電圧、電流データを取得する。更に、ステップS503で、電力制御部101は、受信した電圧、電流データから、クロック復帰前の半導体集積回路の消費電力の見積もりを算出する。
ステップS504では、電力制御部S504がクロック復帰による見積もりの対象となるサブシステムを選択する。ここでは、電力復帰要求に基づいてサブシステム3を優先する。
次に、ステップS505で、電力制御部101は電力データ記憶部103より、サブシステム3を初期化状態に移行させた場合に、瞬間的に増分するダイナミック電力の見込み(図6参照)と温度上昇の見込み(不図示)とを示す情報、及び、「温度−リーク電力特性テーブル」を取得する。なお、電力制御部101に、リードした情報やテーブルを一時的に格納しておく記憶部(不図示)を設けて、各サブシステム分の情報を取得するようにしてもよい。その場合は、再度ステップS505に遷移した際に電力データ記憶部103からのロード処理をスキップすることができる。
さらに、電力制御部101は、ステップS502において電力検出部102から取得した温度データとサブシステム3の温度上昇から、サブシステム3にクロックを復帰させた際の温度を予測する。そして、「温度−リーク電力特性テーブル」に照らし合わせ、サブシステム3にクロックを供給させた際に増加するリーク電力の見込値を取得する。なお、図12に示すように、リーク電力は温度が増加するにつれて指数関数的に増加する。
なお、電力データ記憶部103が保持する種々のデータは、半導体集積回路109の電源投入時のPower On Resetが解除された後に、予めファームウェア制御により設定しておけばよい。また、電力投入後に電力記憶部103の保持するデータを変更する場合は、必要に応じ、ファームウェア制御で書き換えればよい。
次に、ステップS506で、電力制御部101はステップS503で取得した消費電力と、ステップS505で取得したダイナミック電力と、リーク電力と、を合算することでサブシステム3へのクロック供給を再開した場合の消費電力の見込みを取得する。
次に、ステップS507で、電力制御部101はステップS506で得られた消費電力の見込みが、半導体集積回路109の規定電力以内におさまっているかどうかを確認する。ここで、ステップS506で得られた消費電力の見込みが半導体集積回路109の規定電力以内でなければサブシステム3へのクロック供給を直ぐに復帰させるべきではない。ここでは、規定電力内に収まっているものとして、ステップS508に遷移する。なお、規定電力とは、半導体集積回路109が安定して動作するための電力値とするが、半導体集積回路109が安定して動作するための指標で電力から導ける値であれば電流値(規定電流)などであってもよい。ステップS507で条件分岐制御することで、サブシステム3への初期化のためのクロック復帰時に、半導体集積回路109の消費電力値が規定電力を超過してしまう事態を抑制できる。
ステップS508では、電力制御部101が、ステップS501において電力復帰を要求されたサブシステム(3,4,8,14,19)の中で、次に見積もるべき対象があるかどうかを判定する。ここでは、サブシステム4,8,14,19について見積もる必要があるので、ステップS504に遷移する。ここで、ステップS504でサブシステム4を見積もり対象として選択し、ステップS505〜S507も同様に処理したものとする。ただし、ステップS506で消費電力の見積もりをする際には「ステップS503で取得した消費電力+サブシステム3のクロック復帰による増分+サブシステム4のクロック復帰による増分」となる。
さらに、ステップS508からステップS504に遷移し、サブシステム8を選択してステップS505〜S507について同様の処理を実施し、ステップS504でサブシステム14を選択してS505〜S506について同様の処理を実施する。ここで、ステップS506で消費電力の見積もりをする際には「ステップS503で取得した消費電力+サブシステム3,4,8,14のクロック復帰による増分」の合算をする。
ここで見積もった消費電力が規定値を超えてしまうと、ステップS507からステップS510に遷移する。
ステップS510では規定電力以内に収まった対象(ここでは、サブシステム3,4,8)について、電力制御部101がクロック復帰指示をシステム制御部104に対して発行する。
ここで、ステップS502に遷移し、電力制御部101は電力検出部102より、現在の半導体集積回路109の温度、電圧、電流データを取得し直す。残りのサブシステム14,19について消費電力見積もる際に、サブシステム3,4,8を復帰させた実測値に基づく方が好ましいためである。ステップS510からすぐにステップS502へ遷移しても瞬間的な消費電力の増加が落ち着かずS502〜507、S510を循環する。ただし、S510で処理を遅延(ディレイ)させてもよい。
ある程度消費電力の増加が落ちついた段階で、サブシステム14、19を順に見積もり対象としてステップS504〜S508を同様に処理できたら、ステップS508にて電力復帰を要求されたサブシステムの中で、次に見積もるべき対象がないと判定できる。
ステップS509で、電力制御部101はサブシステム14,19についてのクロック復帰指示をシステム制御部104に対して発行して処理を抜ける。
なお、ステップS510において、規定値以内に収まった対象が1つも特定できていない場合はクロック復帰指示の発行を省略する。また、要求指示に含まれる復帰対象としてのサブシステム3,4,8,14,19の少なくともいずれかを起動できない場合(ステップS510の回数などで判断)は、図5の処理を抜けるように制御してもよい。その場合は図5の処理を抜けるとともに、電力制御部101がシステム制御部104に対して、クロック復帰できなかったサブシステムについてエラー通知する。そしてエラー通知を受けたシステム制御部104はエラー対象となったサブシステムに対し再度復帰処理を行う必要があるかどうかを判断し、その必要がないサブシステムについては電力を遮断したままにする。
図7は、サブシステム3,4,8,14,19を復帰させる際の、消費電力―時間線図であり、実線Aが図5のフローチャートを用いて説明した例に対応している。なお、0μsecでサブシステム3,4,8,14,19への電荷のチャージおよび最初にクロックを復帰させる対象についてクロック復帰指示を発行済みとする。
実線Aに着目すると、サブシステム3,4,8,14,19に電力だけを供給した状態(消費電力100mW)を始点として、サブシステム3,4,8へのクロックを復帰させると消費電力は900mWまで増加する(図中100μsec)。サブシステム3,4,8の初期化が済むと、消費電力は低下する。そして、サブシステム14,19についてクロックの復帰を指示する。
1点鎖線Bは、サブシステム3,4,8,14,19を一度に初期化させるためにクロックを復帰させた状態であり、規定電力(1.0W)を超えてしまっている。破線Cは、1つずつクロック復帰を指示する形態である。図5のフローチャートのステップS510で何も処理をしないように制御し、ステップS508とステップS509の順序を入れ替えれば実現できる。破線Cの例であると、上述の実線Bに比べて倍くらい時間がかかってしまう。従って、実線Bで示すように規定電力を超えない範囲でできるだけ多くのサブシステムのクロック供給開始タイミングを同一にする方が初期化時間を短縮できる。
次に、電力検出部102の構成例について説明する。図11は電力検出部102の概略構成である。図2において、センス抵抗201によって検出された電流は、増幅器でゲインを増幅され、AD変換部202によってアナログ−デジタル変換した後に電力制御部101に向けて出力される。なお、センス抵抗201によって検出される電流が十分大きい場合は増幅器を設けなくてもよい。温度センサ205は、半導体集積回路の温度を検知する。検知された温度も同様に、AD変換部203によってアナログ−デジタル変換されて、電力制御部101に出力される。電源供給センサ206は、半導体集積回路109の各種電源電圧を検知する。検知された電源電圧は、AD変換部204によってアナログ−デジタル変換されて、電力制御部101に出力される。なお、電力制御部101への出力は、電力制御部101からの要求に応じて行われる(図5のS502)。
以上のように、本実施形態によれば電力の供給を再開した複数のサブシステムについて初期化動作中の消費電力の集中を抑制し、効率良く初期化を実施させることができる。
<第3の実施形態>
次に、本発明の第3の実施形態を説明する。第1、第2の実施形態では、システム制御部104が電力制御部101からのクロック復帰指示などに応じてクロック制御部105やリセット制御部106を制御していたが、第3の実施形態では電力制御部101がクロック制御部105やリセット制御部106を制御する。従って、第3の実施形態では図3における電力制御部101がリセット制御部106やクロック制御部105と直接接続されている。
図9は第3の実施形態において、サブシステム1を復帰させる際のタイミングチャートである。図4との差分を説明すると、初期化動作状態で電力制御部101がクロック制御部105に直接クロック供給を指示する。また、初期化動作状態の最後で電力制御部101がリセット制御部106に直接リセット信号の解除を指示する。第2の実施形態では図4のクロック復帰指示が不要な代わりに、システム制御部104に対して復帰が完了したことを通知する必要がある。
本実施形態によれば、電力制御部101がシステム制御部104のリセット制御・クロック制御の負荷を担うことが可能となる。
<第4の実施形態>
第4の実施形態の概略ハードウェア構成は、第1〜第3の実施形態と同様である。本実施形態では、サブシステム毎の消費電力の増分の見込み(図6参照)や温度上昇(不図示)に加えて、図10に示すような動作モード毎(パワーモード毎)の消費電力をモード情報として電力データ記憶部103や記憶部1404に保持している。図10の消費電力は、各サブシステムに電力を供給し初期化を実施する前の消費電力の初期値と、各モードでONになるサブシステムのクロック復帰時の瞬間的なダイナミック電力と、温度上昇を見込んだリーク電力との合算値であり、予め設定しておく。
そして、システム制御部104がどのパワーモードに遷移させるかを示す指示を電力制御部101に発行すると、電力制御部101は図10に示すテーブルを読み出して、システム制御部104から指示されたパワーモードの消費電力プロファイリング値を規定電力(1.0Wとする)と比較する。図10のテーブルから、パワーモード1、2、3、5および7は1.0W満たないので、図5のように1つずつサブシステムの消費電力の増分を検討する処理を実施しなくてもよいし、複数のクロック復帰対象のクロック復帰タイミングをズラす必要もない。従って、パワーモード1、2、3、5、7のいずれかであれば図5の処理をスキップし、図10のテーブルで遷移するパワーモードでONされるべきサブシステムについて一括してクロック復帰指示を発行する。
一方で、システム制御部104から遷移するように指示されたパワーモードが図10のテーブルから1.0Wを超える可能性のあるパワーモード4、6、8、9、10であれば、電力制御部101は図5のフローを実行して第1〜第3の実施形態と同様に処理する。
以上、本実施形態によれば、パワーモード毎の瞬間的な消費電力の見込みの総量を参照することで、第1〜第3の実施形態の処理をスキップするかどうかを選択し、効率良くクロック復帰動作をすることができる。
<その他の実施形態>
前述の実施形態では半導体集積回路109の内部に電力検出部や電力データ記憶部を設けているが、これらの構成は同一のシステム(または情報処理装置)に構成されていれば半導体集積回路109の外部に設けていてもよい。
その概略構成を図8に示す。省電力システム1402は、この図では半導体集積回路109が実装されたプリント基板である。記憶部1401は、電源制御対象部108の各サブシステムのクロック復帰時のダイナミック電力見込値とその時の温度上昇見込値、及び、半導体集積回路の温度−リーク特性を含む見積もり用データ1404を保持している。なお、記憶部1401には、半導体集積回路109の起動時に使用するブートプログラム等も格納されている。
本実施形態の構成を採ることにより、半導体集積回路109に電力検出部102、電力データ記憶部103を設ける必要がなくなるため半導体集積回路109のチップサイズを小さくし、半導体集積回路109のコストダウンを図ることができる。
また、上述の各実施形態で示す半導体集積回路109を備える情報処理装置の起動について、電源スイッチを入れ立ち上げる場合などは、初期化を開始する前に全サブモジュールに対してリセットを発行する(負論理であれば自動的に発行されている)ように構成する。ただし、クロック復帰指示前であればいつ発行してもよい。なお、正論理においてもサブモジュール側で論理を反転させれば自動的に発行されているように構成できる。
また、上述の実施形態では電力制御部101(第2の電力制御手段)がサブシステム毎に電力やクロック制御部105、リセット制御手段106(第2の初期化制御手段)およびを制御し、1つのサブシステムの有する機能モジュールにおける電源制御は一括管理されている。しかし、サブシステム毎に、電力制御部(第1の電力制御手段)、クロック制御部(第1の初期化制御手段)、リセット制御部(第1の初期化制御手段)を設けてもよい。その場合は階層構造的に電源制御をすることが可能になり、機能モジュール毎により細かく電力の供給の有無を制御できる。階層構造にした場合、サブシステム内の電力制御部が電力データ記憶部103や電力検出部102から見積もり用データ1404を取得してもよいし、簡略化したものを予めサブシステム内の電力制御部に保持しておいてもよい。電源ドメインの数が増大するにつれて、一括管理することは困難になる。階層構造的に制御することで、複数の機能モジュール(第1の機能モジュール、第2の機能モジュールなど)の数が増えても、簡単な構成によって初期化のための複数のモジュールに対するクロック供給開始タイミングを異ならせることができる。
なお、上述の各実施形態では各種信号の配線遅延や、各論理ゲートの動作遅延を無視している。
101 電力制御部
102 電力検出部
103 電力データ記憶部
104 システム制御部
105 クロック制御部
106 リセット制御部
107 パワースイッチ制御部
108 被電源制御対象部
109 半導体集積回路
110 サブシステム
301―303 クロックゲートセル

Claims (16)

  1. 複数の機能モジュールと、当該複数の機能モジュールへの電力供給を制御する第1の電力制御手段と、当該複数の機能モジュールに対する初期化動作を個別に制御する第1の初期化制御手段と、を備える複数の処理ブロックと、
    前記複数の処理ブロックへの電力の供給を制御する第2の電力制御手段と、
    前記複数の処理ブロックに対する初期化動作を個別に制御する第2の初期化制御手段と、
    を有し、
    前記第1の電力制御手段により、前記複数の機能モジュールに含まれる第1、第2の機能モジュールへの電力供給が開始され、その後に、前記第1の初期化制御手段および前記第2の初期化制御手段によって、当該第1、第2の機能モジュールに対する初期化動作を開始するためのクロックの供給開始タイミングを異ならせることを特徴とする半導体集積回路。
  2. 前記第2の初期化制御手段は、前記複数の処理ブロックに対して個別にリセット信号を供給するリセット信号制御手段と、前記複数の処理ブロックに対して個別にクロックを供給するクロック制御手段と、を備えることを特徴とする請求項1に記載の半導体集積回路。
  3. 前記クロック制御手段は、前記第2の電力制御手段から初期化動作を開始する指示を受けると、前記リセット信号が解除されるまで、クロックを供給することを特徴とする請求項2に記載の半導体集積回路。
  4. 前記クロック制御手段は、前記第2の電力制御手段から初期化動作を開始するためのクロック供給の開始の指示を受けると、クロックを供給する対象となる処理ブロックに対して、予め決められた時間だけクロックを供給することを特徴とする請求項2に記載の半導体集積回路。
  5. 前記第2の初期化制御手段は、前記リセット信号制御手段によってリセット信号をアクティブにした状態で前記クロック制御手段によってクロックの供給を開始することによって、初期化対象の前記処理ブロックが有する記憶素子の初期化を開始することを特徴とする請求項2乃至4のいずれか1項に記載の半導体集積回路。
  6. 前記クロック制御手段は、少なくとも前記複数の処理ブロックと個別に対応するクロックゲートセルを備えることを特徴とする請求項2乃至5のいずれか1項に記載の半導体集積回路。
  7. 前記第2の電力制御手段は、少なくとも前記複数の処理ブロックと個別に対応するスイッチを制御するスイッチ制御手段を備え、当該スイッチ制御手段によって前記スイッチを切り替えることで、当該スイッチに対応する処理ブロックへの電力供給の有無を切り替えることを特徴とする請求項1乃至6のいずれか1項に記載の半導体集積回路。
  8. 前記複数の処理ブロックの各々について、初期化動作を開始するためにクロックを供給した場合の消費電力の増分と基準となる消費電力とを保持している記憶手段と、電力を遮断している複数の処理ブロックについて電力を復帰させるように指示する電力復帰要求を受信する受信手段と、を更に有し、
    前記第2の電力制御手段は前記電力復帰要求に関する処理ブロックについての前記消費電力の増分と前記基準となる消費電力とを前記記憶手段から取得し、前記電力復帰要求に関する処理ブロックについての消費電力の増分と前記基準となる消費電力とを比較して前記複数の処理ブロックへのクロックの供給を開始するタイミングを決定することを特徴とする請求項1乃至7のいずれか1項に記載の半導体集積回路。
  9. 初期化動作を開始する前の消費電力を検出する検出手段を更に有し、前記第2の電力制御手段は当該検出手段により検出した初期化動作を開始する前の消費電力に前記記憶手段の保持している消費電力の増分を合算して、前記基準となる消費電力と比較することを特徴とする請求項8に記載の半導体集積回路。
  10. 前記複数の処理ブロックの初期化動作を開始する前の消費電力を検出する検出手段と、前記複数の処理ブロックの各々の初期化動作を開始するためにクロックを供給した場合の消費電力の増分と、基準となる消費電力と、を保持している記憶手段と、電力を遮断している複数の処理ブロックについて電力を復帰させるように指示する電力復帰要求を受信する受信手段と、を更に有し、
    前記第2の電力制御手段は、前記複数の処理ブロックの初期化動作を開始する前の消費電力と前記処理ブロックについてクロックに供給した場合の前記消費電力の増分との合算値と、前記基準となる消費電力とを比較して、前記複数の処理ブロックへのクロックの供給を開始するタイミングを決定することを特徴とする請求項1乃至7のいずれか1項に記載の半導体集積回路。
  11. 前記第2の電力制御手段は、前記基準となる消費電力を超えない範囲で、複数の処理ブロックへ同時にクロックの供給を開始するように制御することを特徴とする請求項8乃至10のいずれか1項に記載の半導体集積回路。
  12. 前記記憶手段は、動作モード毎に前記複数の処理ブロックのうちのいずれの処理ブロックに電力を供給するかと当該動作モードでの消費電力の見込みと、を含むモード情報を更に保持し、
    前記受信手段は半導体集積回路をどの動作モードで動作させるかを示す指示を前記第2の電力制御手段に発行し、
    前記第2の電力制御手段は前記指示と前記モード情報に基づいて、前記処理ブロックについての消費電力の増分と前記基準となる消費電力とを比較して、前記複数の処理ブロックへのクロック供給を開始するタイミングを決定することを特徴とする請求項8乃至11のいずれか1項に記載の半導体集積回路。
  13. 前記処理ブロックは、同一の電力制御素子によって電源の供給の有無を制御される構成であり、回路ブロック、機能モジュール、集積回路の少なくともいずれかを含むことを特徴とする請求項1乃至12のいずれか1項に記載の半導体集積回路。
  14. 前記第1の電力制御手段に前記複数の機能モジュールへの電力供給の開始を指示し、前記第1の初期化制御手段に前記第1の機能モジュールと前記第2の機能モジュールとに対するクロック供給開始を指示する指示手段を更に有することを特徴とする請求項1乃至13のいずれか1項に記載の半導体集積回路。
  15. 請求項1乃至14のいずれか1項に記載の半導体集積回路を備える情報処理装置。
  16. 複数の機能モジュールと、当該複数の機能モジュールへの電力供給を個別に制御する第1の電力制御手段と、当該複数の機能モジュールに対する初期化動作を個別に制御する第1の初期化制御手段と、を備える複数の処理ブロックと、前記複数の処理ブロックへの電力の供給を個別に制御する第2の電力制御手段と、前記複数の処理ブロックに対する初期化動作を個別に制御する第2の初期化制御手段と、を有する半導体集積回路の制御方法であって、
    前記第1の電力制御手段により、前記複数の機能モジュールに含まれる第1、第2の機能モジュールへの電力供給が開始され、その後に、前記第1の初期化制御手段および前記第2の初期化制御手段によって、当該第1、第2の機能モジュールに対する初期化動作を開始するためのクロックの供給開始タイミングを異ならせることを特徴とする制御方法。
JP2012076774A 2012-03-29 2012-03-29 半導体集積回路、情報処理装置および制御方法 Active JP5936415B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012076774A JP5936415B2 (ja) 2012-03-29 2012-03-29 半導体集積回路、情報処理装置および制御方法
US13/841,464 US9360921B2 (en) 2012-03-29 2013-03-15 Semiconductor integrated circuit, information processing apparatus, and control method
CN201310109180.2A CN103365263B (zh) 2012-03-29 2013-03-29 半导体集成电路、信息处理装置和控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012076774A JP5936415B2 (ja) 2012-03-29 2012-03-29 半導体集積回路、情報処理装置および制御方法

Publications (3)

Publication Number Publication Date
JP2013206309A JP2013206309A (ja) 2013-10-07
JP2013206309A5 JP2013206309A5 (ja) 2016-02-04
JP5936415B2 true JP5936415B2 (ja) 2016-06-22

Family

ID=49236717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012076774A Active JP5936415B2 (ja) 2012-03-29 2012-03-29 半導体集積回路、情報処理装置および制御方法

Country Status (3)

Country Link
US (1) US9360921B2 (ja)
JP (1) JP5936415B2 (ja)
CN (1) CN103365263B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6224994B2 (ja) * 2013-11-01 2017-11-01 キヤノン株式会社 情報処理装置およびその制御方法
JP6513463B2 (ja) * 2015-04-17 2019-05-15 ルネサスエレクトロニクス株式会社 半導体集積回路
US10152112B2 (en) * 2015-06-10 2018-12-11 Sonics, Inc. Power manager with a power switch arbitrator
TWI604326B (zh) * 2016-10-27 2017-11-01 財團法人工業技術研究院 基於fpga之系統功率評估裝置與方法
GB2569537B (en) * 2017-12-18 2020-02-26 Advanced Risc Mach Ltd A technique for managing power domains in an integrated circuit
KR102663815B1 (ko) * 2018-06-01 2024-05-07 삼성전자주식회사 컴퓨팅 장치 및 이의 동작 방법
WO2024005975A1 (en) * 2022-06-29 2024-01-04 Microsoft Technology Licensing, Llc Domain clock and power activation control circuit to reduce voltage droop and related methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245150A (en) 1979-02-26 1981-01-13 International Business Machines Corporation Power line disturbance detector circuit
US5664089A (en) 1994-04-26 1997-09-02 Unisys Corporation Multiple power domain power loss detection and interface disable
JP3437174B2 (ja) 2001-04-12 2003-08-18 沖電気工業株式会社 省電力化集積回路および省電力化集積回路の制御方法
JP3595799B2 (ja) 2002-02-28 2004-12-02 松下電器産業株式会社 半導体集積回路及びそのリセット方法
US6586969B1 (en) * 2002-03-25 2003-07-01 Lsi Logic Corporation Method and system for synchronously initializing digital logic circuits
US7659746B2 (en) * 2005-02-14 2010-02-09 Qualcomm, Incorporated Distributed supply current switch circuits for enabling individual power domains
JP2006331107A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd 電力管理回路、及び電子回路
JP2009054031A (ja) * 2007-08-28 2009-03-12 Toshiba Corp リセット制御装置
US8493109B2 (en) * 2010-03-31 2013-07-23 Qualcomm Incorporated System and method to control a power on reset signal
WO2012132020A1 (ja) * 2011-03-31 2012-10-04 富士通株式会社 情報処理システム、システム管理装置、集積回路

Also Published As

Publication number Publication date
JP2013206309A (ja) 2013-10-07
CN103365263A (zh) 2013-10-23
US9360921B2 (en) 2016-06-07
US20130262895A1 (en) 2013-10-03
CN103365263B (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
JP5936415B2 (ja) 半導体集積回路、情報処理装置および制御方法
US8775854B2 (en) Clock turn-on strategy for power management
TWI506648B (zh) 記憶體控制裝置、半導體裝置、及系統板
USRE47832E1 (en) Clock generation circuit with fast-startup standby mode
TWI439852B (zh) Information processing device and power control circuit
TWI514124B (zh) 狀態控制裝置、資訊處理裝置、電腦程式產品及半導體裝置
JP2007306646A (ja) 起動回路、方法ならびにそれを用いた低電圧誤動作防止回路、電源回路および電子機器
JP5475889B2 (ja) データ処理装置およびデータ処理システム
KR100897767B1 (ko) 데이터 유지 시간을 늘릴 수 있는 마이크로 컨트롤러 유닛및 방법
US20120173909A1 (en) Controlling auxiliary power to logic devices
US9219475B2 (en) Power arbitration method and apparatus having a control logic circuit for assessing and selecting power supplies
JP5179454B2 (ja) コンピュータおよび電源装置
JP6224994B2 (ja) 情報処理装置およびその制御方法
US9779788B1 (en) Sub-threshold enabled flash memory system
JP6649579B2 (ja) 電子システム、機能拡張装置及び電源管理プログラム
EP3748808B1 (en) A device with power supply management
US20160085292A1 (en) Electronic device
US20230185351A1 (en) Power management integrated circuit device having multiple initialization/power up modes
JP2012190145A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160510

R151 Written notification of patent or utility model registration

Ref document number: 5936415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151