JP5936415B2 - 半導体集積回路、情報処理装置および制御方法 - Google Patents
半導体集積回路、情報処理装置および制御方法 Download PDFInfo
- Publication number
- JP5936415B2 JP5936415B2 JP2012076774A JP2012076774A JP5936415B2 JP 5936415 B2 JP5936415 B2 JP 5936415B2 JP 2012076774 A JP2012076774 A JP 2012076774A JP 2012076774 A JP2012076774 A JP 2012076774A JP 5936415 B2 JP5936415 B2 JP 5936415B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- control unit
- clock
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
ここで、電源を遮断したサブシステムを復帰させる際には電力を供給した後に初期化が必要であり、通常動作に入る前に初期化を行う。初期化動作中はサブシステム内部のフリップフロップなどの記憶素子に対して積極的に信号変化を起こさせることにより状態を初期化するので、初期化動作中は通常クロックゲーティングは行わない状態で回路を動作させる必要があるので大きい消費電力が必要になることが多い。
そこで、特許文献1のように初期化動作中に入力されるクロックの周波数を分周し、動作率を低下させることで消費電力を削減する技術がある。
ここで、各電源ドメインは電力供給の再開後に初期化作業(特に、フリップフロップを初期状態にさせるためのクロック供給の開始とリセット信号の解除)を要する。また、一般的な半導体集積回路では複数の内部サブシステムをリセット対象とする場合に、エラーの発生を抑制させるために初期化動作(クロックやリセット信号の発行タイミングや解除タイミング)を合わせている。しかし、複数の電源ドメインについて初期化のためのクロック供給動作が重なると、初期化動作中の瞬間的な消費電力が集中して増加してしまう。
特許文献1の技術では消費電力のピークをある程度低減できるが、瞬間的な消費電力の増加度合いが集中してしまう。
まず、本発明の一実施形態である第1の実施形態である半導体集積回路109についてその概略を説明する。図1は半導体集積回路109の内部の概略構成を示す。
次に、第2の実施形態における電力制御部101によるクロック復帰対象の選択手法について説明する。本実施形態では、複数の被電力制御対象について、初期化動作のためのクロック供給開始タイミングを異ならせる際に、クロック供給開始タイミングをまとめても問題の無い範囲(定格電力や規定電力を超えない場合など)について、クロック供給開始をまとめる。これによって、初期化動作の高速化と消費電力の分散のトレードオフを図ることができる。なお、以降の説明では第1の実施形態と同じ構成や処理については同一の符号を付すとともに、機能的に変わらない場合はその説明を省略する。
次に、本発明の第3の実施形態を説明する。第1、第2の実施形態では、システム制御部104が電力制御部101からのクロック復帰指示などに応じてクロック制御部105やリセット制御部106を制御していたが、第3の実施形態では電力制御部101がクロック制御部105やリセット制御部106を制御する。従って、第3の実施形態では図3における電力制御部101がリセット制御部106やクロック制御部105と直接接続されている。
第4の実施形態の概略ハードウェア構成は、第1〜第3の実施形態と同様である。本実施形態では、サブシステム毎の消費電力の増分の見込み(図6参照)や温度上昇(不図示)に加えて、図10に示すような動作モード毎(パワーモード毎)の消費電力をモード情報として電力データ記憶部103や記憶部1404に保持している。図10の消費電力は、各サブシステムに電力を供給し初期化を実施する前の消費電力の初期値と、各モードでONになるサブシステムのクロック復帰時の瞬間的なダイナミック電力と、温度上昇を見込んだリーク電力との合算値であり、予め設定しておく。
前述の実施形態では半導体集積回路109の内部に電力検出部や電力データ記憶部を設けているが、これらの構成は同一のシステム(または情報処理装置)に構成されていれば半導体集積回路109の外部に設けていてもよい。
102 電力検出部
103 電力データ記憶部
104 システム制御部
105 クロック制御部
106 リセット制御部
107 パワースイッチ制御部
108 被電源制御対象部
109 半導体集積回路
110 サブシステム
301―303 クロックゲートセル
Claims (16)
- 複数の機能モジュールと、当該複数の機能モジュールへの電力供給を制御する第1の電力制御手段と、当該複数の機能モジュールに対する初期化動作を個別に制御する第1の初期化制御手段と、を備える複数の処理ブロックと、
前記複数の処理ブロックへの電力の供給を制御する第2の電力制御手段と、
前記複数の処理ブロックに対する初期化動作を個別に制御する第2の初期化制御手段と、
を有し、
前記第1の電力制御手段により、前記複数の機能モジュールに含まれる第1、第2の機能モジュールへの電力供給が開始され、その後に、前記第1の初期化制御手段および前記第2の初期化制御手段によって、当該第1、第2の機能モジュールに対する初期化動作を開始するためのクロックの供給開始タイミングを異ならせることを特徴とする半導体集積回路。 - 前記第2の初期化制御手段は、前記複数の処理ブロックに対して個別にリセット信号を供給するリセット信号制御手段と、前記複数の処理ブロックに対して個別にクロックを供給するクロック制御手段と、を備えることを特徴とする請求項1に記載の半導体集積回路。
- 前記クロック制御手段は、前記第2の電力制御手段から初期化動作を開始する指示を受けると、前記リセット信号が解除されるまで、クロックを供給することを特徴とする請求項2に記載の半導体集積回路。
- 前記クロック制御手段は、前記第2の電力制御手段から初期化動作を開始するためのクロック供給の開始の指示を受けると、クロックを供給する対象となる処理ブロックに対して、予め決められた時間だけクロックを供給することを特徴とする請求項2に記載の半導体集積回路。
- 前記第2の初期化制御手段は、前記リセット信号制御手段によってリセット信号をアクティブにした状態で前記クロック制御手段によってクロックの供給を開始することによって、初期化対象の前記処理ブロックが有する記憶素子の初期化を開始することを特徴とする請求項2乃至4のいずれか1項に記載の半導体集積回路。
- 前記クロック制御手段は、少なくとも前記複数の処理ブロックと個別に対応するクロックゲートセルを備えることを特徴とする請求項2乃至5のいずれか1項に記載の半導体集積回路。
- 前記第2の電力制御手段は、少なくとも前記複数の処理ブロックと個別に対応するスイッチを制御するスイッチ制御手段を備え、当該スイッチ制御手段によって前記スイッチを切り替えることで、当該スイッチに対応する処理ブロックへの電力供給の有無を切り替えることを特徴とする請求項1乃至6のいずれか1項に記載の半導体集積回路。
- 前記複数の処理ブロックの各々について、初期化動作を開始するためにクロックを供給した場合の消費電力の増分と基準となる消費電力とを保持している記憶手段と、電力を遮断している複数の処理ブロックについて電力を復帰させるように指示する電力復帰要求を受信する受信手段と、を更に有し、
前記第2の電力制御手段は前記電力復帰要求に関する処理ブロックについての前記消費電力の増分と前記基準となる消費電力とを前記記憶手段から取得し、前記電力復帰要求に関する処理ブロックについての消費電力の増分と前記基準となる消費電力とを比較して前記複数の処理ブロックへのクロックの供給を開始するタイミングを決定することを特徴とする請求項1乃至7のいずれか1項に記載の半導体集積回路。 - 初期化動作を開始する前の消費電力を検出する検出手段を更に有し、前記第2の電力制御手段は当該検出手段により検出した初期化動作を開始する前の消費電力に前記記憶手段の保持している消費電力の増分を合算して、前記基準となる消費電力と比較することを特徴とする請求項8に記載の半導体集積回路。
- 前記複数の処理ブロックの初期化動作を開始する前の消費電力を検出する検出手段と、前記複数の処理ブロックの各々の初期化動作を開始するためにクロックを供給した場合の消費電力の増分と、基準となる消費電力と、を保持している記憶手段と、電力を遮断している複数の処理ブロックについて電力を復帰させるように指示する電力復帰要求を受信する受信手段と、を更に有し、
前記第2の電力制御手段は、前記複数の処理ブロックの初期化動作を開始する前の消費電力と前記処理ブロックについてクロックに供給した場合の前記消費電力の増分との合算値と、前記基準となる消費電力とを比較して、前記複数の処理ブロックへのクロックの供給を開始するタイミングを決定することを特徴とする請求項1乃至7のいずれか1項に記載の半導体集積回路。 - 前記第2の電力制御手段は、前記基準となる消費電力を超えない範囲で、複数の処理ブロックへ同時にクロックの供給を開始するように制御することを特徴とする請求項8乃至10のいずれか1項に記載の半導体集積回路。
- 前記記憶手段は、動作モード毎に前記複数の処理ブロックのうちのいずれの処理ブロックに電力を供給するかと当該動作モードでの消費電力の見込みと、を含むモード情報を更に保持し、
前記受信手段は半導体集積回路をどの動作モードで動作させるかを示す指示を前記第2の電力制御手段に発行し、
前記第2の電力制御手段は前記指示と前記モード情報に基づいて、前記処理ブロックについての消費電力の増分と前記基準となる消費電力とを比較して、前記複数の処理ブロックへのクロック供給を開始するタイミングを決定することを特徴とする請求項8乃至11のいずれか1項に記載の半導体集積回路。 - 前記処理ブロックは、同一の電力制御素子によって電源の供給の有無を制御される構成であり、回路ブロック、機能モジュール、集積回路の少なくともいずれかを含むことを特徴とする請求項1乃至12のいずれか1項に記載の半導体集積回路。
- 前記第1の電力制御手段に前記複数の機能モジュールへの電力供給の開始を指示し、前記第1の初期化制御手段に前記第1の機能モジュールと前記第2の機能モジュールとに対するクロック供給開始を指示する指示手段を更に有することを特徴とする請求項1乃至13のいずれか1項に記載の半導体集積回路。
- 請求項1乃至14のいずれか1項に記載の半導体集積回路を備える情報処理装置。
- 複数の機能モジュールと、当該複数の機能モジュールへの電力供給を個別に制御する第1の電力制御手段と、当該複数の機能モジュールに対する初期化動作を個別に制御する第1の初期化制御手段と、を備える複数の処理ブロックと、前記複数の処理ブロックへの電力の供給を個別に制御する第2の電力制御手段と、前記複数の処理ブロックに対する初期化動作を個別に制御する第2の初期化制御手段と、を有する半導体集積回路の制御方法であって、
前記第1の電力制御手段により、前記複数の機能モジュールに含まれる第1、第2の機能モジュールへの電力供給が開始され、その後に、前記第1の初期化制御手段および前記第2の初期化制御手段によって、当該第1、第2の機能モジュールに対する初期化動作を開始するためのクロックの供給開始タイミングを異ならせることを特徴とする制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012076774A JP5936415B2 (ja) | 2012-03-29 | 2012-03-29 | 半導体集積回路、情報処理装置および制御方法 |
US13/841,464 US9360921B2 (en) | 2012-03-29 | 2013-03-15 | Semiconductor integrated circuit, information processing apparatus, and control method |
CN201310109180.2A CN103365263B (zh) | 2012-03-29 | 2013-03-29 | 半导体集成电路、信息处理装置和控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012076774A JP5936415B2 (ja) | 2012-03-29 | 2012-03-29 | 半導体集積回路、情報処理装置および制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013206309A JP2013206309A (ja) | 2013-10-07 |
JP2013206309A5 JP2013206309A5 (ja) | 2016-02-04 |
JP5936415B2 true JP5936415B2 (ja) | 2016-06-22 |
Family
ID=49236717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012076774A Active JP5936415B2 (ja) | 2012-03-29 | 2012-03-29 | 半導体集積回路、情報処理装置および制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9360921B2 (ja) |
JP (1) | JP5936415B2 (ja) |
CN (1) | CN103365263B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6224994B2 (ja) * | 2013-11-01 | 2017-11-01 | キヤノン株式会社 | 情報処理装置およびその制御方法 |
JP6513463B2 (ja) * | 2015-04-17 | 2019-05-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US10152112B2 (en) * | 2015-06-10 | 2018-12-11 | Sonics, Inc. | Power manager with a power switch arbitrator |
TWI604326B (zh) * | 2016-10-27 | 2017-11-01 | 財團法人工業技術研究院 | 基於fpga之系統功率評估裝置與方法 |
GB2569537B (en) * | 2017-12-18 | 2020-02-26 | Advanced Risc Mach Ltd | A technique for managing power domains in an integrated circuit |
KR102663815B1 (ko) * | 2018-06-01 | 2024-05-07 | 삼성전자주식회사 | 컴퓨팅 장치 및 이의 동작 방법 |
WO2024005975A1 (en) * | 2022-06-29 | 2024-01-04 | Microsoft Technology Licensing, Llc | Domain clock and power activation control circuit to reduce voltage droop and related methods |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4245150A (en) | 1979-02-26 | 1981-01-13 | International Business Machines Corporation | Power line disturbance detector circuit |
US5664089A (en) | 1994-04-26 | 1997-09-02 | Unisys Corporation | Multiple power domain power loss detection and interface disable |
JP3437174B2 (ja) | 2001-04-12 | 2003-08-18 | 沖電気工業株式会社 | 省電力化集積回路および省電力化集積回路の制御方法 |
JP3595799B2 (ja) | 2002-02-28 | 2004-12-02 | 松下電器産業株式会社 | 半導体集積回路及びそのリセット方法 |
US6586969B1 (en) * | 2002-03-25 | 2003-07-01 | Lsi Logic Corporation | Method and system for synchronously initializing digital logic circuits |
US7659746B2 (en) * | 2005-02-14 | 2010-02-09 | Qualcomm, Incorporated | Distributed supply current switch circuits for enabling individual power domains |
JP2006331107A (ja) * | 2005-05-26 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 電力管理回路、及び電子回路 |
JP2009054031A (ja) * | 2007-08-28 | 2009-03-12 | Toshiba Corp | リセット制御装置 |
US8493109B2 (en) * | 2010-03-31 | 2013-07-23 | Qualcomm Incorporated | System and method to control a power on reset signal |
WO2012132020A1 (ja) * | 2011-03-31 | 2012-10-04 | 富士通株式会社 | 情報処理システム、システム管理装置、集積回路 |
-
2012
- 2012-03-29 JP JP2012076774A patent/JP5936415B2/ja active Active
-
2013
- 2013-03-15 US US13/841,464 patent/US9360921B2/en active Active
- 2013-03-29 CN CN201310109180.2A patent/CN103365263B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013206309A (ja) | 2013-10-07 |
CN103365263A (zh) | 2013-10-23 |
US9360921B2 (en) | 2016-06-07 |
US20130262895A1 (en) | 2013-10-03 |
CN103365263B (zh) | 2016-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5936415B2 (ja) | 半導体集積回路、情報処理装置および制御方法 | |
US8775854B2 (en) | Clock turn-on strategy for power management | |
TWI506648B (zh) | 記憶體控制裝置、半導體裝置、及系統板 | |
USRE47832E1 (en) | Clock generation circuit with fast-startup standby mode | |
TWI439852B (zh) | Information processing device and power control circuit | |
TWI514124B (zh) | 狀態控制裝置、資訊處理裝置、電腦程式產品及半導體裝置 | |
JP2007306646A (ja) | 起動回路、方法ならびにそれを用いた低電圧誤動作防止回路、電源回路および電子機器 | |
JP5475889B2 (ja) | データ処理装置およびデータ処理システム | |
KR100897767B1 (ko) | 데이터 유지 시간을 늘릴 수 있는 마이크로 컨트롤러 유닛및 방법 | |
US20120173909A1 (en) | Controlling auxiliary power to logic devices | |
US9219475B2 (en) | Power arbitration method and apparatus having a control logic circuit for assessing and selecting power supplies | |
JP5179454B2 (ja) | コンピュータおよび電源装置 | |
JP6224994B2 (ja) | 情報処理装置およびその制御方法 | |
US9779788B1 (en) | Sub-threshold enabled flash memory system | |
JP6649579B2 (ja) | 電子システム、機能拡張装置及び電源管理プログラム | |
EP3748808B1 (en) | A device with power supply management | |
US20160085292A1 (en) | Electronic device | |
US20230185351A1 (en) | Power management integrated circuit device having multiple initialization/power up modes | |
JP2012190145A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160510 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5936415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |