JP2013206309A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013206309A5 JP2013206309A5 JP2012076774A JP2012076774A JP2013206309A5 JP 2013206309 A5 JP2013206309 A5 JP 2013206309A5 JP 2012076774 A JP2012076774 A JP 2012076774A JP 2012076774 A JP2012076774 A JP 2012076774A JP 2013206309 A5 JP2013206309 A5 JP 2013206309A5
- Authority
- JP
- Japan
- Prior art keywords
- power
- clock
- initialization
- supply
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 21
- 230000001276 controlling effect Effects 0.000 claims description 12
- 230000000875 corresponding Effects 0.000 claims 3
- 238000001514 detection method Methods 0.000 claims 3
- 238000011084 recovery Methods 0.000 claims 2
- 230000000903 blocking Effects 0.000 claims 1
Description
上述の課題を解決するために、本発明に係る半導体集積回路は、それぞれが複数の機能モジュールを含む複数の被電力制御対象と、前記複数の被電力制御対象への電力の供給を制御する電力制御手段と、前記電力制御手段によって前記複数の被電力制御対象への電力供給が開始され、その後に、前記複数の被電力制御対象に対するクロック供給の開始を個別に制御することによって、前記複数の被電力制御対象の初期化動作を個別に制御する初期化制御手段と、を有し、前記初期化動作は、前記被電力制御対象に含まれる前記複数の機能モジュールにある記憶素子の初期化であって、前記初期化制御手段は、前記複数の被電力制御対象に含まれる第1の被電力制御対象に対する初期化動作のためのクロックの供給開始より、前記複数の被電力制御対象に含まれる第2の被電力制御対象に対する初期化動作のためのクロックの供給開始が後になるように動作させることを特徴とする。
Claims (18)
- それぞれが複数の機能モジュールを含む複数の被電力制御対象と、
前記複数の被電力制御対象への電力の供給を制御する電力制御手段と、
前記電力制御手段によって前記複数の被電力制御対象への電力供給が開始され、その後に、前記複数の被電力制御対象に対するクロック供給の開始を個別に制御することによって、前記複数の被電力制御対象の初期化動作を個別に制御する初期化制御手段と、
を有し、
前記初期化動作は、前記被電力制御対象に含まれる前記複数の機能モジュールにある記憶素子の初期化であって、前記初期化制御手段は、前記複数の被電力制御対象に含まれる第1の被電力制御対象に対する初期化動作のためのクロックの供給開始より、前記複数の被電力制御対象に含まれる第2の被電力制御対象に対する初期化動作のためのクロックの供給開始が後になるように動作させることを特徴とする半導体集積回路。 - 前記初期化制御手段は、前記複数の被電力制御対象に対して個別にリセット信号を供給するリセット信号制御手段と、前記複数の被電力制御対象に対して個別にクロックを供給するクロック制御手段と、を備えることを特徴とする請求項1に記載の半導体集積回路。
- 前記クロック制御手段は、前記電力制御手段から初期化動作を開始する指示を受けると、前記リセットが解除されるまで、クロックを供給することを特徴とする請求項2に記載の半導体集積回路。
- 前記クロック制御手段は、前記電力制御手段から初期化動作を開始するためのクロック供給の開始の指示を受けると、クロックを供給する対象となる被電力制御対象に対して、予め決められた時間だけクロックを供給することを特徴とする請求項2に記載の半導体集積回路。
- 前記初期化制御手段は、前記リセット信号制御手段によってリセット信号をアクティブにした状態で前記クロック制御手段によってクロックの供給を開始することによって、初期化対象の前記被電力制御対象が有する記憶素子の初期化を開始することを特徴とする請求項2乃至4のいずれか1項に記載の半導体集積回路。
- 前記クロック制御手段は、少なくとも前記複数の被電力制御対象と個別に対応するクロックゲートセルを備えることを特徴とする請求項2乃至5のいずれか1項に記載の半導体集積回路。
- 前記電力制御手段は、少なくとも前記複数の被電力制御対象と個別に対応するスイッチを制御するスイッチ制御手段を備え、当該スイッチ制御手段によって前記スイッチを切り替えることで、当該スイッチに対応する被電力制御対象への電力供給の有無を切り替えることを特徴とする請求項1乃至6のいずれか1項に記載の半導体集積回路。
- 前記複数の被電力制御対象の各々について、初期化動作を開始するためにクロックを供給した場合の消費電力の増分と基準となる消費電力とを保持している記憶手段と、電力を遮断している複数の被電力制御対象について電力を復帰させるように指示する電力復帰要求を受信する受信手段と、を更に有し、
前記電力制御手段は前記電力復帰要求に関する被電力制御対象についての前記消費電力の増分と前記基準となる消費電力とを前記記憶手段から取得し、前記電力復帰要求に関する被電力制御対象についての消費電力の増分と前記基準となる消費電力とを比較して前記複数の被電力制御対象へのクロックの供給を開始するタイミングを決定することを特徴とする請求項1乃至7のいずれか1項に記載の半導体集積回路。 - 初期化動作を開始する前の消費電力を検出する検出手段を更に有し、前記電力制御手段は当該検出手段により検出した初期化動作を開始する前の消費電力に前記記憶手段の保持している消費電力の増分を合算して、前記基準となる消費電力と比較することを特徴とする請求項8に記載の半導体集積回路。
- 前記複数の被電力制御対象の初期化動作を開始する前の消費電力を検出する検出手段と、前記複数の被電力制御対象の各々の初期化動作を開始するためにクロックを供給した場合の消費電力の増分と、基準となる消費電力と、を保持している記憶手段と、電力を遮断している複数の被電力制御対象について電力を復帰させるように指示する電力復帰要求を受信する受信手段と、を更に有し、
前記電力制御手段は、前記複数の被電力制御対象の初期化動作を開始する前の消費電力と前記被電力制御対象についてクロックに供給した場合の前記消費電力の増分との合算値と、前記基準となる消費電力とを比較して、前記複数の被電力制御対象へのクロックの供給を開始するタイミングを決定することを特徴とする請求項1乃至7のいずれか1項に記載の半導体集積回路。 - 前記電力制御手段は、前記基準となる消費電力を超えない範囲で、複数の被電力制御対象へ同時にクロックの供給を開始するように制御することを特徴とする請求項8乃至10のいずれか1項に記載の半導体集積回路。
- 前記記憶手段は、前記動作モード毎に前記複数の被電力制御対象のうちのいずれの被電力制御対象に電力を供給するかと当該動作モードでの消費電力の見込みと、を含むモード情報を更に保持し、
前記受信手段は半導体集積回路をどの動作モードで動作させるかを示す指示を前記電力制御手段に発行し、
前記電力制御手段は前記指示と前記モード情報に基づいて、前記被電力制御対象についての消費電力の増分と前記基準となる消費電力とを比較して、前記複数の被電力制御対象へのクロック供給を開始するタイミングを決定することを特徴とする請求項8乃至11のいずれか1項に記載の半導体集積回路。 - 前記被電力制御対象は、同一の電力制御素子によって電源の供給の有無を制御される構成であり、回路ブロック、機能モジュール、集積回路の少なくともいずれかを含むことを特徴とする請求項1乃至12のいずれか1項に記載の半導体集積回路。
- 前記電力制御手段に前記複数の被電力制御対象への電力供給の開始を指示し、前記初期化制御手段に前記第1の被電力制御対象と前記第2の被電力制御対象とに対するクロック供給開始を指示する指示手段を更に有することを特徴とする請求項1乃至13のいずれか1項に記載の半導体集積回路。
- 請求項1乃至14のいずれか1項に記載の半導体集積回路を備える情報処理装置。
- 複数の機能モジュールと、当該複数の機能モジュールへの電力供給を制御する第1の電力制御手段と、当該複数の機能モジュールに対する初期化動作を個別に制御する第1の初期化制御手段と、を備える複数の処理ブロックと、
前記複数の処理ブロックへの電力の供給を制御する第2の電力制御手段と、
前記複数の処理ブロックに対する初期化動作を個別に制御する第2の初期化制御手段と、
を有し、
前記第1の電力制御手段により第1、第2の機能モジュールへの電力供給が開始され、その後に、前記第1の初期化制御手段または前記第2の初期化制御手段によって、当該第1、第2の機能モジュールに対する初期化動作を開始するためのクロックの供給開始タイミングを異ならせることを特徴とする半導体集積回路。 - それぞれが複数の機能モジュールを含む複数の被電力制御対象と、前記複数の被電力制御対象への電力の供給を制御する電力制御手段と、前記複数の被電力制御対象に対するクロック供給の開始を個別に制御することによって、前記複数の被電力制御対象の初期化動作を個別に制御する初期化制御手段と、を有する半導体集積回路の制御方法であって、
前記初期化動作は、前記被電力制御対象に含まれる前記複数の機能モジュールにある記憶素子の初期化であって、前記電力制御手段によって前記複数の被電力制御対象への電力供給が開始され、その後に、前記初期化制御手段によって、前記複数の被電力制御対象に含まれる第1の被電力制御対象に対する初期化動作のためのクロックの供給開始より、前記複数の被電力制御対象に含まれる第2の被電力制御対象に対する初期化動作のためのクロックの供給開始が後になることを特徴とする制御方法。 - 複数の機能モジュールと、当該複数の機能モジュールへの電力供給を個別に制御する第1の電力制御手段と、当該複数の機能モジュールに対する初期化動作を個別に制御する第1の初期化制御手段と、を備える複数の処理ブロックと、前記複数の処理ブロックへの電力の供給を個別に制御する第2の電力制御手段と、前記複数の処理ブロックに対する初期化動作を個別に制御する第2の初期化制御手段と、を有する半導体集積回路の制御方法であって、
前記第1の電力制御手段により第1、第2の機能モジュールへの電力供給が開始され、その後に、前記第1の初期化制御手段または前記第2の初期化制御手段によって、当該第1、第2の機能モジュールに対する初期化動作を開始するためのクロックの供給開始タイミングを異ならせることを特徴とする制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012076774A JP5936415B2 (ja) | 2012-03-29 | 2012-03-29 | 半導体集積回路、情報処理装置および制御方法 |
US13/841,464 US9360921B2 (en) | 2012-03-29 | 2013-03-15 | Semiconductor integrated circuit, information processing apparatus, and control method |
CN201310109180.2A CN103365263B (zh) | 2012-03-29 | 2013-03-29 | 半导体集成电路、信息处理装置和控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012076774A JP5936415B2 (ja) | 2012-03-29 | 2012-03-29 | 半導体集積回路、情報処理装置および制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013206309A JP2013206309A (ja) | 2013-10-07 |
JP2013206309A5 true JP2013206309A5 (ja) | 2016-02-04 |
JP5936415B2 JP5936415B2 (ja) | 2016-06-22 |
Family
ID=49236717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012076774A Active JP5936415B2 (ja) | 2012-03-29 | 2012-03-29 | 半導体集積回路、情報処理装置および制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9360921B2 (ja) |
JP (1) | JP5936415B2 (ja) |
CN (1) | CN103365263B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6224994B2 (ja) * | 2013-11-01 | 2017-11-01 | キヤノン株式会社 | 情報処理装置およびその制御方法 |
JP6513463B2 (ja) * | 2015-04-17 | 2019-05-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US10152112B2 (en) * | 2015-06-10 | 2018-12-11 | Sonics, Inc. | Power manager with a power switch arbitrator |
TWI604326B (zh) * | 2016-10-27 | 2017-11-01 | 財團法人工業技術研究院 | 基於fpga之系統功率評估裝置與方法 |
GB2569537B (en) * | 2017-12-18 | 2020-02-26 | Advanced Risc Mach Ltd | A technique for managing power domains in an integrated circuit |
KR102663815B1 (ko) * | 2018-06-01 | 2024-05-07 | 삼성전자주식회사 | 컴퓨팅 장치 및 이의 동작 방법 |
WO2024005975A1 (en) * | 2022-06-29 | 2024-01-04 | Microsoft Technology Licensing, Llc | Domain clock and power activation control circuit to reduce voltage droop and related methods |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4245150A (en) | 1979-02-26 | 1981-01-13 | International Business Machines Corporation | Power line disturbance detector circuit |
US5664089A (en) | 1994-04-26 | 1997-09-02 | Unisys Corporation | Multiple power domain power loss detection and interface disable |
JP3437174B2 (ja) | 2001-04-12 | 2003-08-18 | 沖電気工業株式会社 | 省電力化集積回路および省電力化集積回路の制御方法 |
JP3595799B2 (ja) | 2002-02-28 | 2004-12-02 | 松下電器産業株式会社 | 半導体集積回路及びそのリセット方法 |
US6586969B1 (en) * | 2002-03-25 | 2003-07-01 | Lsi Logic Corporation | Method and system for synchronously initializing digital logic circuits |
US7659746B2 (en) * | 2005-02-14 | 2010-02-09 | Qualcomm, Incorporated | Distributed supply current switch circuits for enabling individual power domains |
JP2006331107A (ja) * | 2005-05-26 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 電力管理回路、及び電子回路 |
JP2009054031A (ja) * | 2007-08-28 | 2009-03-12 | Toshiba Corp | リセット制御装置 |
US8493109B2 (en) * | 2010-03-31 | 2013-07-23 | Qualcomm Incorporated | System and method to control a power on reset signal |
WO2012132020A1 (ja) * | 2011-03-31 | 2012-10-04 | 富士通株式会社 | 情報処理システム、システム管理装置、集積回路 |
-
2012
- 2012-03-29 JP JP2012076774A patent/JP5936415B2/ja active Active
-
2013
- 2013-03-15 US US13/841,464 patent/US9360921B2/en active Active
- 2013-03-29 CN CN201310109180.2A patent/CN103365263B/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013206309A5 (ja) | ||
US9542267B2 (en) | Enhanced recovery mechanisms | |
JP2010086068A5 (ja) | ||
JP2010511367A5 (ja) | ||
JP2009295144A5 (ja) | ||
TW200731073A (en) | Semiconductor apparatus | |
TW200802561A (en) | Control device and method for a substrate processing apparatus | |
WO2009008411A1 (ja) | 電子機器及びその制御方法 | |
JP2007288532A5 (ja) | ||
NZ702788A (en) | On board unit with power management | |
TW200726222A (en) | Information processing apparatus, imaging apparatus, and information processing method, and computer program | |
JP2008117424A (ja) | 情報処理装置および方法、並びにプログラム | |
KR102149679B1 (ko) | 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템 | |
US9360921B2 (en) | Semiconductor integrated circuit, information processing apparatus, and control method | |
CN102812410A (zh) | 便携式设备的电池节电***及方法 | |
US20130054986A1 (en) | Method and apparatus for booting electronic device based on use context | |
CN110096125A (zh) | 用于保存存储器数据的计算机实施方法及计算机*** | |
CN102236398A (zh) | 一种龙芯刀片主板冷启动的方法 | |
JP2013242680A5 (ja) | ||
JP2013182312A5 (ja) | ||
JP2012176610A5 (ja) | ||
JP2013014082A5 (ja) | ||
US20160169962A1 (en) | Automated Test Equipment for Testing a Device Under Test and Method for Testing a Device Under Test | |
EP3223107A3 (en) | Temperature controller, electronic device having the same and control method thereof | |
JP2012118103A5 (ja) |