JP2012190145A - 半導体集積回路 - Google Patents

Abstract

【課題】コンデンサの供給する電源電圧の低下により、誤動作を起こす虞がある。
【解決手段】通常動作より低い消費電力状態である低消費電力モードを有する半導体集積回路であって、前記低消費電力モード状態時に、電源電圧レベルを検出する検出手段と、前記検出した電源電圧レベルを記憶する記憶手段と、前記通常動作時よりも小さい電流を流すことで、前記電源電圧を低下させる擬似負荷手段と、前記擬似負荷手段により電流を流す前に前記記憶手段で記憶した第１の電圧レベルに応じて前記検出手段の検出レベルを第２の電圧レベルに切り換える切換え手段と、前記擬似負荷手段により電流を流すことにより低下した前記電源電圧が、前記第２の電圧レベルとなるかを判定し、前記低消費電力モードを解除するか否かの制御を行う制御手段と、を有する半導体集積回路。
【選択図】図１

Description

本発明は、半導体集積回路に関するものである。

リモコン等の電池駆動装置に搭載される半導体集積回路（以降、ＬＳＩと称す）の分野においては、電池駆動装置の設定データが消失しないように、電池が抜かれたときはＬＳＩの電源電圧には外付けコンデンサからチャージされた電圧が供給されるようになっている。通常、リモコンには使用者に合わせた設定データがＲＡＭに保持されており、この設定データが消失すると、改めてデータを設定する必要性が生じる。

電池を抜かれ、外付けのコンデンサからチャージされた電圧により電源電圧を供給している場合において、大電流が発生して電源電圧が下がると保持している設定データが消失する虞がある。このため、ＬＳＩは、設定データを消失しないように、ＣＰＵの動作、および、ウォッチドックタイマ用の低周波クロック以外の周辺回路のクロックが停止している低消費電力状態（以降、ＳＴＯＰ状態と称す）になっている。

しかし、電池を抜いたときに、誤ってＳＴＯＰ状態解除キーが押されると、ＳＴＯＰ状態が解除され、ＣＰＵ及び周辺回路が動作する。ＣＰＵ及び周辺回路が動作状態になることで大電流が流れ、コンデンサにより供給されている電源電圧は急激に低下する。そして、電源電圧がＬＳＩの最低動作電圧以下となってしまい、周辺回路が誤動作してＲＡＭの値が書き換えられてしまう事態や、ＲＡＭがデータを保持する限界電圧（以降、ＲＡＭ保持電圧と称す）まで電源電圧が低下することで、ＲＡＭに設定されたデータが消失する虞がある。

このような理由で、電池を抜かれて外付けのコンデンサにチャージされた電圧によりＬＳＩの電源電圧を供給するＳＴＯＰ状態のような低消費電力状態を継続させる要求（必要性）が高まってきた。

低消費電力状態を継続させる従来技術として特許文献１のようなものがある。特許文献１には、レジューム機能（電源を切る直前の状態をメモリへ一時的に保存し、再度電源を入れたときすぐに作業を再開できる機能）のついたコンピュータシステムにおいて、省電力のためにサスペンド状態（データやプログラムを作業時の状態のままにして動作を一時的に停止している状態）から擬似負荷で電流を流し、バッテリ電圧が閾値を下回った場合はレジューム動作を中止しサスペンド状態を維持する技術が開示されている。

図９に、特許文献１に記載されているコンピュータシステム１０のブロック回路図を示す。図９に示すように、コンピュータシステム１０は、論理回路１２と、トランジスタＴと、電圧検出器２０とを有する。

論理回路１２には、入力端子１６を介してオペレータからのレジューム要求信号ａが入力され、電圧検出器２０からハイレベルまたはロウレベルの電圧検出信号ｂが与えられ、そして論理回路１２からはトランジスタＴをオン／オフさせるための制御信号が出力される。電圧検出器２０には、バッテリ１８が接続され、電圧検出器２０からは、バッテリ１８の電圧値が電圧検出器２０の閾値より大きいときハイレベル信号が、バッテリ１８の電圧値が閾値よりも小さいときロウレベル信号が出力される。

トランジスタＴについては、エミッタが接地され、ベースが抵抗Ｒ１を介して接地されるとともに抵抗Ｒ２を介して論理回路１２と接続され、そしてコレクタが抵抗Ｒ３を介してバッテリ１８および電源回路２２に接続される。なお、電圧検出器２０の閾値は、レジューム時に必要な電流がバッテリ１８から取り出されたとき電源回路２２が電源電圧Ｖｃｃを安定して供給できる最小のバッテリ電圧値に設定される。

また、論理回路１４（図９中不図示）には論理回路１２の出力信号ｈおよび電圧検出信号ｂが入力され、これらの信号に基づいて処理された信号ｊが、レジューム信号として出力端子２４から出力される。

コンピュータシステム１０は、入力端子１６にレジューム要求aが与えられると、トランジスタＴにハイレベルが与えられ、トランジスタＴが導通する。バッテリ（電池）電圧が所定以下のときには、電圧検出器２０からの電圧検出信号ｂはロウレベルになるため、レジューム信号ｈが出力せず、レジューム動作が中止される。

このように、特許文献１のコンピュータシステムは、バッテリ（電池）で駆動され、かつレジューム機能を有するコンピュータシステムにおいて、サスペンド状態のときにレジューム要求を入力する入力手段、バッテリの出力電圧を閾値と比較する比較手段、レジューム要求が入力されたとき、出力電圧が閾値以上であれば擬似負荷を前記バッテリに接続し、出力電圧が閾値を下回っていれば擬似負荷のバッテリへの接続を禁止する接続制御手段、および擬似負荷がバッテリに接続されたとき、出力電圧が閾値以上であればレジュームを実行し、出力電圧が閾値を下回ればサスペンド状態を継続するレジューム制御手段を備えることを特徴とする。

特開平８−３０３４９号公報

しかし、上述した従来技術は、電源電圧を電圧検出器の閾値でしか判別せず、電源電圧が電圧検出器の閾値を下回る場合は動作を停止するが、閾値を上回る場合は動作許可される構成のため、電源電圧が電池で供給されているか、コンデンサで供給されているかを判別出来ない。

このため、従来技術をリモコンに適用し、電池が抜かれて電源電圧の供給がコンデンサとなった場合、リモコンの電源に接続されるコンデンサは４７μＦ程度であるので、電圧検出器の閾値を上回ることで動作許可されると、ＣＰＵ及び周辺回路が動作状態になる。このことにより、ＬＳＩに大電流が流れ、コンデンサにより供給される電源電圧は急激に低下し、ＬＳＩの最低動作電圧以下となり、ＬＳＩの周辺回路が誤動作してＲＡＭの値が書き換えられてしまう問題が起きる。

また、ＲＡＭ保持電圧以下に電源電圧が低下することでＲＡＭに設定されたデータが消失してしまう問題が起きる。

これは、リモコンの動作状態では、電圧検出回路により電圧降下を検出させパワーオンクリア（以降、ＰＯＣと称す）を出力させ、リセットをかけて動作停止させようとしても、赤外線ＬＥＤが点灯することでピークの消費電流が０．５Ａ〜１Ａ程度となり、ＰＯＣ出力する前に、電源電圧が急激に低下し最低動作電圧以下となり誤動作してしまうからである。

ここで、最低動作電圧とＰＯＣ電圧とＲＡＭ保持電圧の電圧レベルの関係について記述する。電圧の関係は「ＰＯＣ電圧＞最低動作電圧＞ＲＡＭ保持電圧」になり、最低動作電圧に到達する前にＰＯＣ発生によりリセットをかけ動作を停止させ、ＲＡＭの値が保持し、正常動作する限界が最低動作電圧であるため、前述の関係になっている。

具体的な数値を用いて動作説明する。ＬＳＩの最低動作電圧が１．４Ｖ、ＲＡＭ保持電圧が０．９Ｖ、ＰＯＣ電圧２．０Ｖ、動作停止するための電圧検出回路の閾値電圧を２．１Ｖ、擬似負荷５Ω（４００ｍＡ）、擬似負荷のＯＮ時間１００μS、電池が抜かれて４７μＦのコンデンサにて３．２Ｖの電圧が充電されている状態で計算する。

擬似負荷がＯＮする前にコンデンサは３．２Ｖの電圧が充電されており、擬似負荷５Ω（４００ｍＡ）、ＯＮ時間１００μSとしてコンデンサに充電された電圧を計算すると、２．１６Ｖとなり、動作停止する閾値電圧２．１Ｖより高い電圧のため動作許可される。動作許可により動作開始するが、消費電流によりやがてＬＳＩの電源電圧が低下してＰＯＣ出力する事態になる。しかし、ＰＯＣ出力までの反応時間が２００μSであるとすると、この間にさらに０．８５Ｖまで低下することになる。よって、ＬＳＩの最低動作電圧１．４Ｖ、ＲＡＭ保持電圧０．９Ｖより低下し、ＬＳＩの周辺回路が誤動作してＲＡＭの値が書き換えられてしまう事態や、ＲＡＭ保持電圧まで電源電圧が低下することでＲＡＭに設定されたデータが消失してしまう事態に陥ってしまう。

本発明は、通常動作より低い消費電力状態である低消費電力モードを有する半導体集積回路であって、前記低消費電力モード状態時に、電源電圧レベルを検出する検出手段と、前記検出した電源電圧レベルを記憶する記憶手段と、前記通常動作時よりも小さい電流を流すことで、前記電源電圧を低下させる擬似負荷手段と、前記擬似負荷手段により電流を流す前に前記記憶手段で記憶した第１の電圧レベルに応じて前記検出手段の検出レベルを第２の電圧レベルに切り換える切換え手段と、前記擬似負荷手段により電流を流すことにより低下した前記電源電圧が、前記第２の電圧レベルとなるかを判定し、前記低消費電力モードを解除するか否かの制御を行う制御手段と、を有する半導体集積回路である。

本発明では、擬似負荷手段にて電流を流す前の電源電圧範囲を検出し、検出した電源電圧レベルに応じて検出レベルを低下させるよう変更し、通常動作電流より少ない電流で擬似負荷に電流を流し、電源電圧が上記変更検出レベルまで低下する場合には、例えば電力供給能力が小さいコンデンサ等から電源電圧が供給されていると判断することが可能となる。逆に電源電圧が上記変更検出レベルまで低下しない場合には、十分な電力供給能力を備える電池等が接続されていると判断することが可能となる。

本発明は、半導体集積回路の電源電圧を電力供給能力が小さいコンデンサ等のから供給する場合に、電源電圧低下に伴う誤動作を防止することができる。

実施の形態にかかる半導体集積回路のブロック構成である。 実施の形態にかかる電源電圧検出回路の構成である。 実施の形態にかかる電源電圧検出レベル切替回路の構成である。 実施の形態にかかる電圧検出レベル記憶回路の構成である。 実施の形態にかかるＳＴＯＰ解除制御回路の構成である。 実施の形態にかかる電源電圧降下用擬似負荷回路の構成である。 実施の形態にかかる半導体集積回路の動作タイミングチャートである。 実施の形態にかかる電源電圧検出回路が出力する電源電圧検出出力の信号レベルの表である。 従来技術の構成である。

発明の実施の形態

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図１に本実施の形態にかかる半導体集積回路１のブロック構成を示す。

図１に示すように、半導体集積回路１は、ＣＰＵ２と、ＲＯＭ３と、メモリ４と、発振器５と、割込み回路６と、低周波発振器７と、電圧検出レベル記憶回路８と、電源電圧検出レベル切替回路９と、電源電圧検出回路１０と、低周波クロック制御回路１１と、ＳＴＯＰ解除制御回路１２と、電源電圧降下用擬似負荷回路１３とを有する。

半導体集積回路１の各構成要素は、通常動作時では電池が供給する電源電圧ＶＤＤで動作し、電池が抜かれた状態では、外付けのコンデンサ１５が供給する電源電圧ＶＤＤで動作する。なお、電源電圧ＶＤＤがコンデンサ１５で供給される場合は、コンデンサ１５が蓄えている電力に限度があるため、通常動作時よりも低消費電力の後述するＳＴＯＰ状態（低消費電力モード）で、動作する。

また、半導体集積回路１は、ＳＴＯＰ状態を解除する外部のＳＴＯＰ解除キー３８と接続される。ストップ解除キー３８は、半導体集積回路１のＳＴＯＰ状態を解除する場合、ＳＴＯＰ解除キー入力信号Ｓ３８をロウレベルとする。

メモリ４は、ＣＰＵ２が演算処理するプログラムやデータ等が展開される。メモリ４は、揮発性記憶装置であり、最低動作電圧以下となると記憶しているデータ等の保持ができなくなる。例えば、半導体集積回路１が、外付けコンデンサ１５が供給する電源電圧ＶＤＤで動作するとき、コンデンサ１５の供給する電源電圧ＶＤＤが低下し、最低動作電圧以下となると記憶しているデータが破壊される可能性がある。

ＲＯＭ３は、不揮発性記憶装置であり、プログラムやデータ等を保持する。

発振器５は、ＣＰＵ２、ＲＯＭ３、メモリ４等の通常動作時の動作クロックを生成する。

低周波発振器７は、ＳＴＯＰ状態（後述）の低周波クロック信号ＣＬＫを生成する。

ＣＰＵ２は、中央演算装置であり、半導体集積回路１のシステムを制御する。ＣＰＵ２は、ＲＯＭ３等から読み出されメモリ４に展開されるプログラムやデータに応じて演算処理を行う。また、半導体集積回路１のシステムをＳＴＯＰ状態とするＳＴＯＰ信号Ｓ３６を出力する。このＳＴＯＰ信号Ｓ３６がハイレベルでＳＴＯＰ状態、ＳＴＯＰ信号Ｓ３６がロウレベルでＳＴＯＰ解除状態となる。

ここで、ＳＴＯＰ状態とは、半導体集積回路１を低消費電力モードとするため、発振器５を停止することで、ＲＯＭ３、メモリ４等のＣＰＵ２の周辺回路のクロック動作を停止し、且つ、低周波発振器７の生成する低周波クロックでＣＰＵ２、ウォッチドックタイマ（不図示）等の最小限のシステムのみを動作させる状態とする。また、ＳＴＯＰ解除状態とは、このＳＴＯＰ状態を解除した通常動作の状態である。

割込み回路６は、ＳＴＯＰ解除信号Ｓ２３に応じて、ＣＰＵ２に対してＳＴＯＰ解除状態とさせる割込み制御を行う。

電源電圧検出回路１０は、抵抗１６〜２５と、電源検出スイッチ回路２６〜３４と、基準電圧回路３５と、コンパレータ３６、３７とを有する。

抵抗１６は、ノードＮ２５と接地端子ＧＮＤとの間に接続される。抵抗１７は、ノードＮ２５とＮ２６との間に接続される。抵抗１８は、ノードＮ２６とＮ２７との間に接続される。抵抗１９は、ノードＮ２７とＮ２８との間に接続される。抵抗２０は、ノードＮ２８とＮ２９との間に接続される。抵抗２１は、ノードＮ２９とＮ３０との間に接続される。抵抗２２は、ノードＮ３０とＮ３１との間に接続される。抵抗２３は、ノードＮ３１とＮ３２との間に接続される。抵抗２４は、ノードＮ３２とＮ３３との間に接続される。抵抗２５は、ノードＮ３３と電源端子ＶＤＤとの間に接続される。ノードＮ２５〜Ｎ３３で抵抗分圧される電圧を、それぞれＳ２５〜Ｓ３３とする。

電源検出スイッチ回路２６は、ノードＮ２５とＮ３４との間に接続され、スイッチＯＮ信号Ｓ５に応じてＯＮ状態が制御される。電源検出スイッチ回路２７は、ノードＮ２６とＮ３４との間に接続され、スイッチＯＮ信号Ｓ６に応じてＯＮ状態が制御される。電源検出スイッチ回路２８は、ノードＮ２７とＮ３４との間に接続され、スイッチＯＮ信号Ｓ７に応じてＯＮ状態が制御される。電源検出スイッチ回路２９は、ノードＮ２８とＮ３４との間に接続され、スイッチＯＮ信号Ｓ８に応じてＯＮ状態が制御される。電源検出スイッチ回路３０は、ノードＮ２９とＮ３４との間に接続され、スイッチＯＮ信号Ｓ９に応じてＯＮ状態が制御される。電源検出スイッチ回路３１は、ノードＮ３０とＮ３４との間に接続され、スイッチＯＮ信号Ｓ１０に応じてＯＮ状態が制御される。電源検出スイッチ回路３２は、ノードＮ３１とＮ３４との間に接続され、スイッチＯＮ信号Ｓ１１に応じてＯＮ状態が制御される。電源検出スイッチ回路３３は、ノードＮ３２とＮ３４との間に接続され、スイッチＯＮ信号Ｓ１２に応じてＯＮ状態が制御される。電源検出スイッチ回路３４は、ノードＮ３３とＮ３４との間に接続され、スイッチＯＮ信号Ｓ１３に応じてＯＮ状態が制御される。

電源検出スイッチ回路２６〜３４は、スイッチＯＮ信号Ｓ５〜Ｓ１３に応じて何れか１つがオン状態となる。このため、電源検出電圧Ｓ３４は、オンした電源検出スイッチ回路に対応する抵抗分圧となる。例えば、電源検出スイッチ回路３３がオン状態となると、電源検出電圧Ｓ３４は、抵抗分圧Ｓ３２となる。

コンパレータ３６は、ノードＮ３４の電圧（以下、電源検出電圧と称す）と、基準電圧回路３５の生成する基準電圧Ｓ３５とを比較し、電源電圧検出出力Ｓ１４を出力する。例えば、基準電圧Ｓ３５＞電源検出電圧Ｓ３４となると、電源電圧検出出力Ｓ１４はハイレベルとなる。逆に、基準電圧Ｓ３５＜電源検出電圧Ｓ３４となるとロウレベル出力する。

コンパレータ３７は、抵抗分圧されたノードＮ３３の電圧と、基準電圧回路３５の生成する基準電圧Ｓ３５とを比較し、ＰＯＣ出力Ｓ２２を出力する。例えば、基準電圧Ｓ３５＞ノードＮ３３の電圧Ｓ３３となると、ＰＯＣ出力Ｓ２２はハイレベルとなる。逆に、基準電圧Ｓ３５＜ノードＮ３３の電圧Ｓ３３となると、ＰＯＣ出力Ｓ２２はロウレベルとなる。ＰＯＣ出力Ｓ２２がハイレベルとなる場合、半導体集積回路１のシステム全体がリセット（パワーオンクリア）される。

電源電圧検出レベル切替回路９は、デコード回路３９と、電圧検出レベル切換えセレクタ４０と、ＯＲ回路４１とを有する。

デコード回路３９は、レジスタ信号Ｓ２、Ｓ３、Ｓ４に応じて、デコード回路出力信号Ｓ３９〜Ｓ４６の何れか１つをハイレベルとして出力する。なお、これ以降、レジスタ信号Ｓ２、Ｓ３、Ｓ４を、必要に応じて（Ｓ４、Ｓ３、Ｓ２）と記載する。なお、「０」はロウレベル、「１」はハイレベルを表す。デコード回路３９は、例えば、（Ｓ４、Ｓ３、Ｓ２）＝（１、１、１）ではデコード回路出力信号Ｓ３９、（Ｓ４、Ｓ３、Ｓ２）＝（１、１、０）ではデコード回路出力信号Ｓ４０、（Ｓ４、Ｓ３、Ｓ２）＝（１、０、１）ではデコード回路出力信号Ｓ４１、（Ｓ４、Ｓ３、Ｓ２）＝（１、０、０）ではデコード回路出力信号Ｓ４２、（Ｓ４、Ｓ３、Ｓ２）＝（０、１、１）ではデコード回路出力信号Ｓ４３、（Ｓ４、Ｓ３、Ｓ２）＝（０、１、０）ではデコード回路出力信号Ｓ４４、（Ｓ４、Ｓ３、Ｓ２）＝（０、０、１）ではデコード回路出力信号Ｓ４５、（Ｓ４、Ｓ３、Ｓ２）＝（０、０、０）ではデコード回路出力信号Ｓ４６をハイレベルとする。

ＯＲ回路４１は、デコード回路出力信号Ｓ４５、Ｓ４６を入力し、ＯＲ演算結果を出力する。

電圧検出レベル切換えセレクタ４０は、検出レベル切換え信号Ｓ１８に応じて、スイッチＯＮ信号Ｓ５〜Ｓ１３の値を、それぞれデコード回路出力信号Ｓ３９〜Ｓ４６の値、ロウレベル（ＧＮＤ）、もしくは、それぞれロウレベル、ロウレベル、デコード回路出力信号Ｓ３９〜Ｓ４４の値、ＯＲ回路４１の出力値のどちらかとして出力する。

電圧検出レベル記憶回路８は、フリップフロップ回路４２〜４５と、ＡＮＤ回路４６と、インバータ回路７６〜８１とを有する。

フリップフロップ回路４２は、データ入力端子Ｄにインバータ回路７９の出力信号、クロック入力端子に低周波クロックＣＫＬ３、リセット端子ＲにＳＴＯＰ解除制御リセット信号Ｓ１５を入力し、データ出力端子Ｑからレジスタ信号Ｓ２を出力する。

フリップフロップ回路４３は、データ入力端子Ｄにインバータ回路８０の出力信号、クロック入力端子にレジスタ信号Ｓ２、リセット端子ＲにＳＴＯＰ解除制御リセット信号Ｓ１５を入力し、データ出力端子Ｑからレジスタ信号Ｓ３を出力する。

フリップフロップ回路４４は、データ入力端子Ｄにインバータ回路８１の出力信号、クロック入力端子にレジスタ信号Ｓ３、リセット端子ＲにＳＴＯＰ解除制御リセット信号Ｓ１５を入力し、データ出力端子Ｑからレジスタ信号Ｓ４を出力する。

フリップフロップ回路４５は、データ入力端子Ｄにハイレベル（電源電圧ＶＤＤ）、クロック入力端子にインバータ回路７７の出力、リセット端子ＲにＳＴＯＰ解除制御リセット信号Ｓ１５を入力し、データ出力端子Ｑから信号Ｓ４７を出力する。

インバータ回路７６は、電源電圧検出出力Ｓ１４を入力し、その反転信号を出力する。インバータ回路７７は、低周波クロックＣＬＫ３を入力し、その反転信号を出力する。インバータ回路７９は、レジスタ信号Ｓ２を入力し、その反転信号を出力する。インバータ回路８０は、レジスタ信号Ｓ３を入力し、その反転信号を出力する。インバータ回路８１は、レジスタ信号Ｓ４を入力し、その反転信号を出力する。

ＡＮＤ回路４６は、インバータ回路７６の出力と信号Ｓ４７とを入力し、演算結果をレジスタ初期値処理信号Ｓ１６として出力する。

ＳＴＯＰ解除制御回路１２は、フリップフロップ回路５５〜５９と、ＡＮＤ回路５３、５４と、インバータ回路７８とを有する。

ＡＮＤ回路５４は、レジスタ初期値処理信号Ｓ１６と低周波クロックＣＫＬ２とを入力し、演算結果を低周波クロックＣＬＫ４として出力する。

フリップフロップ回路５５は、データ入力端子Ｄにハイレベル（電源電圧ＶＤＤ）、クロック入力端子に低周波クロックＣＬＫ４、リセット端子ＲにＳＴＯＰ解除制御リセット信号Ｓ１５を入力し、データ出力端子Ｑから検出レベル切替信号Ｓ１８を出力する。

フリップフロップ回路５６は、データ入力端子Ｄに検出レベル切替信号Ｓ１８、クロック入力端子に低周波クロックＣＫＬ２、リセット端子ＲにＳＴＯＰ解除制御リセット信号Ｓ１５を入力し、データ出力端子Ｑから擬似負荷ＯＮ開始信号Ｓ２０を出力する。

フリップフロップ回路５７は、データ入力端子Ｄに擬似負荷ＯＮ開始信号Ｓ２０、クロック入力端子に低周波クロックＣＫＬ２、リセット端子ＲにＳＴＯＰ解除制御リセット信号Ｓ１５を入力し、データ出力端子Ｑから擬似負荷ＯＦＦ信号Ｓ２１を出力する。

フリップフロップ回路５８は、データ入力端子Ｄに擬似負荷ＯＦＦ信号Ｓ２１、クロック入力端子に低周波クロックＣＫＬ２、リセット端子ＲにＳＴＯＰ解除制御リセット信号Ｓ１５を入力し、データ出力端子Ｑから信号Ｓ４９を出力する。

フリップフロップ回路５９は、データ入力端子Ｄに信号Ｓ４９、クロック入力端子に低周波クロックＣＫＬ２、リセット端子ＲにＳＴＯＰ解除制御リセット信号Ｓ１５を入力し、データ出力端子Ｑから判定処理終了信号Ｓ１７を出力する。

インバータ回路７８は、電源電圧検出出力Ｓ１４を入力し、その反転信号を出力する。

ＡＮＤ回路５３は、インバータ回路７８の出力信号と信号Ｓ４９とを入力し、演算結果をＳＴＯＰ解除信号Ｓ２３として出力する。

電源電圧降下用擬似負荷回路１３は、ＡＮＤ回路６０と、抵抗６１と、ＮＰＮトランジスタ６２と、インバータ回路８２とを有する。

インバータ回路８２は、擬似負荷ＯＦＦ信号Ｓ２１を入力し、その反転信号を出力する。

ＡＮＤ回路６０は、インバータ回路８２の出力信号と擬似負荷ＯＮ開始信号Ｓ２０とを入力し、演算結果をＮＰＮトランジスタ６２のベースに出力する。

抵抗６１は、電源配線Ｓ２４とＮＰＮトランジスタ６２のコレクタに接続される。なお、電源配線Ｓ２４からは、コンデンサ１５の電源電圧ＶＤＤが供給される。

ＮＰＮトランジスタ６２は、コレクタが抵抗６１、エミッタが接地端子ＧＮＤに接続され、ベースにＡＮＤ回路６０の出力が入力される。ＮＰＮトランジスタ６２がオンすると、抵抗６１に電流が流れる。このとき、電源電圧ＶＤＤがコンデンサ１５のみから供給されている場合、抵抗６１、ＮＰＮトランジスタ６２に流れる電流により、電源電圧ＶＤＤが低下する。このＮＰＮトランジスタ６２がオン時に流れる電流は、抵抗６１の抵抗値に応じて調整可能である。半導体集積回路１が通常動作時に電源電圧ＶＤＤから流れる電流よりも十分小さい電流値に制限されるように調整される。

低周波クロック制御回路１１は、ＣＰＵ２からのＳＴＯＰ信号Ｓ３６がハイレベルとなった場合、ＳＴＯＰ解除制御リセット信号Ｓ１５をロウレベルとする。また、判定処理終了信号Ｓ１７がハイレベルとなった場合、ＳＴＯＰ解除制御リセット信号Ｓ１５をハイレベルとする。なお、ＳＴＯＰ解除制御リセット信号Ｓ１５がハイレベルの場合は、電圧検出レベル記憶回路８、ＳＴＯＰ解除制御回路１２のフリップフロップ回路４２〜４５、５５〜５９のリセット端子に入力され、フリップフロップ回路４２〜４５、５５〜５９が初期化され、それらフリップフロップ回路の出力がロウレベルとなる。

また、低周波クロック制御回路１１は、ＳＴＯＰ解除キーラッチを有する。ＳＴＯＰ解除キーラッチは、ストップ解除キー３８が生成するＳＴＯＰ解除キー入力信号Ｓ３８のハイレベルからロウレベルへの立ち下がりをトリガに、ＳＴＯＰ解除キー入力信号Ｓ３８をラッチする。

そして、低周波クロック制御回路１１は、このＳＴＯＰ解除キー入力信号Ｓ３８をラッチした信号に応じた信号と、低周波発振器７からの低周波クロックＣＬＫで同期をとった信号と、ＳＴＯＰ信号Ｓ３６とをＡＮＤ演算し、低周波クロックＣＬＫ２を生成する。なお、上記ＳＴＯＰ解除キー入力信号Ｓ３８をラッチした信号に応じた信号とは、例えば、ＳＴＯＰ解除キー入力信号Ｓ３８をラッチした信号をインバータにより、反転した信号である。

また、低周波クロック制御回路１１は、低周波クロックＣＬＫ２と、検出レベル切換え信号Ｓ１８を反転した信号とを、ＡＮＤ演算し、低周波クロックＣＬＫ３を生成する。例えば、検出レベル切換え信号Ｓ１８がロウレベルのとき、低周波クロックＣＬＫ３が生成され、検出レベル切換え信号Ｓ１８がハイレベルのとき、低周波クロックＣＬＫ３が生成されずロウレベルに固定される。

次に、上記半導体集積回路１の動作を説明する。図７に半導体集積回路１の動作タイミングチャートの一例を示す。この動作タイミングチャートの例では、電源検出スイッチ回路２９がオンする電源電圧ＶＤＤ範囲の場合において、電源電圧降下用擬似負荷回路１３によって電源電圧低下の判定がなされたときにＳＴＯＰ解除しない場合を示す。なお、本例の前提として電源電圧ＶＤＤを３．１Ｖとする。

また、図８に、電源電圧ＶＤＤ範囲と抵抗分圧Ｓ２５〜Ｓ３３の選択による電源電圧検出回路１０が出力する電源電圧検出出力Ｓ１４の信号レベルの表を示す。なお、図８では、電源電圧検出出力Ｓ１４がロウレベル出力される場合は"Ｌ"、ハイレベル出力される場合は"Ｈ"と記載する。

図７の時刻Ｔ１は、ＳＴＯＰ状態に入る前のＳＴＯＰ解除状態である。時刻Ｔ２は、ＳＴＯＰ状態である。時刻Ｔ３は、ＳＴＯＰ解除キーがラッチされた状態と電源検出レベルの電源検出スイッチ回路２６がＯＮの状態である。時刻Ｔ４は、電源検出レベルの電源検出スイッチ回路２７がＯＮの状態である。時刻Ｔ５は、電源検出レベルの電源検出スイッチ回路２８がＯＮの状態である。時刻Ｔ６は、電源検出スイッチ回路２８のＯＮ時に電源電圧検出出力Ｓ１４がロウレベルに変化したことで、擬似負荷をＯＮする前の電源電圧ＶＤＤ範囲を記憶した状態と電源検出スイッチ回路２８から電源検出スイッチ回路３０をＯＮにし、検出レベルを低下した状態である。時刻Ｔ７は、擬似負荷をＯＮし始めた状態である。時刻Ｔ８は、擬似負荷をＯＦＦした状態である。時刻Ｔ９は、電源電圧ＶＤＤ検出レベルに応じて判定し、ＳＴＯＰ解除信号を出力する状態である。時刻Ｔ１０は、電源電圧ＶＤＤの判定が終了し、保持されたフリップフロップ回路にリセットをかけ、ＳＴＯＰ解除キーを待つ状態である。

まず、ＳＴＯＰ状態に入る前のＳＴＯＰ解除状態の時刻Ｔ１について説明する。この時点では、ＣＰＵ２からのＳＴＯＰ信号Ｓ３６がロウレベルであり、ＳＴＯＰ解除制御リセット信号Ｓ１５がハイレベルになる。ハイレベルのＳＴＯＰ解除制御リセット信号Ｓ１５が、電圧検出レベル記憶回路８、ＳＴＯＰ解除制御回路１２のフリップフロップ回路４２〜４５、５５〜５９のリセット端子に入力され、フリップフロップ回路４２〜４５、５５〜５９が初期化される。このため、レジスタ信号Ｓ２、Ｓ３、Ｓ４、信号Ｓ４７、検出レベル切換え信号Ｓ１８、擬似負荷ＯＮ開始信号Ｓ２０、擬似負荷ＯＦＦ信号Ｓ２１、擬似負荷ＯＮ後の検出レベル判定開始信号Ｓ４９、判定処理終了信号Ｓ１７はロウレベルとなる。

また、上記のようにレジスタ信号（Ｓ４、Ｓ３、Ｓ２）＝（０、０、０）となるため、電源電圧検出レベル切替回路９のデコード回路３９が出力するデコード回路出力信号Ｓ４６のみがハイレベルになる。検出レベル切換え信号Ｓ１８がロウレベルであり、電圧検出レベル切換えセレクタ４０から出力されるスイッチＯＮ信号Ｓ１２のみがハイレベルになり、電源電圧検出回路１０の電源検出スイッチ回路３３のみがＯＮする。

ここで、抵抗１６〜２５の抵抗分圧Ｓ２５〜Ｓ３３を具体的な電源電圧ＶＤＤを元に説明する。

上述したように電源検出スイッチ回路３３のみがＯＮされる状態では、抵抗分圧Ｓ３２が選択され電源検出電圧Ｓ３４となり、電源電圧ＶＤＤが３．１Vなので、図８に示すように、電源電圧検出出力Ｓ１４はロウレベルになる。

そして、ロウレベルの電源電圧検出出力Ｓ１４が、電圧検出レベル記憶回路８のインバータ回路７６に入力され、その出力はハイレベルになる。ＡＮＤ回路４６は、ハイレベルのインバータ回路７６の出力、ロウレベルのフリップフロップ回路４５の出力信号Ｓ４７を入力し、ロウレベルのレジスタ初期値処理信号Ｓ１６を出力する。

低周波クロック制御回路１１からの低周波クロックＣＬＫ２、ＣＬＫ３はＳＴＯＰ状態で出力され、時刻Ｔ１のタイミングではロウレベルとなる。また、ＳＴＯＰ解除制御回路１２の２入力ＡＮＤ回路５３に入力する擬似負荷ＯＮ後の検出レベル判定開始信号Ｓ４９がロウレベルのため、ＳＴＯＰ解除信号Ｓ２３はロウレベルとなる。

電源電圧降下用擬似負荷回路１３のＡＮＤ回路６０に入力される擬似負荷ＯＮ開始信号Ｓ２０がロウレベルであるため、ＡＮＤ回路６０の出力である擬似負荷ＯＮ信号Ｓ５０もロウレベルとなる。ＮＰＮトランジスタ６２は、擬似負荷ＯＮ信号Ｓ５０がロウレベルのため、電流が流れていないＯＦＦ状態である。

次に、ＳＴＯＰ状態となった時刻Ｔ２の状態について説明する。まず、時刻Ｔ２前に、ＣＰＵ２からハイレベルのＳＴＯＰ信号Ｓ３６が出力され半導体集積回路１はＳＴＯＰ状態になる。そして、ＳＴＯＰ解除制御リセット信号Ｓ１５がハイレベルからロウレベルになる。このＳＴＯＰ状態において、電池が抜き取られて、半導体集積回路１は、コンデンサ１５のみによる電源電圧ＶＤＤで動作する（図１のブロック図の状態）。

この状態でＳＴＯＰ解除キー３８のスイッチが押され、ＳＴＯＰ解除キー入力信号Ｓ３８がハイレベルからロウレベルに変化する。ＳＴＯＰ解除キー３８は、通常ハイレベルにプルアップされているものとする。なお、従来技術では、コンデンサにより電源電圧を供給しているにもかかわらず、ＳＴＯＰ解除キーによりＳＴＯＰ状態を解除したような場合に、コンデンサが供給する電源電圧が低下し、装置が誤動作を引き起こす問題が発生していた。

そして、ＳＴＯＰ解除キー入力信号Ｓ３８のロウレベルへの立ち下がりをトリガにしてＳＴＯＰ解除キー入力信号Ｓ３８をラッチする。時刻Ｔ２のタイミングで、ＳＴＯＰ解除キー入力信号Ｓ３８をラッチした信号に応じた信号と、低周波クロックＣＬＫで同期をとった信号と、ＳＴＯＰ信号Ｓ３６とをＡＮＤ演算することで作成される低周波クロックＣＬＫ２が、低周波クロック制御回路１１から出力される。

また、低周波クロックＣＬＫ２と、検出レベル切換え信号Ｓ１８を反転した信号とを、ＡＮＤ演算することで作成される低周波クロックＣＬＫ３が、低周波クロック制御回路１１から出力される。

この低周波クロックＣＬＫ３の立ち上がりで、時刻Ｔ２に電圧検出レベル記憶回路８のフリップフロップ回路４２は、インバータ回路７９が出力するレジスタ信号Ｓ２の反転信号をラッチする。このため、出力のレジスタ信号Ｓ２が、ロウレベルからハイレベルに遷移する。なお、レジスタ信号Ｓ２は、この後、低周波クロックＣＬＫ２の立ち上がり毎に出力レベルが反転する。

フリップフロップ回路４３は、レジスタ信号Ｓ２の立ち上がりで、インバータ回路８０が出力するレジスタ信号Ｓ３の反転信号をラッチする。このため、出力のレジスタ信号Ｓ３が、ロウレベルからハイレベルに遷移する。なお、レジスタ信号Ｓ３は、この後、レジスタ信号Ｓ２の立ち上がり毎に出力レベルが反転する。つまり、低周波クロックＣＬＫ２の立ち上がり２回毎に出力レベルが反転する。

フリップフロップ回路４４は、レジスタ信号Ｓ３の立ち上がりで、インバータ回路８１が出力するレジスタ信号Ｓ４の反転信号をラッチする。このため、出力のレジスタ信号Ｓ４が、ロウレベルからハイレベルに遷移する。なお、レジスタ信号Ｓ４は、この後、レジスタ信号Ｓ３の立ち上がり毎に出力レベルが反転する。つまり、低周波クロックＣＬＫ２の立ち上がり４回毎に出力レベルが反転する。

時刻Ｔ２において、（Ｓ４、Ｓ３、Ｓ２）＝（１、１、１）になり、電源電圧検出レベル切替回路９のデコード回路３９の出力信号はデコード回路出力信号Ｓ３９のみがハイレベルになる。このため、電圧検出レベル切換えセレクタ４０から出力されるスイッチＯＮ信号Ｓ５のみがハイレベルになる。

そして、スイッチＯＮ信号Ｓ５のみがハイレベルになることから、電源電圧検出回路１０の電源検出スイッチ回路２６のみがＯＮし、抵抗分圧Ｓ２５が選択される。ここで、電源電圧ＶＤＤが３．１Ｖであるので、図８より電源電圧検出出力Ｓ１４はロウレベルからハイレベルに遷移する。

電圧検出レベル記憶回路８のフリップフロップ回路４５は、クロック入力端子にインバータ回路７７を経由して低周波クロックＣＬＫ３を入力する。このため、時刻Ｔ２のタイミングでは、フリップフロップ回路４５は、クロック入力端子に立ち下がりのクロックが入力され、データ入力端子Ｄのハイレベルを取り込まず、出力信号Ｓ４７はロウレベルのままとなる。よって、時刻Ｔ２のタイミングで、電源電圧検出出力Ｓ１４がロウレベルで出力される期間のレジスタ初期値処理信号Ｓ１６のハイレベルへの変化を止める。

そして、時刻Ｔ２のタイミングより低周波クロックＣＬＫの半クロック後で、インバータ回路７７を介して、フリップフロップ回路４５のクロック入力端子に立ち上がり入力され、フリップフロップ回路４５はハイレベルのデータを取り込む。このため、信号Ｓ４７はロウレベルからハイレベルに遷移する。この信号Ｓ４７と、インバータ回路７６の出力とをＡＮＤ演算するＡＮＤ回路４６から出力されるレジスタ初期値処理信号Ｓ１６は、圧検出出力Ｓ１４がハイレベルからロウレベルに遷移するまで、ロウレベルのままとなる。

次に、電源検出レベルの電源検出スイッチ回路２６がＯＮ状態の時刻Ｔ３について説明する。

時刻Ｔ３のタイミングで、電圧検出レベル記憶回路８のフリップフロップ回路４２に入力する低周波クロックＣＬＫ３が立ち上がり、インバータ回路７９が出力するロウレベルのデータをラッチする。このため、レジスタ信号Ｓ２が、ハイレベルからロウレベルに遷移し、（Ｓ４、Ｓ３、Ｓ２）＝（１、１、０）になる。

これにより、電源電圧検出レベル切替回路９のデコード回路３９の出力信号はデコード回路出力信号Ｓ４０のみがハイレベルになる。このため、電圧検出レベル切換えセレクタ４０から出力されるスイッチＯＮ信号Ｓ６のみがハイレベルになる。

そして、スイッチＯＮ信号Ｓ６のみがハイレベルになることから、電源電圧検出回路１０の電源検出スイッチ回路２７のみがＯＮし、抵抗分圧Ｓ２６が選択される。ここで、電源電圧ＶＤＤが３．１Ｖであるので、図８より電源電圧検出出力Ｓ１４はハイレベルのままのため、レジスタ初期値処理信号Ｓ１６もロウレベルのままになる。

次に、電源検出レベルの電源検出スイッチ回路２７がＯＮ状態の時刻Ｔ４について説明する。

時刻Ｔ４のタイミングでもフリップフロップ回路４２に入力する低周波クロックＣＬＫ３が立ち上がり、インバータ回路７９が出力するハイレベルのデータをラッチする。このため、レジスタ信号Ｓ２がロウレベルからハイレベルに遷移し、フリップフロップ回路４３が、インバータ回路７９が出力するロウレベルのデータをラッチする。このため、（Ｓ４、Ｓ３、Ｓ２）＝（１、０、１）になり、電源電圧検出レベル切替回路９のデコード回路３９の出力信号はデコード回路出力信号Ｓ４１のみがハイレベルになる。このため、電圧検出レベル切換えセレクタ４０から出力されるスイッチＯＮ信号Ｓ７のみがハイレベルになる。

そして、スイッチＯＮ信号Ｓ７のみがハイレベルになることから、電源電圧検出回路１０の電源検出スイッチ回路２８のみがＯＮし、抵抗分圧Ｓ２７が選択される。ここで、電源電圧ＶＤＤが３．１Ｖであるので、図８より電源電圧検出出力Ｓ１４はハイレベルのままのため、レジスタ初期値処理信号Ｓ１６もロウレベルのままになる。

次に、電源検出レベルの電源検出スイッチ回路２８がＯＮ状態の時刻Ｔ５について説明する。

時刻Ｔ５のタイミングでもフリップフロップ回路４２に入力する低周波クロックＣＬＫ３が立ち上がり、インバータ回路７９が出力するロウレベルのデータをラッチする。このため、レジスタ信号Ｓ２が、ハイレベルからロウレベルに遷移し、（Ｓ４、Ｓ３、Ｓ２）＝（１、０、０）になる。

これにより、電源電圧検出レベル切替回路９のデコード回路３９の出力信号はデコード回路出力信号Ｓ４２のみがハイレベルになる。このため、電圧検出レベル切換えセレクタ４０から出力されるスイッチＯＮ信号Ｓ８のみがハイレベルになる。

そして、スイッチＯＮ信号Ｓ８のみがハイレベルになることから、電源電圧検出回路１０の電源検出スイッチ回路２９のみがＯＮし、抵抗分圧Ｓ２８が選択される。ここで、電源電圧ＶＤＤが３．１Ｖであるので、図８より電源電圧検出出力Ｓ１４はハイレベルからロウレベルに遷移する。

次に、電源検出スイッチ回路２８のＯＮ状態時に電源電圧検出出力Ｓ１４がロウレベルに変化したことで擬似負荷をＯＮする前の電源電圧ＶＤＤ範囲を記憶した状態と、電源検出スイッチ回路３０をＯＮし検出レベルを低下した状態の時刻Ｔ６について説明する。なお、この時刻Ｔ６は、上述した電源電圧検出出力Ｓ１４がハイレベルからロウレベルに遷移したタイミングである。

電源電圧検出出力Ｓ１４のロウレベルになり、ＡＮＤ回路４６が出力するレジスタ初期値処理信号Ｓ１６がロウレベルからハイレベルに遷移する。そして、そのレジスタ初期値処理信号Ｓ１６が、ＳＴＯＰ解除制御回路１２のＡＮＤ回路５４に入力される。ＡＮＤ回路５４は、一方の入力に低周波クロックＣＬＫ２を入力しているため、レジスタ初期値処理信号Ｓ１６がハイレベルに遷移した時刻Ｔ６のタイミングで、低周波クロックＣＬＫ４を出力する。

この低周波クロックＣＬＫ４がフリップフロップ回路５５のクロック入力端子に入力され、低周波クロックＣＬＫ４の立ち上がりのタイミングで、フリップフロップ回路５５がハイレベルのデータをラッチする。このため、フリップフロップ回路５５の出力である検出レベル切換え信号Ｓ１８がロウレベルからハイレベルに遷移する。検出レベル切換え信号Ｓ１８がハイレベルになることにより、低周波クロック制御回路１１から出力される低周波クロックＣＬＫ３はロウレベルに固定される。

低周波クロックＣＬＫ３がロウレベルに固定されると、電圧検出レベル記憶回路８のフリップフロップ回路４２から出力されるレジスタ信号Ｓ２の値も固定される。更に、フリップフロップ回路４３から出力されるレジスタ信号Ｓ３の値、フリップフロップ回路４４から出力されるレジスタ信号Ｓ４の値も固定され、（Ｓ４、Ｓ３、Ｓ２）＝（１、０、０）となる。この状態が、電源電圧降下用擬似負荷回路１３の擬似負荷で電流を流す前の電源電圧ＶＤＤの範囲を検出し、記憶した状態である。

そして、（Ｓ４、Ｓ３、Ｓ２）＝（１、０、０）が固定されデコード回路出力信号Ｓ４２のみがハイレベルの状態で、検出レベル切換え信号Ｓ１８がハイレベルとなることから、電圧検出レベル切換えセレクタ４０のセレクタが切り替わる。このため、電圧検出レベル切換えセレクタ４０から出力されるスイッチＯＮ信号Ｓ１０のみがハイレベルの状態に切り替わる。そして、スイッチＯＮ信号Ｓ１０により、電源検出スイッチ回路３１がＯＮし、抵抗分圧Ｓ３０が選択される。

上記抵抗分圧Ｓ３０が選択されることになり図８より、電源電圧検出出力Ｓ１４がロウレベルの限界電圧は「２．８Ｖ≧ＶＤＤ＞２．６Ｖ」になる。この状態が、擬似負荷で電流を流した後に電源電圧ＶＤＤが低下するか判断するための、電源電圧ＶＤＤを降下させる前に記憶した電源電圧レベルに応じて低下させた変更レベルになる。

次に、擬似負荷をＯＮし始めた状態の時刻Ｔ７について説明する。

ＳＴＯＰ解除制御回路１２において、時刻Ｔ７のタイミングで、低周波クロックＣＬＫ２の立ち上がりにより、検出レベル切換え信号Ｓ１８のハイレベルをフリップフロップ回路５６がラッチする。このため、擬似負荷ＯＮ開始信号Ｓ２０がロウレベルからハイレベルに遷移する。

擬似負荷ＯＮ開始信号Ｓ２０がロウレベルからハイレベルに遷移することで、電源電圧降下用擬似負荷回路１３のＡＮＤ回路６０の出力である擬似負荷ＯＮ信号Ｓ５０がハイレベルになりＮＰＮトランジスタ６２がＯＮする。このため、電源配線Ｓ２４に接続された抵抗６１により制限された電流が流れる。

次に、擬似負荷をＯＦＦした状態の時刻Ｔ８について説明する。

時刻Ｔ８のタイミングで、擬似負荷ＯＮ開始信号Ｓ２０のハイレベルをフリップフロップ回路５７がラッチする。このため、擬似負荷ＯＦＦ信号Ｓ２１がロウレベルからハイレベルに遷移する。

擬似負荷ＯＦＦ信号Ｓ２１がロウレベルからハイレベル遷移することで、電源電圧降下用擬似負荷回路１３のＡＮＤ回路６０の出力である擬似負荷ＯＮ信号Ｓ５０がロウレベルになることでＮＰＮトランジスタ６２がＯＦＦし、電流を流すことを止める。

ここで、半導体集積回路１がコンデンサ１５にて供給された電圧のみで動作しているため、電源電圧ＶＤＤが３．１Ｖから電圧が低下する。そして、時刻Ｔ７〜Ｔ８の期間で、電源電圧ＶＤＤが「２．８Ｖ≧ＶＤＤ＞２．６Ｖ」まで低下したとき、電源電圧検出出力Ｓ１４がハイレベルになる。そして、この時点でＳＴＯＰ解除制御回路１２のＡＮＤ回路５３に入力する擬似負荷ＯＮ後の検出レベル判定開始信号Ｓ４９がロウレベルのため、ＳＴＯＰ解除信号Ｓ２３はロウレベルになる。

次に、電源電圧検出レベルに応じて判定し、ＳＴＯＰ解除信号Ｓ２３を出力する状態の時刻Ｔ９について説明する。

時刻Ｔ９のタイミングで、擬似負荷ＯＦＦ信号Ｓ２１のハイレベルを、フリップフロップ回路５８がラッチする。このため、擬似負荷ＯＮ後の検出レベル判定開始信号Ｓ４９がロウレベルからハイレベルに遷移する。

電源電圧検出出力Ｓ１４がハイレベルのため、擬似負荷ＯＮ後の検出レベル判定開始信号Ｓ４９がロウレベルからハイレベルに遷移することで、ＡＮＤ回路５３の出力であるＳＴＯＰ解除信号Ｓ２３は、ロウレベルのままとなる。このため、割込み回路６に対して割り込み動作を発生させず、ＣＰＵ２からのＳＴＯＰ信号Ｓ３６がハイレベルを保持し、ＳＴＯＰ解除しない。

これは低下させた変更検出レベルまで電源電圧ＶＤＤが低下したことで、電源電圧ＶＤＤをコンデンサ１５のみで供給していると判断し、ＳＴＯＰ解除を行わない制御を行うためである。

次に、電源電圧ＶＤＤの判定が終了し、保持されたフリップフロップ回路にリセットをかけ、ＳＴＯＰ解除キーを待つ状態の時刻Ｔ１０について説明する。

時刻Ｔ１０のタイミングで、擬似負荷ＯＮ後の検出レベル判定開始信号Ｓ４９のハイレベルをフリップフロップ回路５９がラッチする。このため、判定処理終了信号Ｓ１７がロウレベルからハイレベルに遷移する。

判定処理終了信号Ｓ１７がロウレベルからハイレベルに遷移するため、低周波クロック制御回路１１の出力のＳＴＯＰ解除制御リセット信号Ｓ１５はハイレベルになる。ＳＴＯＰ解除制御リセット信号Ｓ１５がハイレベルになりフリップフロップ回路４２〜４４、５５〜５９が、リセットされて、初期化されＳＴＯＰ解除待ちの状態にもどる。

尚、時刻Ｔ７〜Ｔ８の期間、擬似負荷ＯＮ後も「２．８Ｖ≧ＶＤＤ＞２．６Ｖ」まで電源電圧ＶＤＤが低下しない場合は、電源電圧検出出力Ｓ１４はロウレベルである。そして、擬似負荷ＯＮ後の検出レベル判定開始信号Ｓ４９がハイレベルになることで、ＳＴＯＰ解除信号Ｓ２３はハイレベルになる。割込み回路６にハイレベルのＳＴＯＰ解除信号Ｓ２３が入力され、ＣＰＵ２からのＳＴＯＰ信号Ｓ３６がロウレベルになり、ＳＴＯＰ状態を解除する。

これは低下させた変更検出レベルまで電源電圧ＶＤＤが低下しないことで、電源電圧ＶＤＤをコンデンサ１５のみで供給していない状態（電池が接続されいる状態）であると判断し、ＳＴＯＰ解除を行う制御を行うためである。

また、擬似負荷で電流を流す前の電源電圧ＶＤＤが最初から低い場合、例えば電源電圧ＶＤＤが２．３Ｖの場合はＰＯＣ（パワーオンクリア）が発生する電圧２．０Ｖに近いため、擬似負荷で電流を流すことで電源電圧ＶＤＤが低下し、２．０Ｖ以下（但し、半導体集積回路１の最低動作電圧より高いとする）になりＰＯＣ出力Ｓ２２をハイレベルにする。ＰＯＣ出力Ｓ２２をハイレベルにすることで、半導体集積回路１内部のＣＰＵ２と周辺回路が初期化され、発振器５、低周波発振器７が停止状態になり、メモリ４はアクセスが停止し、揮発メモリのＲＡＭはデータ保持されている状態（以降リセット状態と称する）となる。

ここで、擬似負荷で電流を流した後に電源電圧ＶＤＤが降下するか判断する検出レベルの設定の例を説明する。コンデンサ１５をＣとし、ＮＰＮトランジスタ６２と抵抗６１の合成抵抗の擬似負荷をＲとし、擬似負荷で電流を流している時間をｔとする。そして、擬似負荷で電流を流す前の電圧レベルをＶ０として、低下させる検出レベルをＶとした関係式は以下のようになる。

Ｖ＝Ｖ０×ｅｘｐ（−ｔ/（Ｒ×Ｃ））

このとき、ｔ＝２ｍＳ、Ｒ＝３００Ω、Ｖ０＝３．１Ｖ、Ｃ＝４７μＦとした場合、

Ｖ＝３．１Ｖ×ｅｘｐ（−２ｍＳ／（３００Ω×４７μＦ））＝２．６９となり、Ｖ０より約０．４Ｖ低下する。このことから、擬似負荷Ｒで電流を流した後に電源電圧ＶＤＤが降下したかを判断する検出レベルは、擬似負荷Ｒで電流を流す前の電源電圧ＶＤＤより約０．４Ｖ程度低い検出レベルに設定する。

以上のような本実施の形態の半導体集積回路１は、電池が抜かれ、電源電圧ＶＤＤをコンデンサ１５から供給する場合に、電源電圧低下に伴う誤動作を防止できる効果を有する。

これは、上述したように、擬似負荷で電流を流す前の電源電圧レベルを検出し、検出した電源電圧ＶＤＤに応じて検出レベルを低下させ、その低下した検出レベルに対し、電源電圧ＶＤＤが低下した場合は電源電圧ＶＤＤがコンデンサにて供給されていると判断してＳＴＯＰ解除させないからである。

従来技術では、電源電圧を電圧検出器の閾値でしか判別せず、電源電圧が電圧検出器の閾値を下回る場合は動作を停止するが、閾値を上回る場合は動作許可される構成のため、電源電圧が電池で供給されているか、コンデンサで供給されているかを判別出来なかった。このため、従来技術では、コンデンサで電源電圧が供給されているにもかかわらず、通常動作と同じ電量を消費し、それに伴う電圧の低下で、ＲＡＭ等に設定されたデータが消失してしまう問題が起きていた。

しかし、本実施の形態の半導体集積回路１は、上記機能により電源電圧が電池もしくはコンデンサで供給されているかを判別可能となり、コンデンサで供給されている場合は、ＳＴＯＰ状態を解除しない。このため、従来技術で問題となっていた、電源電圧の低下が発生せず、ＲＡＭ等に設定されたデータが消失してしまう問題も回避することが可能となる。

更に、電池が抜き取られた状態でのメモリに記憶されているデータ保持時間を長くすることができる効果を有する。これは、電源電圧ＶＤＤにコンデンサ１５が接続されているかを判断するために擬似負荷回路に流す電流を小さくしたためである。

なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

１ 半導体集積回路
２ ＣＰＵ
３ ＲＯＭ
４ メモリ
５ 発振器
６ 割込み回路
７ 低周波発振器
８ 電圧検出レベル記憶回路
９ 電源電圧検出レベル切替回路
１０ 電源電圧検出回路
１１ 低周波クロック制御回路
１２ ＳＴＯＰ解除制御回路
１３ 電源電圧降下用擬似負荷回路

Claims (10)

1. 通常動作より低い消費電力状態である低消費電力モードを有する半導体集積回路であって、
   前記低消費電力モード状態時において、
   電源電圧レベルを検出する検出手段と、
   前記検出した電源電圧レベルを記憶する記憶手段と、
   前記通常動作時よりも小さい電流を流すことで、前記電源電圧を低下させる擬似負荷手段と、
   前記擬似負荷手段により電流を流す前に前記記憶手段で記憶した第１の電圧レベルに応じて前記検出手段の検出レベルを第２の電圧レベルに切り換える切換え手段と、
   前記擬似負荷手段により電流を流すことにより低下した前記電源電圧が、前記第２の電圧レベルとなるかを判定し、前記低消費電力モードを解除するか否かの制御を行う制御手段と、を有する
   半導体集積回路。
2. 前記電源電圧は、前記通常動作時には電池で供給され、前記低消費電力モード時にはコンデンサで供給される
   請求項１に記載の半導体集積回路。
3. 前記通常動作時の動作クロックよりも低周波で、前記低消費電力モード時の当該半導体集積回路の動作クロックとなる低周波動作クロックを生成する低周波発振器と、
   外部の解除キー生成手段からの解除キー信号に応じて、前記低周波動作クロックを第１、第２のクロックとして出力する低周波クロック制御手段と、を更に有する
   請求項１または請求項２に記載の半導体集積回路。
4. 前記記憶手段は、
   前記第１のクロックに応じて、第１の値から第２の値に遷移するレジスタ信号を生成するレジスタと、
   前記第１のクロックに応じて、第１の信号を生成する第１のラッチ回路と、
   前記第１の信号と、前記検出手段が生成する電圧検出出力に応じて、処理信号を生成する第１の論理回路と、を有する
   請求項３に記載の半導体集積回路。
5. 前記切換え手段は、
   前記記憶手段からの前記レジスタ信号の値に応じて、デコード回路出力信号を生成するデコード回路と、
   前記制御手段からの検出レベル切換え信号に応じて、前記第１の値に相当する前記デコード回路出力信号から前記第２の値に相当する前記デコード回路出力信号に切り替えるセレクタと、を有する
   請求項４に記載の半導体集積回路。
6. 前記検出手段は、
   前記電源電圧の供給端子と、接地端子との間に直列接続された複数の抵抗と、
   前記切換え手段からの前記スイッチ信号に応じて、前記電源電圧を前記複数の抵抗によって分圧した複数の抵抗分圧のうち１つを選択するスイッチ回路と、
   基準電圧を生成する基準電圧生成回路と、
   前記基準電圧と、前記スイッチ回路の選択した抵抗分圧とを比較し、その比較結果に応じた前記電圧検出出力を生成する比較器と、を有する
   請求項５に記載の半導体集積回路。
7. 前記制御手段は、
   前記記憶手段の生成する前記処理信号と前記低周波クロック制御手段からの第２のクロックとに応じた第３のクロック信号に基づき、前記検出レベル切換え信号を生成する第２のラッチ回路と、
   前記検出レベル切換え信号に応じて、擬似負荷オン信号を生成する第３のラッチ回路と、
   前記擬似負荷オン信号に応じて、擬似負荷オフ信号Ｓ２１を生成する第４のラッチ回路と、
   前記擬似負荷オフ信号に応じて、検出レベル判定開始信号Ｓ４９を生成する第５のラッチ回路と、
   前記検出レベル判定開始信号Ｓ４９と、前記電圧検出出力とに応じて、解除信号Ｓ２３を生成する第２の論理回路と、を有する
   請求項６に記載の半導体集積回路。
8. 前記擬似負荷手段は、
   前記電源電圧が供給される供給配線と、接地端子との間に直列に接続される擬似抵抗と、トランジスタとを有し、
   前記トランジスタは、前記擬似負荷オン信号に応じてオン状態、前記擬似負荷オフ信号に応じてオフ状態となる
   請求項７に記載の半導体集積回路。
9. 前記低周波クロック制御手段は、前記制御手段からの前記検出レベル切換え信号に応じて、前記第１のクロックを停止する
   請求項８に記載の半導体集積回路。
10. 前記制御手段からの前記解除信号に応じて、前記低消費電力モードを解除する割込み処理を行う割込み制御部を更に有する
    請求項８に記載の半導体集積回路。

Images