CN103365263B - 半导体集成电路、信息处理装置和控制方法 - Google Patents
半导体集成电路、信息处理装置和控制方法 Download PDFInfo
- Publication number
- CN103365263B CN103365263B CN201310109180.2A CN201310109180A CN103365263B CN 103365263 B CN103365263 B CN 103365263B CN 201310109180 A CN201310109180 A CN 201310109180A CN 103365263 B CN103365263 B CN 103365263B
- Authority
- CN
- China
- Prior art keywords
- subsystem
- control unit
- clock
- power
- supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了半导体集成电路、信息处理装置和控制方法。在包括具有断电机构的多个子***的***大规模集成(LSI)中,由于子***的电力模式的转变,有时LSI的瞬时电力消耗在供给用于初始化的时钟的定时强烈地增加。在开始恢复第一子***和第二子***的供电时,通过使对于第一子***和第二子***的开始初始化的时钟供给的定时去同步化,初始化期间的电力消耗的增加被分散。
Description
技术领域
本发明涉及半导体集成电路,并涉及在从断电恢复时的复位解除操作。
背景技术
近年来,考虑环境问题的节能的趋势导致日益要求降低半导体集成电路的电力消耗(power consumption)。例如,为了减少电力消耗,存在关断半导体集成电路中的一部分子***的供电的方法。
在恢复对已被断电的子***供电时,在供电之后需要初始化,并且,初始化在开始正常操作之前执行。在初始化期间,通过积极地导致对于子***内的诸如触发器(flip-flop)的存储元件的信号变化,将子***的状态初始化。因此,在初始化期间,由于时钟选通(clockgating)的不良执行,因此常常需要高的电力消耗。为了解决该问题,日本专利申请公开No.2002-312073讨论了用于通过将在初始化期间输入的时钟分频以降低性能来降低电力消耗的技术。
在近年来的半导体器件中,被断电的区域(该区域一般被称为“电力控制目标”或“电力域”,下文将被称为“电力域(power domain)”)的数量增加。在不同的电力域中布置多个用于实现功能的子***允许对于在其中布置有用于实现不必要的功能的子***的电力域断电,由此使得能够降低电力消耗。
在重新开始电力供给之后,各电力域需要初始化操作(特别地,用于将触发器置于初始状态的时钟供给的开始和复位信号的解除)。并且,当复位多个内部子***时,常用的半导体集成电路使初始化(发出时钟和复位信号的定时以及解除这些信号的定时)同步化,以减少出错的可能性。但是,用于多个电力域的初始化的时钟供给操作的重叠导致初始化期间瞬时电力消耗集中并增加。在日本专利申请公开No.2002-312073中讨论的技术可在一定程度上减少电力消耗的峰值,但不能解决瞬时电力消耗的集中和增加。
发明内容
根据本发明的一个方面,半导体集成电路包括:电力控制单元,被配置为控制对于多个电力域的电力供给;和初始化控制单元,被配置为单独地控制多个电力域中的各电力域的初始化。在电力控制单元开始向第一电力域和第二电力域的电力供给之后,初始化控制单元以如下方式操作,即对于第二电力域的初始化的时钟供给的开始与对于第一电力域的初始化的时钟供给的开始相比被延迟。
参照附图阅读示例性实施例的以下详细说明,本发明的其它特征和方面将变得十分明显。
附图说明
包含于说明书中并构成其一部分的附图示出本发明的示例性实施例、特征和方面,并与描述一起用于解释本发明的原理。
图1是本发明的示例性实施例的配置的框图。
图2是根据本发明的示例性实施例的处理的流程图。
图3是半导体集成电路的配置的框图。
图4是对于子***恢复供电时的示例性时序图。
图5是用于选择时钟恢复目标的处理的流程图。
图6是恢复时钟时的各子***的(估计)电力消耗值的表。
图7是通过本发明的示例性实施例对于多个子***恢复时钟时的电力消耗时间线的曲线图。
图8是半导体集成电路的物理配置的框图。
图9是在通过电力控制单元对于子***实现时钟控制时对于子***1恢复供电时的时序图。
图10是对于各子***的各电力模式(power mode)的各子***的电力状态(power state)、电力消耗估计和温度估计的表。
图11是电力检测单元的配置的框图。
图12是泄漏电力-温度曲线。
具体实施方式
以下将参照附图详细描述本发明的各示例性实施例、特征和方面。
首先,将描述根据本发明的第一示例性实施例的半导体集成电路109。图1示出半导体集成电路109的内部配置。
半导体集成电路109包含n个子***。各子***被配置为根据被供给的时钟操作,该被供给的时钟将由包括事先分配的内置功能的功能模块(未示出)实现。当供给复位信号时,继续诸如内部触发器的存储元件的复位(继续有效复位信号(active reset signal)的断言)。
电力控制单元101通过电力开关控制单元107切换是否对于作为电力控制目标单元110的各子***供给来自电源的电力。电力检测单元102检测半导体集成电路109的诸如温度、电压和电流的操作状态。电力数据存储单元103具有作为表的值,该值指示在对于作为电力控制目标单元110的各子***开始电力供给时初始化期间将消耗的电力。此外,电力数据存储单元103保持与电力消耗相关的预定电力值,该预定电力值用作允许半导体集成电路109稳定操作的基准。
***控制单元104控制时钟控制单元105、复位控制单元(复位信号控制单元)106和电力控制单元101,并且执行控制以使对于多个子***用于复位解除的时钟恢复定时分散(在后面将描述其细节)。此外,***控制单元104控制整个***,即,例如,变换半导体集成电路109的电力模式并控制各子***的数据处理模式。时钟控制单元105基于来自***控制单元104的指令控制是否单独地对于多个子***中的各子***供给时钟。复位控制单元106基于来自***控制单元104的指令执行控制,诸如通过继续向各子***110发出复位信号来保持初始化操作以及通过停止发出的复位信号来结束单个***110的初始化操作。换句话说,复位控制单元106和时钟控制单元105用作初始化控制单元,其用于基于来自***控制单元104的指令实现各子***110的初始化。
电力控制单元101和***控制单元104中的每一个可以是微计算机、微处理器或包含场可编程门阵列(FPGA)的定序器(诸如可编程逻辑控制器(PLC)),或者可以是能够进行状态控制的逻辑电路的组合。在这种情况下,电力控制单元101和***控制单元104被配置为从内置的存储器(未示出)等读出程序(或参数)并且执行该程序,该程序可至少实现后面将描述的各示例性实施例的电力控制单元101和***控制单元104的处理运算和功能。
在图1所示的例子中,子***的数量为n。但是,本发明可被应用于具有多个电力控制目标的任何半导体集成电路,并且,子***的数量可以是任意数量。此外,为了简化描述,将基于子***与电力域(诸如电力控制目标)相互一一对应的例子描述本示例性实施例。但是,子***和电力域不必具有相互一一对应的关系。例如,两个或更多个子***可与一个电力域对应,或者一个子***可被两个或更多个电力域管理。电力域指的是可通过同一电力控制元件(例如,电力开关)停止其电力供给的区域以及被定义为减少芯片上的电流泄漏的区域。电力域可以为例如满足该定义的电路块、功能模块或集成电路(IC)。
下面,将基于如下操作例子参照图2和图3描述第一示例性实施例的基本操作(断电操作和供电恢复操作),在该操作例子中,电力开关控制单元107关断对于两个子***(子***1(第一电力域)和子***2(第二电力域))的供电并且稍后恢复供电。图2和图3所示的例子与子***的数量n=2的情况对应。图2是与半导体集成电路109中的断电操作和恢复供电操作相关的流程图。图3示出包括两个子***的半导体集成电路109的配置的细节。
首先,参照图2,在步骤S201中,响应对于子***1和2断电的指令,***控制单元104命令复位控制单元106激活对于子***1和2中的每一个的复位(res305)。然后,响应来自***控制单元104的命令,复位控制单元106断言对于子***1和2中的每一个的复位(在后面将描述的时序图中,这将被描述为低有效(low active)复位信号)。
然后,在步骤S202中,***控制单元104命令时钟控制单元105停止向子***1和2中的每一个供给时钟(clk304)。然后,响应来自***控制单元104的命令,时钟控制单元105通过激活时钟门单元(clock gate cell)301和302(将控制针设为“启用”)停止向子***1和2供给时钟。
然后,在步骤S203中,***控制单元104向电力控制单元101发送请求关断对于子***1和2的电力供给的命令(以下,称为“关断请求”)。在接收到来自***控制单元104的关断请求之后,电力控制单元101通过由电力开关控制单元107向确定对于子***1和2的电力供给的电力开关306发出停止供给的指令(关断)308来断电。
在步骤S204中,***控制单元104确定是否出现了用于使子***1和2恢复的触发因素。用于使子***1和2恢复的触发因素的例子包括如下情况,即半导体集成电路109从例如用户或应用程序接收利用子***1和2的功能模块(图3所示的功能1~9)的请求。在步骤S204中,执行自转换(self-transition),直到出现触发因素。如果***控制单元104在步骤S204中确定已出现了触发因素(在步骤S204中为“是”(YES)),那么处理前进到步骤S205。
在步骤S205中,***控制单元104使得向子***1和2进行电力供给,子***1和2应被恢复以被重启。具体而言,***控制单元104向电力控制单元101发送请求恢复子***1和2的电力供给的命令(以下,称为“恢复请求”)。在接收到来自***控制单元104的供电恢复请求命令之后,电力控制单元101通过电力开关控制单元107控制子***1和2的电力开关被设定为ON(接通)以供给电力。在子***1和2的充电完成之后,处理前进到步骤S206。
在步骤S206中,电力控制单元101从作为恢复目标(初始化目标)的多个子***中选择至少一个子***作为时钟恢复目标,并且把该选择通知给***控制单元104(在后面将详细描述通过电力控制单元101选择时钟恢复目标的方法的细节)。将假定电力控制单元101首先选择子***1以恢复子***1的时钟并且通知***控制单元104子***1处于时钟供给可重新开始的状态(发出时钟恢复指令),提供以下的描述。电力控制单元101可随机选择要恢复的子***。作为替代方案,电力控制单元101可被以如下方式配置,即指示哪个子***应优先的优先信息被事先保存于寄存器(未示出)中,并且电力控制单元101基于优先信息选择要恢复的子***。在接收到通知之后,***控制单元104指示时钟控制单元105和复位控制单元106开始用于初始化子***1的操作。
在步骤S207中,在接收到开始初始化的指令之后,时钟控制单元105停用时钟门单元301的选通(gating)(将控制针设为“禁用”),由此重新开始向子***1供给时钟(clk304)。此外,对于包含于子***1中的多个时钟门单元303,时钟控制单元105也将相应的控制针设为“禁用”以初始化子***1的内部。时钟门单元301和303的控制针被保持于“禁用”状态,直到子***1的复位被解除。换句话说,至少从接收到用于开始初始化的命令(初始化命令)起直到复位解除,时钟控制单元105持续向子***1供给时钟。
在接收到来自***控制单元104的初始化命令之后,时钟控制单元105在预定的时间中持续向目标供给时钟,并且在步骤S208中,复位控制单元106解除子***1的复位(将复位取消断言)。在测量用于解除复位的经过时间时,可以使用包含减量器等的递降计数器。例如,事先根据例如子***1的电路规模设定预定值。该值对于每个循环时间减1(-1),并且,当值达到0时,复位被解除。在复位被解除之后,子***1开始稳定操作。时钟控制单元105可在复位被取消断言时停止供给时钟,或者可在经过了预定的时间时停止供给时钟。
在步骤S209中,***控制单元104确定是否存在如下这样的子***,即对于该子***已请求恢复但该子***还没有恢复。例如,***控制单元104在寄存器(未示出)中保存已请求恢复的子***的数量m,并且从中减去已被恢复的子***的数量。然后,如果数量m没有达到0,那么***控制单元104确定存在还没有恢复的剩余子***。此时,由于子***2还没有被恢复,因此,对于子***2执行步骤S206~S208。如果***控制单元104在步骤S209中确定子***1和2已恢复(在步骤S209中为“否”),那么处理结束。假定***控制单元104包含指示哪个子***被启动的n个标记寄存器(未示出)。例如,如果标记寄存器的第k段保持“1”,那么这意味着子***k处于启动状态。如果标记寄存器的第k段保持“0”,那么这意味着子***k处于节电状态,在这种情况下,电力供给被关断。
这样,当同时向子***1和2两者供给电力时,通过***控制单元104对于子***1和2将用于初始化的时钟供给开始定时去同步化。因此,能够防止电力消耗集中。
下面,将参照图4的时序图描述对于子***1恢复供电时的各种类型的信号和电压的转换。图4是对于子***1恢复供电时的时序图。在图4中,逻辑信号被示为低有效(负逻辑)信号。当电压为低时,对于时钟门单元303的控制信号被设为“禁用”(供给时钟)。
图4中的断电状态指示电力控制单元101停止对于子***1的电力供给的状态(OFF状态),并与图2中的步骤S203和S204对应。供电恢复状态指示电力控制单元101接收来自***控制单元104的恢复请求直到电力控制单元101向***控制单元104发送时钟恢复指令的状态,并与图2中的步骤S206对应。初始化状态指示***控制单元104向时钟控制单元105和复位控制单元106发出初始化命令直到子***1的复位被解除的状态,并与图2中的步骤S207和步骤S208对应。稳定操作状态指示子***1完成初始化并且只有被供给时钟才可在不需要初始化的情况下正常地操作的状态。在稳定操作状态开始之后,子***1在预定的时间中处于待机状态,并且,通过操作时钟门单元301,暂时停止对于子***1中的各功能模块的时钟供给。
图4的最下部指示子***1的电力消耗量的转换。初始化状态中的电力消耗比其它状态高。这是由于,在初始化状态中,所有时钟门单元被设为“禁用”状态,并且,时钟持续地被供给到功能1~4和子***1。子***2的时序图与子***1的时序图类似,因此,这里省略其详细的描述。
这样,通过将用于多个电力控制目标(例如,子***)的初始化的时钟供给开始定时去同步化,可防止电力消耗集中。
下面,描述根据第二示例性实施例的电力控制单元101选择时钟恢复目标的方法。当对于多个电力控制目标将用于初始化的时钟供给开始的定时去同步化时,本示例性实施例将没有问题(例如,电力消耗不超过额定电力或预定的电力)的范围的时钟供给开始定时集合在一起,即使它们各自的时钟供给开始定时重叠。作为结果,能够实现初始化的速度与电力消耗的分散之间的平衡折中(balancedtrade-off)。在以下的描述中,与上述的第一实施例类似的特征和过程由相同的附图标记表示,并且,省略它们的描述。
图5是示出电力控制单元101在接收到供电恢复请求时选择时钟恢复目标的处理的流程图。本流程图的描述使用如下例子,在该例子中,在具有19个子***(n=19)的半导体集成电路中,对于已被断电的5个子***(与n=3、4、8、14和19对应)恢复供电。此外,将首先描述与由图7中的实线A表示的线图对应的例子。
首先,在步骤S501中,电力控制单元101从***控制单元104接收供电恢复请求,该供电恢复请求指示电力控制单元101使子***(与n=3、4、8、14和19对应)恢复。在以下的描述中,描述在优先考虑首先从***控制单元104指示的某子***的同时恢复子***的控制。在上述的例子中,子***3、4、8、14和19被依此次序恢复。作为替代方案,在供电恢复请求中可包括指示要被恢复的子***和要被恢复的子***的优先次序的信息。在另一替代方案中,电力控制单元101可被以如下方式配置,即指示哪个子***优先恢复的信息被事先设定于电力控制单元101的存储器件中。为了简化描述,描述如下情况,其中在全部19个子***被关断电力供给的状态中发出供电恢复请求。在接收到供电恢复请求之后,电力控制单元101命令电力开关控制单元107接通子***3、4、8、14和19的电力开关。
然后,在步骤S502中,电力控制单元101通过使用电力检测单元102获得半导体集成电路109的当前温度、电压和电流数据。并且,在步骤S503中,电力控制单元101从接收的电压和电流数据计算出时钟恢复之前的半导体集成电路109的电力消耗的估计。
在步骤S504中,电力控制单元101选择成为对于其计算时钟恢复之后的估计的目标的子***。在本例子中,电力控制单元101基于供电恢复请求优先考虑子***3。
然后,在步骤S505中,电力控制单元101从电力数据存储单元103获得指示当子***3转变到初始化状态时的瞬时增加动态电力的估计(参照图6)和温度升高的估计(未示出)的信息和“温度-泄漏电力特性表”。电力控制单元101可具有用于暂时存储所读取的信息和表的存储单元(未示出),并且获得各子***的信息。在这种情况下,当处理重新前进到步骤S505时,用于从电力数据存储单元103加载信息的过程可被跳过。
此外,电力控制单元101基于在步骤S502中从电力检测单元102获得的温度数据和子***3的温度升高估计子***3的恢复时钟时的温度。然后,电力控制单元101通过参照“温度-泄漏电力特性表”获得泄漏电力的估计值(当向子***3供给时钟时增加)。如图12所示,泄漏电力随温度升高呈指数增加。
在半导体集成电路109通电时的“通电复位”解除之后,可事先通过固件控制设定由电力数据存储单元103保存的各种类型的数据。此外,在半导体集成电路109通电之后改变由电力数据存储单元103保存的数据时,可根据需要通过固件控制重写该数据。
然后,在步骤S506中,电力控制单元101通过将在步骤S503中获得的电力消耗和在步骤S505中获得的动态电力和泄漏电力相加,获得重新开始对于子***3的电力供给时的电力消耗的估计。
然后,在步骤S507中,电力控制单元101检查在步骤S506中获得的电力消耗的估计是否小于等于半导体集成电路109的预定的电力。如果在步骤S506中获得的电力消耗的估计不小于等于半导体集成电路109的预定的电力(在步骤S507中为“否”),那么不应立即恢复对于子***3的时钟供给。在本例子中,假定电力消耗的估计小于等于预定电力,处理前进到步骤S508。预定电力是用于允许半导体集成电路109稳定地操作的电力值,但是可以是例如电流值(预定电流),只要其是用于允许半导体集成电路109稳定地操作的指数并且是可从电力导出的值即可。步骤S507中的条件分支控制可防止在子***3的初始化的时钟恢复时半导体集成电路109的电力消耗值超过预定的电力。
在步骤S508中,电力控制单元101确定在已在步骤S501中请求恢复供电的子***(3、4、8、14和19)中是否存在应下一个计算估计的目标。在本例子中,应对于子***4、8、14和19计算估计(在步骤S508中为“是”)。因此,处理前进到步骤S504。此时,在步骤S504中,电力控制单元101选择子***4作为估计目标,并且,也以与上述方式类似的方式执行步骤S505~S507。但是,在步骤S506中,通过将在步骤S503中获得的电力消耗、由于子***3的时钟恢复导致的增加以及由于子***4的时钟恢复导致的增加进行相加来估计电力消耗。
其它的处理从步骤S508返回到步骤S504。此时,电力控制单元101选择子***8,对于该子***8,以与上述方式类似的方式执行步骤S505~S507。当其它的处理重新返回步骤S504时,电力控制单元101选择子***14,对于该子***14,以与上述方式类似的方式执行步骤S505~S506。此时,在步骤S506中,通过将在步骤S503中获得的电力消耗和由于子***3、4、8和14的时钟恢复导致的增加进行相加来估计电力消耗。
如果估计的电力消耗在此时超过预定值(在步骤S507中“否”),那么处理从步骤S507前进到步骤S510。
在步骤S510中,对于具有小于等于预定电力的估计的目标(在本例子中,为子***3、4和8),电力控制单元101向***控制单元104发出时钟恢复指令。
然后,处理前进到步骤S502,在该步骤S502中,电力控制单元101重新从电力检测单元102获得半导体集成电路109的当前的温度、电压和电流数据。因此,当对于剩余子***14和19估计电力消耗时,在子***3、4和8恢复之后使用实际测量值。即使在步骤S510之后处理立即前进到步骤S502,由于电力消耗的瞬时增加不减弱(subside),因此处理循环通过步骤S502~S507和步骤S510。但是,处理可在步骤S510中被延迟。
如果当电力消耗的增加减弱一定程度时可对于依次设为估计目标的子***14和19以类似的方式处理步骤S504~S508,那么电力控制单元101可在步骤S508中确定在已被请求恢复供电的子***中不存在应下一个计算估计的目标(在步骤S508中为“否”)。
在步骤S509中,电力控制单元101向***控制单元104发出子***14和19的时钟恢复指令。然后,处理结束。
在电力控制单元101在步骤S510中不能检测到具有小于等于预定电力的估计的任何目标的情况下,时钟恢复指令的发出被省略。并且,图5所示的处理可被控制为在如下情况下结束,即包含于请求指令中的作为恢复目标的子***3、4、8、14和19中的至少一个不能被启动(这基于例如步骤S510的重复次数被确定)。在这种情况下,伴随图5所示的处理的结束,电力控制单元101向***控制单元104发送关于不能恢复时钟的子***的错误通知。然后,在接收到错误通知之后,***控制单元104确定是否应对于在错误通知中通知的子***重复恢复处理。***控制单元104使此重复所不需要的任何子***断电。
图7是指示子***3、4、8、14和19被恢复时的随时间的电力消耗的曲线图。实线A与参照图5的流程图描述的例子对应。在该曲线图中,假定子***3、4、8、14和19已被电荷充电,并且,已在时间0微秒发出用于第一时钟恢复目标的时钟恢复指令。
参照实线A,从仅向子***3、4、8、14和19供给电力的状态(电力消耗100mW)开始,当对于子***3、4和8的时钟恢复时,电力消耗增加到900mW(在图7中的100微秒时)。在完成子***3、4和8的初始化后时,电力消耗降低。然后,指示子***14和19的时钟恢复。
长短交替虚线B表示时钟恢复以同时初始化子***3、4、8、14和19的状态,并且,该线超过预定电力值(1.0W)。均一虚线C表示一次指示一个子***的时钟恢复的例子。可通过控制图5的流程图以在步骤S510中什么也不做并且交换步骤S508和步骤S509的次序实现该例子。由均一虚线C表示的例子花费的时间为上述的实线A的例子的差不多两倍。因此,可通过在不超过由实线A指示的预定电力的范围内使尽可能多的子***的时钟供给开始定时同步化来减少初始化时间。
下面,将描述电力检测单元102的配置的例子。在图11中,由感测电阻器201检测的电流的增益通过放大器207被放大,通过模数(AD)转换器202从模拟数据被转换成数字数据,并然后被输出到电力控制单元101。在由感测电阻器201检测的电流足够大的情况下,放大器207可被省略。温度传感器205检测半导体集成电路109的温度。所检测的温度也通过AD转换器203被从模拟数据转换成数字数据,并以类似的方式被输出到电力控制单元101。电力供给传感器206检测半导体集成电路109中的各种类型的供电电压。检测的供电电压通过AD转换器204被从模拟数据转换成数字数据,并被输出到电力控制单元101。该数据响应来自电力控制单元101的请求被输出到电力控制单元101(图5中的S502)。
这样,根据本示例性实施例,能够防止在被重新开始电力供给的多个子***的初始化期间的电力消耗的集中,以高效地执行初始化。
下面,描述本发明的第三示例性实施例。在第一和第二示例性实施例中,***控制单元104根据例如来自电力控制单元101的时钟恢复指令控制时钟控制单元105和复位控制单元106。在第三示例性实施例中,电力控制单元101控制时钟控制单元105和复位控制单元106。因此,在第三示例性实施例中,图3所示的电力控制单元101直接与复位控制单元106和时钟控制单元105连接。
图9是根据第三示例性实施例的子***1被恢复时的时序图。与图4所示的时序图的不同如下。在初始化状态中,电力控制单元101直接指示时钟控制单元105供给时钟。并且,在初始化状态期间的最后阶段中,电力控制单元101直接指示复位控制单元106解除复位信号。根据第三示例性实施例,图4所示的时钟恢复指令是不必要的,而电力控制单元101应通知***控制单元104恢复已完成。
根据本第三示例性实施例,电力控制单元101可从***控制单元104接管复位控制和时钟控制的负荷。
将描述第四示例性实施例。第四示例性实施例的硬件配置可与第一到第三示例性实施例的类似。除了各子***的电力消耗的增加的估计(参照图6)和温度升高(未示出)以外,第四示例性实施例还在电力数据存储单元103或存储单元1401中保存图10所示的各操作模式(对于各电力模式)的电力消耗作为模式信息。图10所示的电力消耗是向各子***供给电力以执行初始化之前的电力消耗的初始值、对于在各模式中开启的子***恢复时钟时的瞬时动态电力和考虑温度升高时的泄漏电力的合计值,并且,该电力消耗数据被事先设定。
然后,当***控制单元104向电力控制单元101发出指示半导体集成电路109应转变到哪个电力模式的指令时,电力控制单元101读出图10所示的表,并比较与从***控制单元104指示的电力模式对应的电力消耗轮廓值与预定电力(假定预定电力为1.0W)。根据图10所示的表,在电力模式1、2、3、5和7中,电力消耗小于1.0W,因此,不必执行图5所示的用于逐个考虑各子***的电力消耗的增加的处理,并且也不必将多个时钟恢复目标的时钟恢复定时去同步化。因此,在指示的电力模式是电力模式1、2、3、5和7中的任一个的情况下,电力控制单元101跳过图5所示的处理,并且对于根据图10所示的表应在半导体集成电路109转变到的电力模式中被开启的子***一并发出时钟恢复指令。
另一方面,当由***控制单元104指示作为半导体集成电路109应转变到的电力模式的电力模式是根据图10所示的表的电力消耗可能超过1.0W的电力模式4、6、8、9和10中的任一个时,电力控制单元101执行图5所示的流程,以与第一到第三实施例类似的方式处理初始化。
这样,根据本示例性实施例,可通过参照各电力模式中的估计的瞬时电力消耗的总量来选择是否跳过根据第一到第三示例性实施例的处理,以高效地执行时钟恢复操作。
在上述的示例性实施例中,电力检测单元102和电力数据存储单元103被设置在半导体集成电路109内。但是,这些单元可被设置在半导体集成电路109外面,只要它们被配置为单个***(或信息处理装置)即可。
图8示出这种配置的概要。在图8所示的例子中,节电***1402是安装有半导体集成电路109的印刷电路板。存储单元1401保存估计数据1404,该估计数据包含时钟被恢复时的电力控制目标单元108中的各子***的动态电力的估计值、此时的温度升高的估计值和半导体集成电路109的温度-泄漏电力特性表。在半导体集成电路109的启动中使用的引导程序也被存储于存储单元1401中。
根据本示例性实施例的配置的使用可使得不再需要对于半导体集成电路109提供电力检测单元102和电力数据存储单元103,因此,能够减小半导体集成电路109的芯片尺寸,并降低半导体集成电路109的成本。
并且,关于包含根据上述的各示例性实施例的半导体集成电路109的信息处理装置的启动,半导体集成电路109被配置为,例如当通过接通电源开关来启动信息处理装置时,在初始化开始之前向所有子***发出复位(如果半导体集成电路109是负逻辑电路,则该复位被自动发出)。但是,可以在发出时钟恢复指令之前的任何时间发出复位。即使半导体集成电路109是正逻辑电路,半导体集成电路109也可被配置为通过在子***侧反转逻辑来自动发出复位。
此外,在上述的示例性实施例中,电力控制单元101(第二电力控制单元)控制各子***的电力、时钟控制单元105和复位控制单元106(第二初始化控制单元),并且共同地管理包含于一个子***中的功能模块的电力控制。但是,可对于各子***设置电力控制单元(第一电力控制单元)、时钟控制单元(第一初始化控制单元)和复位控制单元(第一初始化控制单元)。在这种情况下,变得能够在结构上分级控制电力,并能够更精细地控制对于各功能模块是否供给电力。在在结构上分级控制电力的情况下,子***中的电力控制单元可从电力数据存储单元103和电力检测单元102获得估计数据1404,或者,简化数据可事先保存于子***中的电力控制单元中。随着电力域的数量增加,变得更难以共同管理电力控制。分级结构控制使得即使多个功能模块(第一功能模块、第二功能模块等)的数量增加,也能够通过简单的结构实现用于初始化的多个功能模块的时钟供给开始定时的去同步化。
其它实施例
也可通过读出并执行记录于存储介质(例如,非暂时计算机可读存储介质)上的计算机可执行指令以执行本发明的上述的实施例中的一个或更多个的功能的***或装置的计算机,以及通过由***或装置的计算机例如通过读出并执行来自存储介质的计算机可读指令以执行上述的实施例中的一个或更多个的功能而执行的方法,实现本发明的实施例。计算机可包括中央处理单元(CPU)、微处理单元(MPU)或其它电路中的一个或更多个,并且可包括分离的计算机或分离的计算机处理器的网络。计算机可执行指令可例如从网络或存储介质被提供给计算机。存储介质可包括例如硬盘、随机存取存储器(RAM)、只读存储器(ROM)、分布式计算***的存储器、光盘(诸如紧致盘(CD)、数字通用盘(DVD)或蓝光盘(BD)TM)、闪存器件和存储卡等中的一个或更多个。
在上述的各示例性实施例中,各种类型的信号的布线延迟和各逻辑门的运算延迟被忽略。
虽然已参照示例性实施例描述了本发明,但应理解,本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有的变更方式、等同的结构和功能。
Claims (16)
1.一种半导体集成电路,包括:
多个子***,每一子***包括多个存储元件;
电力控制单元,被配置为开始对子***的电力供给;和
初始化控制单元,被配置为通过在电力控制单元开始对多个子***的电力供给之后进行单独控制以开始对于各子***的时钟供给,单独地控制各子***的初始化,其中各子***中包含的存储元件的初始化是通过开始对于各子***的时钟供给而开始的,
其中,所述初始化控制单元以如下方式操作,即对于第二子***的时钟供给的开始与对于第一子***的时钟供给的开始相比被延迟。
2.根据权利要求1的半导体集成电路,其中,所述初始化控制单元包含被配置为向各子***供给复位信号的复位信号控制单元和被配置为向各子***单独地供给时钟的时钟控制单元。
3.根据权利要求2的半导体集成电路,其中,在从所述电力控制单元接收到开始初始化的指令时,所述时钟控制单元供给时钟,直到所述复位信号被解除。
4.根据权利要求2的半导体集成电路,其中,在从所述电力控制单元接收到开始时钟供给以开始初始化的指令时,所述时钟控制单元仅对于预定的时间段向作为时钟供给目标的子***供给时钟。
5.根据权利要求2的半导体集成电路,其中,通过所述时钟控制单元在使得通过所述复位信号控制单元激活复位信号的状态中开始时钟供给,所述初始化控制单元设定作为初始化目标的子***中包含的存储元件的初始值。
6.根据权利要求2的半导体集成电路,其中,所述时钟控制单元包含单独地至少与所述多个子***中的每一子***对应的时钟门单元。
7.根据权利要求1的半导体集成电路,其中,所述电力控制单元包含开关控制单元,其被配置为控制与至少一个子***对应的开关,并且,
其中,所述电力控制单元通过用所述开关控制单元切换开关,来切换是否对于与该开关对应的子***供电。
8.根据权利要求1的半导体集成电路,还包括:
检测单元,被配置为检测初始化开始之前的电力消耗,
存储单元,被配置为保存当对于每个子***供给时钟以开始初始化时的电力消耗的增加和基准电力消耗;和
接收单元,被配置为接收用于执行对于已被断电的子***恢复供电的指令的供电恢复请求,
其中,所述电力控制单元响应于供电恢复请求而开始对子***供电,并且
其中,所述电力控制单元从所述存储单元获得在向子***供给时钟时的电力消耗的增加和基准电力消耗,并且通过比较在供给时钟时的电力消耗的增加和子***的初始化开始之前的电力消耗之和与所述基准电力消耗来确定开始向子***供给时钟的定时。
9.根据权利要求1的半导体集成电路,还包括
检测单元,被配置为检测子***的初始化开始之前的半导体集成电路的电力消耗,
存储单元,被配置为保存当对于每个子***供给时钟以开始初始化时的电力消耗的增加和半导体集成电路的基准电力消耗;和
***控制单元,被配置为指令所述电力控制单元开始向子***供电,然后指令所述初始化控制单元开始向第一子***和第二子***供给时钟,
其中,所述***控制单元通过比较在供给时钟时的子***的电力消耗的增加和子***的初始化开始之前的半导体集成电路的电力消耗之和与所述基准电力消耗,确定开始向子***供给时钟的定时。
10.根据权利要求8的半导体集成电路,其中,所述电力控制单元执行控制,以在不超过基准电力消耗的范围内同时开始向多个子***的时钟供给。
11.根据权利要求8的半导体集成电路,其中,所述存储单元还存储模式信息,所述模式信息包含对于各操作模式多个子***中的哪个子***要被供电,以及该操作模式中的电力消耗的估计,
其中,所述接收单元向所述电力控制单元发出指示半导体集成电路要在哪种操作模式中操作的指令,并且,
所述电力控制单元基于所述指示半导体集成电路要在哪种操作模式中操作的指令和所述模式信息,通过比较子***的电力消耗的增加与基准电力消耗,确定开始向子***供给时钟的定时。
12.根据权利要求1的半导体集成电路,其中,至少一个子***被配置为不管是否被供给电力都被同一电力控制元件控制,并且,
子***包含电路块、功能模块和集成电路中的至少一个。
13.一种信息处理装置,包括根据权利要求1的半导体集成电路。
14.一种半导体集成电路,包括:
多个子***,所述多个子***中的每一个包含多个功能模块、被配置为控制对于功能模块的电力供给的第一电力控制单元、和被配置为单独地控制各功能模块的初始化的第一初始化控制单元;
第二电力控制单元,被配置为控制对于子***的电力供给;和
第二初始化控制单元,被配置为单独地控制各子***的初始化,
其中,在第一电力控制单元开始对于第一功能模块和第二功能模块的电力供给之后,通过第一初始化控制单元或第二初始化控制单元中的一个,使开始用于开始第一功能模块和第二功能模块的初始化的时钟供给的定时不同。
15.一种半导体集成电路的控制方法,该半导体集成电路包括多个子***,每一子***包括多个存储元件;被配置为开始对子***的电力供给的电力控制单元;和被配置为通过在电力控制单元开始对多个子***的电力供给之后进行单独控制以开始对于各子***的时钟供给,单独地控制各子***的初始化的初始化控制单元,其中各子***中包含的存储元件的初始化是通过开始对于各子***的时钟供给而开始的,该方法包括:
使初始化控制单元以如下方式操作,即对于第二子***的时钟供给的开始与对于第一子***的时钟供给的开始相比被延迟。
16.一种半导体集成电路的控制方法,该半导体集成电路包括:多个子***,所述多个子***中的每一个包含多个功能模块、被配置为控制对于功能模块的电力供给的第一电力控制单元、和被配置为单独地控制各功能模块的初始化的第一初始化控制单元;第二电力控制单元,被配置为控制对于子***的电力供给;和第二初始化控制单元,被配置为单独地控制各子***的初始化,该方法包括:
在第一电力控制单元开始对于第一功能模块和第二功能模块的电力供给之后,通过第一初始化控制单元或第二初始化控制单元中的一个,使开始用于开始第一功能模块和第二功能模块的初始化的时钟供给的定时不同。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-076774 | 2012-03-29 | ||
JP2012076774A JP5936415B2 (ja) | 2012-03-29 | 2012-03-29 | 半導体集積回路、情報処理装置および制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103365263A CN103365263A (zh) | 2013-10-23 |
CN103365263B true CN103365263B (zh) | 2016-09-07 |
Family
ID=49236717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310109180.2A Active CN103365263B (zh) | 2012-03-29 | 2013-03-29 | 半导体集成电路、信息处理装置和控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9360921B2 (zh) |
JP (1) | JP5936415B2 (zh) |
CN (1) | CN103365263B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6224994B2 (ja) * | 2013-11-01 | 2017-11-01 | キヤノン株式会社 | 情報処理装置およびその制御方法 |
JP6513463B2 (ja) * | 2015-04-17 | 2019-05-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US10152112B2 (en) * | 2015-06-10 | 2018-12-11 | Sonics, Inc. | Power manager with a power switch arbitrator |
TWI604326B (zh) * | 2016-10-27 | 2017-11-01 | 財團法人工業技術研究院 | 基於fpga之系統功率評估裝置與方法 |
GB2569537B (en) * | 2017-12-18 | 2020-02-26 | Advanced Risc Mach Ltd | A technique for managing power domains in an integrated circuit |
KR102663815B1 (ko) * | 2018-06-01 | 2024-05-07 | 삼성전자주식회사 | 컴퓨팅 장치 및 이의 동작 방법 |
WO2024005975A1 (en) * | 2022-06-29 | 2024-01-04 | Microsoft Technology Licensing, Llc | Domain clock and power activation control circuit to reduce voltage droop and related methods |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4245150A (en) | 1979-02-26 | 1981-01-13 | International Business Machines Corporation | Power line disturbance detector circuit |
US5664089A (en) | 1994-04-26 | 1997-09-02 | Unisys Corporation | Multiple power domain power loss detection and interface disable |
JP3437174B2 (ja) | 2001-04-12 | 2003-08-18 | 沖電気工業株式会社 | 省電力化集積回路および省電力化集積回路の制御方法 |
JP3595799B2 (ja) | 2002-02-28 | 2004-12-02 | 松下電器産業株式会社 | 半導体集積回路及びそのリセット方法 |
US6586969B1 (en) * | 2002-03-25 | 2003-07-01 | Lsi Logic Corporation | Method and system for synchronously initializing digital logic circuits |
US7659746B2 (en) * | 2005-02-14 | 2010-02-09 | Qualcomm, Incorporated | Distributed supply current switch circuits for enabling individual power domains |
JP2006331107A (ja) * | 2005-05-26 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 電力管理回路、及び電子回路 |
JP2009054031A (ja) * | 2007-08-28 | 2009-03-12 | Toshiba Corp | リセット制御装置 |
US8493109B2 (en) * | 2010-03-31 | 2013-07-23 | Qualcomm Incorporated | System and method to control a power on reset signal |
WO2012132020A1 (ja) * | 2011-03-31 | 2012-10-04 | 富士通株式会社 | 情報処理システム、システム管理装置、集積回路 |
-
2012
- 2012-03-29 JP JP2012076774A patent/JP5936415B2/ja active Active
-
2013
- 2013-03-15 US US13/841,464 patent/US9360921B2/en active Active
- 2013-03-29 CN CN201310109180.2A patent/CN103365263B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP5936415B2 (ja) | 2016-06-22 |
US9360921B2 (en) | 2016-06-07 |
JP2013206309A (ja) | 2013-10-07 |
CN103365263A (zh) | 2013-10-23 |
US20130262895A1 (en) | 2013-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103365263B (zh) | 半导体集成电路、信息处理装置和控制方法 | |
JP5776124B2 (ja) | 電力管理においてクロックを起動させる戦略法 | |
CN104700886B (zh) | 具有电源状态传感器的存储器电路 | |
KR100881774B1 (ko) | 전압 레벨이 프로세서에 의해 제어되는 시스템에 있어서 결정론적인 파워온 전압을 제공하는 방법 및 장치 | |
JP2005270656A5 (zh) | ||
TWI439852B (zh) | Information processing device and power control circuit | |
US6675305B1 (en) | Power saving in a USB peripheral by providing gated clock signal to CSR block in response to a local interrupt generated when an operation is to be performed | |
CN110058541B (zh) | 具有电路内调试器的微控制器*** | |
US9026827B2 (en) | Control device and computer program product for controlling method | |
EP3596983A1 (en) | Power management of an nze iot device | |
US10732697B2 (en) | Voltage rail coupling sequencing based on upstream voltage rail coupling status | |
US20120173909A1 (en) | Controlling auxiliary power to logic devices | |
JP5475889B2 (ja) | データ処理装置およびデータ処理システム | |
US10908667B2 (en) | Technique for managing power domains in an integrated circuit | |
CN112783354A (zh) | 触摸装置的控制方法、装置及设备、存储介质 | |
JP2011077673A (ja) | リセット回路 | |
CN100517260C (zh) | 无容差状态判断电路 | |
JP4311915B2 (ja) | 電圧検出機能付きdc−dcコンバータ | |
US9134395B2 (en) | Method for testing comparator and device therefor | |
JP2006350930A (ja) | 制御回路及び情報処理装置 | |
KR101896494B1 (ko) | 컴퓨팅 디바이스들에서의 전력 관리 | |
JP6085673B2 (ja) | コンピュータシステム及びコンピュータシステムを実行するための方法 | |
CN118054771B (zh) | 无毛刺时钟切换电路及芯片、电器设备 | |
US20080034241A1 (en) | Power management system for use in laptop computer and management method thereof | |
JP6102204B2 (ja) | 電子装置、その制御プログラムおよび制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |