JP5440613B2 - 電源制御装置および電源制御方法 - Google Patents

Description

本発明は、電源制御装置および電源制御方法に関する。

従来、ＣＰＵ（Central Processing Unit）などの電子装置は、動作時に供給すべき駆動電圧の値が定められている。このため、電子装置自身が電源装置に対して駆動電圧を指示する信号を送出し、電源装置は指定された電圧の電源を供給する構成が利用されている。

電子装置の試作段階や出荷段階で、駆動電圧のマージンを検査する場合がある。駆動電圧に適切なマージンが与えられていれば、電子装置の信頼性を向上することができる。例えば、電源装置の不良などによって電子装置が要求した電圧値と実際に供給された駆動電圧値とがずれた場合であっても電子装置が動作可能となるためである。

駆動電圧のマージンを検査する場合は、電子装置から要求された電圧値よりも所定値だけ高い値と所定値だけ低い値の電源を用意し、これらの電源から駆動電圧を供給して電子装置が正常に動作するかを検証する。

複数の電圧を得る電源装置の一例について図１４を参照して説明する。図１４は、２つの電圧を得る電源装置の概要構成図である。図１４に示した電源装置は、インタフェース制御部６１、レジスタ６２＿１〜６２＿３、加算器６３、電源６４，６５を有する。

インタフェース制御部６１は、レジスタ６２＿１に第１の電圧に対応する値を書き込む。また、インタフェース制御部６１は、第２の電圧と第２の電圧の差分に対応する値をレジスタ６２＿２に書き込む。

加算器６３は、レジスタ６２＿１に書き込まれた値とレジスタ６２＿２に書き込まれた値を加算した値をレジスタ６２＿３に書き込む。したがって、レジスタ６２＿３は、第２の電圧に対応する値を保持することとなる。

電源６４は、レジスタ６２＿１から読み出した値に対応する電圧、すなわち第１の電圧を出力する。そして、電源６５は、レジスタ６２＿３から読み出した値に対応する電圧、すなわち第２の電圧を出力する。図１４に示した構成によれば、インタフェース制御部から複数種の電圧値を制御し、その電位差を維持することができる。

特開２００７−２２８７０２号公報 特開２００７−２５９６５９号公報 特開平５−２７６７４５号公報

電子装置には、自装置の動作状態に応じて要求する電圧値を変更するものが知られている。電子装置が電圧の変更を動的に行なうことで、省電力化を図ることができるためである。例えば、電圧を動的に変更するＣＰＵは、自身の動作クロックダウン後、電源装置に電圧変更指示を行なって電圧を降下させる。そして、電源装置に電圧変更指示を行なって電圧を上昇させた後、自身の動作クロックを上昇させる。

従来の技術では、このように電圧を動的に変更する電子装置について駆動電圧のマージンを検査することができないという問題点があった。上述した従来の構成で複数種の電圧を生成した場合であっても、検査時の電圧値は固定される。したがって、検査中に電子装置が要求する電圧を変更しても供給する電圧は変更されず、変更後の要求電圧に対してマージンを加味しても不要に高い、あるいは低い電圧を供給することとなる。このため、従来の技術では、動的に動作電圧を変更する電子装置に対して最適なマージン電圧値を設定できなかった。

開示の技術は、上記に鑑みてなされたものであって、動的に動作電圧を変更する電子装置に対してマージンを加味した電圧値を設定する電源制御装置および電源制御方法を提供することを目的とする。

本願の開示する電源制御装置および電源制御方法は、電子装置から出力された要求電圧値に付加する付加電圧値を設定し、要求電圧値に設定値を加算した制御電圧値を算出し、電子装置に対して駆動電圧を供給する電源装置に制御電圧値を出力する。

本願の開示する装置および方法によれば、動的に動作電圧を変更する電子装置に対してマージンを加味した電圧値を設定する電源制御装置および電源制御方法を得ることができるという効果を奏する。

図１は、実施例１にかかる電源制御装置の構成図である。 図２は、実施例２にかかるコンピュータの構成図である。 図３は、本実施例に対する比較構成を説明する説明図である。 図４は、ＣＰＵ３１の要求電圧の変化と検査用電圧について説明する説明図である。 図５は、本実施例に係るマージン制御回路３２による電圧制御の説明図である。 図６は、マージン加算回路３２の処理動作を説明するフローチャートである。 図７は、実施例３にかかるコンピュータについて説明する説明図である。 図８は、実施例３にかかるコンピュータについて説明する説明図である。 図９は、パススルーボードに換装したコンピュータの説明図である。 図１０は、実施例５にかかるコンピュータについて説明する説明図である。 図１１は、実施例６にかかるコンピュータについて説明する説明図である。 図１２は、パススルーボードに換装したコンピュータの説明図である。 図１３は、実施例７にかかるコンピュータについて説明する説明図である。 図１４は、２つの電圧を得る電源装置の概要構成図である。

以下に、本願の開示する電源制御装置および電源制御方法の実施例を図面に基づいて詳細に説明する。なお、この実施例は開示の技術を限定するものではない。

図１は、実施例１にかかる電源制御装置の構成図である。図１に示した電源制御装置２は、電子装置１および電源装置３に接続している。電子装置１は、電源装置３から電力の供給を受けて動作する。電子装置１は、自装置用の駆動電圧を指示する信号として要求電圧値ＶＩＤ（ＶＩＤ：Ｖｏｌｔａｇｅ ＩＤ）１を出力する。

電源制御装置２は、マージン加算部１１およびマージン設定部１２を有する。マージン設定部１２は、電子装置１から出力された要求電圧値ＶＩＤ１に付加する付加電圧値をマージンとして設定する。マージン加算部１１は、要求電圧値ＶＩＤ１に設定値であるマージンを加算した制御電圧値ＶＩＤ２を算出し、電源装置３に出力する。

電源装置３は、制御電圧値ＶＩＤ２に基づいて駆動電圧を電子装置１に供給する。すなわち、電源装置３は、電子装置１が出力した要求電圧値ＶＩＤ１にマージンとして設定された値を付加して駆動電圧を供給することとなる。

したがって、電子装置１が要求電圧値ＶＩＤ１の値を変化させた場合は新たな要求電圧値ＶＩＤ１にマージンが加算され、要求電圧値ＶＩＤ１の変化に対応して駆動電圧も変化する。

ここで、付加電圧値が正の値であれば、要求電圧値ＶＩＤ１に付加電圧を加算することで、制御電圧値ＶＩＤ２は要求電圧値ＶＩＤ１よりも大きい値となり、電子装置１は要求した電圧よりも大きい駆動電圧を供給されることとなる。一方、付加電圧値が負の値であれば、要求電圧値ＶＩＤ１に付加電圧を加算することで、制御電圧値ＶＩＤ２は要求電圧値ＶＩＤ１よりも小さい値となり、電子装置１は要求した電圧よりも小さい駆動電圧を供給されることとなる。

上述してきたように、本実施例１に示した電源制御装置は、電子装置１の要求電圧値ＶＩＤ１にマージンを加算して制御電圧値ＶＩＤ２を生成し、電源装置３に出力する。このため、電子装置の動作電圧の変更に追従し、マージンを加味した電圧値を供給することができる。したがって、動的に動作電圧を変更する電子装置に対して適切にマージンを設定して検査を行なうことができる。このため、出荷前のスクリーニング、すなわち選別試験において固定マージンでの試験に対して高い歩留まりが期待できる。

図２は、実施例２にかかるコンピュータの構成図である。図２に示したコンピュータ２０は、マザーボード２１、サービスプロセッサ（ＳＶＰ）２２、電源ユニット２３を有する。

サービスプロセッサ２２は、コンピュータ２０全体の管理を行なうプロセッサであり、コンピュータ２０内の各装置について動作状態の監視や電源のオンオフ制御を行なう。また、サービスプロセッサ２２は、その内部にマージン設定部３４を有する。電源ユニット２３は、コンピュータ２０内部の各装置に対して電源を供給する装置である。

マザーボード２１は、その内部に電子装置であるＣＰＵ（Central Processing Unit）３１、マージン加算回路３２、電圧変換回路（ＤＤＣ: DC to DC Converter）３３を有する。

ＣＰＵ３１は、電圧変換回路３３から電力の供給を受けて動作する。電子装置１は、自装置用の駆動電圧を指示する信号として要求電圧値ＶＩＤ２１を出力する。

マージン加算回路３２は、一例として任意のロジックデバイスで実現される。マージン加算回路３２は、要求電圧値ＶＩＤ１に設定値であるマージンを加算した制御電圧値ＶＩＤ２２を算出し、電圧変換回路３３に出力する。マージンの値は、サービスプロセッサ２２内部のマージン設定部３４が設定する。

電圧変換回路３３は、制御電圧値ＶＩＤ２に基づいて電源ユニット２３が出力する電圧を変換し、駆動電圧としてＣＰＵ３１に供給する。すなわち、電源変換回路３３は、ＣＰＵ３１が出力した要求電圧値ＶＩＤ１にマージンとして設定された値を付加して駆動電圧を供給することとなる。

したがって、ＣＰＵ３１が要求電圧値ＶＩＤ１の値を変化させた場合は新たな要求電圧値ＶＩＤ１にマージンが加算され、要求電圧値ＶＩＤ１の変化に対応して駆動電圧も変化する。

ここで、付加電圧値が正の値であれば、要求電圧値ＶＩＤ１に付加電圧を加算することで、制御電圧値ＶＩＤ２は要求電圧値ＶＩＤ１よりも大きい値となり、ＣＰＵ３１は要求した電圧よりも大きい駆動電圧を供給されることとなる。一方、付加電圧値が負の値であれば、要求電圧値ＶＩＤ１に付加電圧を加算することで、制御電圧値ＶＩＤ２は要求電圧値ＶＩＤ１よりも小さい値となり、ＣＰＵ３１は要求した電圧よりも小さい駆動電圧を供給されることとなる。

図３は、本実施例に対する比較構成を説明する説明図である。図３に示した構成では、ＣＰＵ３１が出力した要求電圧値ＶＩＤ２１はマルチプレクサ（ＭＵＸ）４３に入力される。またサービスプロセッサであるＳＶＰ４１は、マージン検査用の電圧値を固定的に設定し、出力する。図３の例では、ＳＶＰ４１は、Ｉ２Ｃ（Inter-Integrated Circuit）通信によってマージン検査用の電圧値を出力している。

入力インタフェース回路４２は、ＳＶＰ４１が出力したマージン検査用の電圧値を検査用電圧値ＶＩＤ２３としてマルチプレクサ４３に入力するとともに、マルチプレクサ４３の切替を制御するｓｅｌｅｃｔ信号を与える。

マルチプレクサ４３は、要求電圧値ＶＩＤ２１と検査用電圧値ＶＩＤ２３のいずれかを選択して電圧変換回路３３に出力する。このように、図３に示した構成では、検査用電圧値ＶＩＤ２３は固定されており、ＣＰＵ３１の要求電圧値ＶＩＤ２１が変化した場合に追従することができない。

図４は、ＣＰＵ３１の要求電圧値ＶＩＤ２１の変化と検査用電圧について説明する説明図である。ＣＰＵ３１の要求電圧値ＶＩＤ２１の初期値を電圧Ｖｄｏとし、電圧Ｖｄｏに比して大きい検査用電圧を電圧Ｖｈ、電圧Ｖｄｏに比して小さい検査用電圧を電圧Ｖｌとする。

ＣＰＵ３１は、既に述べたように自装置の動作状態に応じて要求電圧を変更する。Ｈｉｇｈ側のマージン電圧設定として検査用の電圧Ｖｈを供給している状態でＣＰＵ３１の要求電圧値ＶＩＤ２１が電圧Ｖｄｏから電圧Ｖｄｌとなった場合には、電圧Ｖｈと電圧Ｖｄｌの差が大きくなる。この結果、ＣＰＵ３１の指定に対して過大な電圧をＣＰＵ３１に供給することになり、ＣＰＵ３１に動作異常が発生する可能性が高まる。

同様に、ｌｏｗ側のマージン電圧設定として検査用の電圧Ｖｌを供給している状態でＣＰＵ３１の要求電圧値ＶＩＤ２１が電圧Ｖｄｈとなった場合には、電圧Ｖｌと電圧Ｖｄｈの差が大きくなる。この結果、ＣＰＵ３１の指定に対して過小な電圧をＣＰＵ３１に供給することになり、ＣＰＵ３１が動作できない可能性が高まる。

図４に示したように、検査用の電圧Ｖｈ，Ｖｌの値が固定されている場合、すなわち電圧のマージンが固定して設定されている場合には、要求電圧値ＶＩＤ２１の変化によって検査用との差が大きくなり、ＣＰＵ３１が正常に動作できない可能性がある。

図５は、本実施例に係るマージン制御回路３２による電圧制御の説明図である。マージン加算回路３２は、ＣＰＵ３１からの要求電圧値ＶＩＤ２１に対してマージンを加算することで制御電圧値ＶＩＤ２２を生成する。したがって、ＣＰＵ３１の要求電圧値ＶＩＤ２１が初期値である電圧Ｖｄｏから電圧Ｖｄｌや電圧Ｖｄｈに変化した場合には、要求電圧値ＶＩＤ２１の変化に追従してマージンを考慮した試験用の電圧を変化させることができる。

すなわち、図５に示したように、要求電圧値ＶＩＤ２１に対するマージン値、言い換えれば要求電圧値ＶＩＤ２１に対する加算値や減算値が一定となる。このため、ＣＰＵ３１からの要求電圧値ＶＩＤ２１が変化しても、要求電圧値ＶＩＤ２１に対して適切なマージンをもった駆動電圧をＣＰＵ３１に供給し、ＣＰＵ３１の検査を行なうことが可能となる。

図６は、マージン加算回路３２の処理動作を説明するフローチャートである。マージン加算回路３２は、まず、ＣＰＵ３１が出力した要求電圧値を読み取る（Ｓ１０１）。次に、マージン加算回路３１は、マージン設定部３４がマージンを設定しているか否かを判定する（Ｓ１０２）。

判定の結果、マージンが設定されている場合（Ｓ１０２，Ｙｅｓ）、マージン加算回路３２は、設定されたマージンの値を要求電圧値に加算する（Ｓ１０３）。マージンの値は、正の値であっても良いし、負の値であっても良い。

マージン加算回路３２は、加算して得られた値を制御電圧値として電圧変換回路３３に出力して処理を終了する（Ｓ１０４）。また、マージンが設定されていない場合（Ｓ１０２，Ｎｏ）、マージン加算回路３２は、要求電圧値をそのまま制御電圧値として電圧変換回路３３に出力して処理を終了する（Ｓ１０４）。

以上説明してきたように、本実施例２にかかるコンピュータ２０は、サービスプロセッサ２２がマージンを設定し、マージン加算回路３２がＣＰＵ３１の要求電圧値ＶＩＤ２１にマージンを加算して電圧変換回路３３に出力することで電源制御装置として機能する。このため、ＣＰＵ３１の動作電圧の変更に追従し、マージンを加味した電圧値を供給することができる。したがって、動的に動作電圧を変更するＣＰＵ３１に対して適切にマージンを設定して検査を行なうことができる。

また、マージン加算回路３２をＣＰＬＤ（Complex Programmable Logic Device)やＦＰＧＡ(Field Programmable Gate Array)などのロジックデバイスを用いてハードウェアによって構成することで、ＣＰＵ３１の電圧変更に高速に追従することができる。

図７は、実施例３にかかるコンピュータについて説明する説明図である。図７に示したコンピュータは、ＣＰＵ３１、サービスプロセッサであるＳＶＰ２２、ロジック回路５０、ＳＥＲＤＥＳ（SERializer/DESerializer）５１，５２、電圧変換回路３３を有する。

ＳＥＲＤＥＳ５１は、ＣＰＵ３１からパラレル信号として出力された要求電圧値ＶＩＤ２１をシリアル信号に変換してロジック回路５０に出力する。また、サービスプロセッサ２２は、マージン設定値をＩ２Ｃ通信によってロジック回路５０に出力する。

ロジック回路５０は、ＳＥＲＤＥＳ５１が出力した要求電圧値の値にサービスプロセッサ２２が出力したマージン設定値を加算し、シリアル信号としてＳＥＲＤＥＳ５２に出力する。ＳＥＲＤＥＳ５２は、ロジック回路５０からシリアル信号として出力された値をパラレル信号に変換して電圧変換回路３３に出力する。

本実施例３にかかるコンピュータは、サービスプロセッサ２２がマージンを設定し、ロジック回路５０がＣＰＵ３１の要求電圧値ＶＩＤ２１にマージンを加算して電圧変換回路３３に出力することで電源制御装置として機能する。このため、ＣＰＵ３１の動作電圧の変更に追従し、マージンを加味した電圧値を供給することができる。したがって、動的に動作電圧を変更するＣＰＵ３１に対して適切にマージンを設定して検査を行なうことができる。

また、ＣＰＵ３１とロジック回路５０との間にＳＥＲＤＥＳ５１を介在させ、ロジック回路５０とＤＤＣ３３との間にＳＥＲＤＥＳ５２を介在させている。このため、ロジック回路５０の配置の自由度が高まり、また、ロジック回路５０の入出力ピン数を削減することができる。

図８は、実施例３にかかるコンピュータについて説明する説明図である。図８に示したコンピュータは、ロジック回路５０をマージン制御ボード５４に搭載し、マージン制御ボード５４をコンピュータに対して着脱可能となるようにコネクタ５３を設けた点について実施例３と異なる。その他の構成及び動作については実施例３と同様であるので同一の構成要素には同一の符号を付して説明を省略する。

ロジック回路５０は、サービスプロセッサであるＳＶＰ２２、ＳＥＲＤＥＳ５１，５２とコネクタ５３を介して着脱可能に接続されている。マージンを制御する回路であるロジック回路５０は、通常、出荷試験時に必要となるが、出荷後は不要である。そこで、出荷時にマージン制御ボード５０をパススルーボードに載せかえることでコスト削減が可能になる。

図９は、パススルーボードに換装したコンピュータの説明図である。図９に示したように、パススルーボード５５は、ＳＥＲＤＥＳ５１が出力した信号をそのままＳＥＲＤＥＳ５２に送る。このため、制御電圧値ＶＩＤ２２と要求電圧値ＶＩＤ２１は一致することとなる。なお、ＳＶＰ２２は、マージンの設定以外にコンピュータ内の各装置について動作状態の監視や電源のオンオフ制御を行なうので、コンピュータ内に残している。

本実施例４にかかるコンピュータは、実施例３の効果に加え、要求電圧値にマージンの加算を行なうロジック回路５０を着脱可能とすることで、コストを削減することができる。

図１０は、実施例５にかかるコンピュータについて説明する説明図である。図１０に示したコンピュータは、複数のＣＰＵ３１＿０〜３１＿ｎ、サービスプロセッサであるＳＶＰ２２＿０、ロジック回路５０＿０、複数のＳＥＲＤＥＳ（SERializer/DESerializer）５１＿０〜５１＿ｎ，５２＿０〜５２＿ｎ、複数の電圧変換回路であるＤＤＣ３３＿０〜３３＿ｎを有する。

ＤＤＣ３３＿０〜３３＿ｎは、ＣＰＵ３１＿０〜３１＿ｎに対応する。同様に、ＳＥＲＤＥＳ（SERializer/DESerializer）５１＿０〜５１＿ｎ，５２＿０〜５２＿ｎは、ＣＰＵ３１＿０〜３１＿ｎに対応する。

ロジック回路５０＿０は、ＳＥＲＤＥＳ５１＿０〜５１＿ｎが出力した要求電圧値の値にサービスプロセッサ２２＿０が出力したマージン設定値をそれぞれ加算し、ＳＥＲＤＥＳ５２＿０〜５２＿ｎに出力する。

ＳＶＰ２２＿０は、マージンを設定する場合に、複数のＣＰＵ３１＿０〜３１＿ｎに対して個別にマージンを設定しても良いし、同一の値を設定しても良い。

本実施例５にかかるコンピュータは、実施例３の効果に加え、複数のＣＰＵ３１＿０〜３１＿ｎに対する駆動電圧のマージンの設定を１つのロジック回路５０＿０で集約して行なうことができる。また、ＳＥＲＤＥＳを用いてロジック回路５０の入出力ピン数を減らしているので、配置の自由度が下がることを回避し、またロジック回路５０がピン数によって大型化することも無い。

図１１は、実施例６にかかるコンピュータについて説明する説明図である。図１１に示したコンピュータは、ロジック回路５０＿０をマージン制御ボード５４＿０に搭載し、マージン制御ボード５４＿０をコンピュータに対して着脱可能となるようにコネクタ５３＿０を設けた点について実施例５と異なる。その他の構成及び動作については実施例５と同様であるので同一の構成要素には同一の符号を付して説明を省略する。

ロジック回路５０＿０は、サービスプロセッサであるＳＶＰ２２＿０、複数のＳＥＲＤＥＳ５１＿０〜５１＿ｎ，５２＿１〜５２＿ｎとコネクタ５３＿０を介して着脱可能に接続されている。マージンを制御する回路であるロジック回路５０＿０は、通常、出荷試験時に必要となるが、出荷後は不要である。そこで、出荷時にマージン制御ボード５０＿０をパススルーボードに載せかえることでコスト削減が可能になる。

図１２は、パススルーボードに換装したコンピュータの説明図である。図１２に示したように、パススルーボード５５＿０は、ＳＥＲＤＥＳ５１＿０〜５１＿ｎが出力した信号をそのままＳＥＲＤＥＳ５２＿１〜５２＿ｎに送る。このため、各ＣＰＵ３１＿０〜３１＿ｎが各々出力した要求電圧値は、そのまま対応するＤＤＣ３３＿０〜３３＿ｎに入力されることとなる。

本実施例６にかかるコンピュータは、実施例５の効果に加え、要求電圧値にマージンの加算を行なうロジック回路５０＿０を着脱可能とすることで、コストを削減することができる。

図１３は、実施例７にかかるコンピュータについて説明する説明図である。図１３に示したコンピュータは、ＣＰＵ３１の要求電圧値ＶＩＤ２１を入力インタフェース回路４２＿１とマルチプレクサ４３に入力する。入力インタフェース回路４２＿１は、パラレル信号として受信した要求電圧値ＶＩＤ２１をシリアル信号に変換してＳＶＰ４４に送る。

ＳＶＰ４４は、その内部にマージン設定部４４ａおよびマージン加算部４４ｂを有する。マージン設定部４４ａは、ＣＰＵ３１が出力した要求電圧値ＶＩＤ２１に付加するマージンの値を設定する処理部である。マージン加算部４４ｂは、マージン設定部４４ａが設定したマージンを要求電圧値ＶＩＤ２１に加算して制御電圧値ＶＩＤ２２を求め、Ｉ２Ｃ通信によって入力インタフェース４２＿２に出力する。

入力インタフェース４２＿２は、ＳＶＰ４４からシリアル信号として受け取った制御電圧値ＶＩＤ２２をパラレル信号に変換してマルチプレクサ４３に出力するとともに、マルチプレクサ４３の切替を制御するｓｅｌｅｃｔ信号を与える。

マルチプレクサ４３は、要求電圧値ＶＩＤ２１と制御電圧値ＶＩＤ２２のいずれかを選択して電圧変換回路３３に出力する。このように、図３に示した構成では、ＳＶＰ４４がソフトウェアによって要求電圧値ＶＩＤ２１に追従する制御電圧値ＶＩＤ２２を求め、電圧変換回路３３に与える。

電子装置であるＣＰＵ３１の電圧変更スピードが十分に遅い場合は、このようにＣＰＵの電圧変更をＳＶＰ４４で監視する構成が適用可能である。要求電圧値ＶＩＤ２１が変更されるとＳＶＰ４４に対して割り込みが上がり、ＳＶＰ４４は割り込み処理を実施して変更された要求電圧値を認識する。そして、ＳＶＰ４４は変更された要求電圧値に対してマージンを加えた新たな制御電圧値を生成し、電圧変換回路３３に与える。

なお、ＣＰＵ３１の電圧変更速度が速い場合は、実施例１〜７のようにハードウェアによって加算処理を行なう構成が好適である。本実施例７は、電圧変更をＩＮＴによって通知された場合であっても低速なＩ２Ｃバスで要求電圧値を読み、また、要求電圧値の変更を反映させるためにＩ２Ｃ経由で出力するためである。

本実施例７にかかるコンピュータは、ＣＰＵ３１の電圧変更速度がＩ２Ｃによる通信に比して遅い場合に有効であり、ＣＰＵ３１の要求電圧値ＶＩＤ１の動作電圧の変更に追従してマージンを加味した電圧値を供給することができる。したがって、動的に動作電圧を変更する電子装置に対して適切にマージンを設定して検査を行なうことができる。

なお、実施例１〜７に開示の装置および方法はあくまで一例であり、構成および動作を適宜変更して実施することができる。例えば、実施例２〜７では電子装置の一例としてＣＰＵを挙げたが、実施例１〜７に開示の装置及び方法は、動作電圧を変更する任意のデバイスに適用可能である。

１ 電子装置
２ 電源制御装置
３ 電源装置
１１ マージン加算部
１２ マージン設定部
２０ コンピュータ
２１ マザーボード
２２，２２＿０，４１，４４ サービスプロセッサ
２３ 電源ユニット
３１，３１＿０〜３１＿ｎ ＣＰＵ
３２ マージン加算回路
３３，３３＿０〜３３＿ｎ 電圧変換回路
４２，４２＿１，４２＿２ 入力インタフェース回路
４３ マルチプレクサ
４４ａ マージン設定部
４４ｂ マージン加算部
５０，５０＿０ ロジック回路
５１，５１＿０〜５１＿ｎ，５２，５２＿０〜５２＿ｎ ＳＥＲＤＥＳ
５３，５３＿０ コネクタ
５４，５４＿０ マージン制御ボード
５５，５５＿０ パススルーボード
６１ インタフェース制御部
６２＿１〜６２＿３ レジスタ
６３ 加算器
６４，６５ 電源
ＶＩＤ１ 要求電圧値
ＶＩＤ２ 制御電圧値

Claims (6)

1. 電子装置から出力された要求電圧値に付加する正の値の付加電圧値を設定する付加電圧設定部と、
   前記要求電圧値に前記正の値の付加電圧値を加算または減算し、前記正の値の付加電圧値を加算した場合は前記要求電圧値に対して前記付加電圧値だけ大きいマージンを維持したまま前記要求電圧値の変化に追従して変化する制御電圧値を算出し、前記正の値の付加電圧値を減算した場合は前記要求電圧値に対して前記付加電圧値だけ小さいマージンを維持したまま前記要求電圧値の変化に追従して変化する前記制御電圧値を算出する加算部と、
   前記要求電圧値または前記制御電圧値のいずれかを前記電子装置に対して駆動電圧を供給する電源装置に選択的に出力するスイッチ回路と、
   を備えたことを特徴とする電源制御装置。
2. 前記電子装置は、自装置の動作状態に応じて前記要求電圧値を変更する装置であることを特徴とする請求項１に記載の電源制御装置。
3. 電子装置から出力された要求電圧値に付加する付加電圧値を設定する付加電圧設定部と、
   前記要求電圧値に前記付加電圧値を加算した制御電圧値を算出し、前記電子装置に対して駆動電圧を供給する電源装置に前記制御電圧値を出力する加算部と、
   前記電子装置からパラレル信号として出力された前記要求電圧値をシリアル信号に変換して前記加算部に出力する第１の信号変換回路と、
   前記加算部からシリアル信号として出力された前記制御電圧値をパラレル信号に変換して前記電源装置に出力する第２の信号変換回路と、
   を備えたことを特徴とする電源制御装置。
4. 前記加算部は、複数の電子装置から出力される複数の要求電圧値に対して各々対応する付加電圧値を加算または減算して複数の制御電圧値を算出して前記複数の電子装置に各々対応する複数の電源装置に出力することを特徴とする請求項１に記載の電源制御装置。
5. 電子装置から出力された要求電圧値に付加する付加電圧値を設定する付加電圧設定部と、
   前記要求電圧値に前記付加電圧値を加算した制御電圧値を算出し、前記電子装置に対して駆動電圧を供給する電源装置に前記制御電圧値を出力する加算部と、
   前記加算部を着脱可能に接続するコネクタ部と、
   を備えたことを特徴とする電源制御装置。
6. 電子装置から出力された要求電圧値を読み取るステップと、
   前記要求電圧値に正の値の付加電圧値を加算または減算し、前記正の値の付加電圧値を加算した場合は前記要求電圧値に対して前記付加電圧値だけ大きいマージンを維持したまま前記要求電圧値の変化に追従して変化する制御電圧値を算出し、前記正の値の付加電圧値を減算した場合は前記要求電圧値に対して前記付加電圧値だけ小さいマージンを維持したまま前記要求電圧値の変化に追従して変化する前記制御電圧値を算出するステップと、
   前記要求電圧値または前記制御電圧値のいずれかを前記電子装置に対して駆動電圧を供給する電源装置に選択的に出力するステップと、
   を含んだことを特徴とする電源制御方法。

Images