JP2006208067A

JP2006208067A - 半導体装置

Info

Publication number: JP2006208067A
Application number: JP2005017752A
Authority: JP
Inventors: Shuji Katsuki; 修二勝木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-01-26
Filing date: 2005-01-26
Publication date: 2006-08-10

Abstract

【課題】ノーマルモード時に複数の電源電圧を必要とする半導体装置であって、テストモード時に単一の電源電圧でテストすることができる半導体装置を実現する。
【解決手段】本発明の半導体装置は、第１のロジックレベルで信号の入出力を行う内部ロジック回路１１と、第２のロジックレベルでＩＯ端子を介して外部と信号の入出力を行い、第２のロジックレベルの信号を第１のロジックレベルの信号に変換して内部ロジック回路１１との間で入出力を行うレベルシフタ１２と、テストモード時に、第１のロジックレベルで内部ロジック回路１１のテストを行い、その結果を第１のロジックレベルで外部へ出力する自動テスト回路１３を備え、レベルシフタ１２は、テストモードの間、自動テスト回路１３からの信号によって外部への出力を０Ｖに固定しておく。
【選択図】図１

Description

本発明は、複数の電源電圧を必要とする半導体装置のテストに関する。

近年、プロセス微細化により、半導体装置（以下、「ＬＳＩ」ともいう。）の内部ロジック電源は、消費電流を下げるために１.０Ｖ程度まで低下している。しかし、ＩＯ端子の電圧は、外部回路とのインターフェイスのために３.３Ｖのままであった。また、ＳＯＣ（ System On Chip ）など、ＬＳＩ自体に多機能が要求されるようになったため、アナログ回路の内蔵など、電源電圧の種類が増加する傾向にある。

このため、ＬＳＩテスト、特に初期不良をリジェクトするバーインテスト（例えば、特許文献１を参照。）においては、ＬＳＩの電源電圧の数だけテスト装置の電源が必要になっていた。すなわち、多品種のテストに対応しなければならない量産でのバーインテストでは、多電源のバーイン装置が必須となっていた。

したがって、従来の半導体装置のテストでは、バーイン装置が高価になるという問題があった。また、微細化によるリーク電流の増加と相まって、消費電流をバーイン装置の電流容量範囲に抑えるために、テストボードにおけるＬＳＩの実装数を減らす必要があり、テストコストが大幅に増加するという問題があった。
特開２００２−１２３５０１号公報

本発明は、テストモード時に単一の電源電圧でテストすることができる半導体装置を提供する。

本発明の一態様によれば、第１の電源電圧で駆動され、前記第１の電源電圧に対応した第１のロジックレベルで信号の入出力を行うロジック回路と、前記第１の電源電圧で駆動され、テストモード時に、前記第１のロジックレベルで前記ロジック回路のテストを行い、その結果を前記第１のロジックレベルで外部へ出力するテスト手段と、前記第１の電源電圧より高い第２の電源電圧で駆動され、前記第２の電源電圧に対応した第２のロジックレベルでＩＯ端子を介して外部と信号の入出力を行い、前記第２のロジックレベルの信号を前記第１のロジックレベルの信号に変換して前記ロジック回路との間で入出力を行い、前記テストモードの間、前記テスト手段からの信号によって外部への出力を所定の電圧レベルに固定するレベル変換手段を有することを特徴とする半導体装置が提供される。

本発明の別の一態様によれば、第１の電源電圧で駆動され、前記第１の電源電圧に対応した第１のロジックレベルで信号の入出力を行うロジック回路と、ＩＯ電源端子からの電圧を検知して、当該電圧が前記第１の電源電圧である場合にテストモードを示し、当該電圧が前記第１の電源電圧より高い第２の電源電圧である場合にノーマルモードを示す切り替え信号を出力する電圧検知手段と、前記切り替え信号に基づいて、前記ノーマルモード時に、前記第２の電源電圧に対応した第２のロジックレベルでＩＯ端子を介して外部と信号の入出力を行い、前記第２のロジックレベルの信号を前記第１のロジックレベルの信号に変換して前記ロジック回路との間で入出力を行い、前記テストモード時に、前記第１のロジックレベルの信号で前記ロジック回路および前記ＩＯ端子との間で入出力を行うレベル切り替え手段を有することを特徴とする半導体装置が提供される。

本発明の別の一態様によれば、第１の電源電圧で駆動され、前記第１の電源電圧に対応した第１のロジックレベルで信号の入出力を行うロジック回路と、前記第１の電源電圧より高い第２の電源電圧で駆動され、前記第２の電源電圧に対応した第２のロジックレベルでＩＯ端子を介して外部と信号の入出力を行い、前記第２のロジックレベルの信号を前記第１のロジックレベルの信号に変換して前記ロジック回路との間で入出力を行うレベル変換手段と、外部からのテスト信号に基づいて、テストモード時に、ＩＯ電源端子からの前記第１の電源電圧を前記第２の電源電圧に昇圧して前記レベル変換手段へ電源電圧として供給する昇圧手段を有することを特徴とする半導体装置が提供される。

本発明によれば、テストモード時に複数の電源電圧を必要としないので、単一の電源を有するテスト装置でテストすることができる。

以下、図面を参照しながら、本発明の実施例を説明する。

図１は、本発明の実施例１に係わる半導体装置を示す回路ブロック図である。ここでは、主に、テストモード時にテストされる内部ロジック回路１１とそのテスト制御にかかわる部分を示した。

本発明の実施例１に係わる半導体装置は、内部ロジック回路１１、内部ロジック回路１１とＩＯ端子とのロジックレベルを変換するレベルシフタ１２、およびテストモード時に内部ロジック回路１１をテストする自動テスト回路１３を備えている。

自動テスト回路１３の第１の制御入力はＴＥＳＴ信号が入力される外部端子に接続され、自動テスト回路１３の第２の制御入力はＣＬＯＣＫ信号が入力される外部端子に接続され、自動テスト回路１３の第１の出力はＲＥＳＵＬＴ信号が出力される外部端子に接続され、自動テスト回路１３の第２の出力はレベルシフタ１２の入力に接続されている。

また、自動テスト回路１３の入出力は内部バス１４を介して内部ロジック回路１１の第１の入出力に接続され、内部ロジック回路１１の第２の入出力は内部ＩＯバス１５を介してレベルシフタ１２の第１の入出力に接続されている。

さらに、レベルシフタ１２の第２の入出力はＩＯ信号が入出力される複数の外部端子に接続されている。

ＴＥＳＴ信号、ＣＬＯＣＫ信号、およびＲＥＳＵＬＴ信号は、１.０Ｖ／０Ｖのロジックレベルであり、ＩＯは３.３Ｖ／０Ｖのロジックレベルである。また、内部バス１４および内部ＩＯバス１５は、１.０Ｖ／０Ｖのロジックレベルである。

内部ロジック回路１１および自動テスト回路１３は１.０Ｖの電源電圧で駆動され、レベルシフタ１２は３.３Ｖの電源電圧（ＩＯ電源）で駆動されている。

自動テスト回路１３に入力されるＴＥＳＴ信号は自動テスト回路１３が内部ロジック回路１１をテストするテストモードを開始する信号であり、ＣＬＯＣＫ信号はテストモード時に自動テスト回路１３での同期をとる基準クロックである。

自動テスト回路１３は、テストモード時に、内部ロジック回路１１のテストを実行する。すなわち、ＴＥＳＴ信号でテストモードが選択され、ＣＬＯＣＫ信号によって自動テスト回路１３が動作し、内部ロジック回路１１のテストが実施される。

テストに必要な制御信号などは内部バス１４を介して内部ロジック回路１１に伝達され、内部ロジック回路１１からのテスト結果がＲＥＳＵＬＴ信号として出力される。

レベルシフタ１２は、ノーマルモード時には、内部ロジック回路１１とＩＯ端子とのレベル変換を行っているが、テストモード時には、自動テスト回路１３からの信号に基づいて、その変換動作を停止し、すべてのＩＯ端子を“０”出力、つまり、０Ｖに固定する。

このように、テストモード時にレベルシフタ１２の動作を停止して、テスト結果をＲＥＳＵＬＴ信号として出力することで、半導体装置を１.０Ｖの単一電源でテストすることができる。

上記実施例１によれば、テストモード時に複数の電源電圧を必要としないので、単一の電源を有するテスト装置でテストできる半導体装置を実現することができる。したがって、テスト装置の選択の自由度が増し、安価なテスト装置を使用することが可能となる。

また、上記実施例１によれば、テストに使用する外部端子数を削減できるので、テスト装置による同時測定数を増やすことが可能となり、テストコストを大幅に削減することができる。

図２は、本発明の実施例２に係わる半導体装置を示す回路ブロック図である。ここでは、主に、テストモード時にテストされる内部ロジック回路２１とそのテスト制御にかかわる部分を示した。

本発明の実施例２に係わる半導体装置は、内部ロジック回路２１、内部ロジック回路２１とＩＯ端子とのロジックレベルを変換するレベル切り替え回路２２、およびＩＯ電源端子からの電圧を検知する電圧検知回路２３を備えている。

電圧検知回路２３の入力はＩＯ電源が供給される外部端子に接続され、電圧検知回路２３の出力は切り替え信号２４としてレベル切り替え回路２２の入力に接続されている。

また、内部ロジック回路２１の入出力は内部ＩＯバス２５を介してレベル切り替え回路２２の第１の入出力に接続され、レベル切り替え回路２２の第２の入出力はＩＯ信号が入出力される複数の外部端子（図２では、図面の煩雑さを避けるため、ＩＯ端子は１つだけを示した。）に接続されている。

ＩＯ電源端子には、ノーマルモード時は３.３Ｖが供給され、テストモード時は１.０Ｖが供給されている。これに伴い、ＩＯはノーマルモード時には３.３Ｖ／０Ｖのロジックレベルであり、テストモード時には１.０Ｖ／０Ｖのロジックレベルである。

また、内部ロジック回路２１は１.０Ｖの電源電圧で駆動され、内部ＩＯバス２５は、１.０Ｖ／０Ｖのロジックレベルである。

電圧検知回路２３は、ＩＯ電源が接続される外部端子からの電圧を検知して、その電圧が３.３Ｖであれば、ノーマルモードを示す切り替え信号２４を出力し、その電圧が１.０Ｖであれば、テストモードを示す切り替え信号２４を出力する。

レベル切り替え回路２２は、内部ロジック回路２１とＩＯ端子とのロジックレベルを変換するレベルシフタと、切り替え信号２４によって制御されるバススイッチとから構成されている。

切り替え信号２４がノーマルモードを示す場合は、バススイッチはレベルシフタを選択し、レベル切り替え回路２２は内部ＩＯバスとＩＯ端子とのロジックレベルの変換を行う。

切り替え信号２４がテストモードを示す場合は、バススイッチはレベルシフタを選択せず内部ＩＯバス２５とＩＯ端子を直結する。このため、テストモード時には、内部ＩＯバス２５の１.０Ｖ／０ＶのロジックレベルがそのままＩＯ端子に出力され、また、ＩＯ端子からの入力は１.０Ｖ／０Ｖのロジックレベルで行う必要がある。

このように、テストモード時にレベルシフタをパスすることで、半導体装置を１.０Ｖの単一電源でテストすることができる。

上記実施例２によれば、テストモード時に複数の電源電圧を必要としないので、単一の電源を有するテスト装置でテストできる半導体装置を実現することができる。したがって、テスト装置の選択の自由度が増し、安価なテスト装置を使用することが可能となる。

さらに、上記実施例２によれば、テストのための外部端子を設ける必要がないので、既存のバーインボードをそのまま使用して単一の電源を有するテスト装置を使用することができる。

図３は、本発明の実施例３に係わる半導体装置を示す回路ブロック図である。ここでは、主に、テストモード時にテストされる内部ロジック回路３１とそのテスト制御にかかわる部分を示した。

本発明の実施例３に係わる半導体装置は、内部ロジック回路３１、内部ロジック回路３１とＩＯ端子とのロジックレベルを変換するレベルシフタ３２、およびＩＯ電源端子からの電圧を昇圧する昇圧回路３３を備えている。

昇圧回路３３の第１の入力はＩＯ電源が供給される外部端子に接続され、昇圧回路３３の第２の入力はＴＥＳＴ信号が入力される外部端子に接続され、昇圧回路３３の出力はレベルシフタ３２の電源入力に接続されている。

また、内部ロジック回路３１の入出力は内部ＩＯバス３４を介してレベルシフタ３２の第１の入出力に接続され、レベルシフタ３２の第２の入出力はＩＯ信号が入出力される複数の外部端子（図３では、図面の煩雑さを避けるため、ＩＯ端子は１つだけを示した。）に接続されている。

ＩＯ電源端子には、ノーマルモード時は３.３Ｖが供給され、テストモード時は１.０Ｖが供給されている。

レベルシフタ３２は３.３Ｖの電源電圧で駆動され、ＩＯは３.３Ｖ／０Ｖのロジックレベルである。

内部ロジック回路３１は１.０Ｖの電源電圧で駆動され、内部ＩＯバス３４は１.０Ｖ／０Ｖのロジックレベルである。

昇圧回路３３は、ＴＥＳＴ信号に基づいて、外部端子から供給されるＩＯ電源の電圧を３.３Ｖに昇圧してレベルシフタ３２へ供給する。すなわち、ＴＥＳＴ信号がテストモードを示す場合に、ＩＯ電源端子からの１.０Ｖを３.３Ｖに昇圧し、テスト信号がノーマルモードを示す場合には、ＩＯ電源端子からの３.３Ｖをそのままレベルシフタ３２へ供給する。

レベルシフタ３２は、内部ロジック回路３１とＩＯ端子とのレベル変換を行う。すなわち、内部ＩＯバス３４の１.０Ｖ／０Ｖのロジックレベルを３.３Ｖ／０Ｖのロジックレベルに変換してＩＯ端子へ出力し、また、ＩＯ端子からの３.３Ｖ／０Ｖのロジックレベルを１.０Ｖ／０Ｖのロジックレベルに変換して内部ＩＯバス３４へ出力する。

このように、テストモード時に外部から供給されるＩＯ電源の電圧を昇圧することで、半導体装置を１.０Ｖの単一電源でテストすることができる。

上記実施例３によれば、テストモード時に複数の電源電圧を必要としないので、単一の電源を有するテスト装置でテストできる半導体装置を実現することができる。したがって、テスト装置の選択の自由度が増し、安価なテスト装置を使用することが可能となる。

上述の実施例１〜３の説明では、一例として、電源電圧は１.０Ｖおよび３.３Ｖの２つであるとしたが、本発明はこれに限られるものではない。また、レベルシフタは双方向の入出力バスのレベル変換を行うとしたが、本発明はこれに限られるものではなく、例えば、入力または出力の単方向バスに適用することもできる。

本発明の実施例１に係わる半導体装置を示す回路ブロック図。本発明の実施例２に係わる半導体装置を示す回路ブロック図。本発明の実施例３に係わる半導体装置を示す回路ブロック図。

符号の説明

１１、２１、３１内部ロジック回路
１２、３２レベルシフタ
１３自動テスト回路
１４内部バス
１５、２５、３４内部ＩＯバス
２２レベル切り替え回路
２３電圧検知回路
２４切り替え信号
３３昇圧回路

Claims

第１の電源電圧で駆動され、前記第１の電源電圧に対応した第１のロジックレベルで信号の入出力を行うロジック回路と、
前記第１の電源電圧で駆動され、テストモード時に、前記第１のロジックレベルで前記ロジック回路のテストを行い、その結果を前記第１のロジックレベルで外部へ出力するテスト手段と、
前記第１の電源電圧より高い第２の電源電圧で駆動され、前記第２の電源電圧に対応した第２のロジックレベルでＩＯ端子を介して外部と信号の入出力を行い、前記第２のロジックレベルの信号を前記第１のロジックレベルの信号に変換して前記ロジック回路との間で入出力を行い、前記テストモードの間、前記テスト手段からの信号によって外部への出力を所定の電圧レベルに固定するレベル変換手段を有することを特徴とする半導体装置。
第１の電源電圧で駆動され、前記第１の電源電圧に対応した第１のロジックレベルで信号の入出力を行うロジック回路と、
ＩＯ電源端子からの電圧を検知して、当該電圧が前記第１の電源電圧である場合にテストモードを示し、当該電圧が前記第１の電源電圧より高い第２の電源電圧である場合にノーマルモードを示す切り替え信号を出力する電圧検知手段と、
前記切り替え信号に基づいて、前記ノーマルモード時に、前記第２の電源電圧に対応した第２のロジックレベルでＩＯ端子を介して外部と信号の入出力を行い、前記第２のロジックレベルの信号を前記第１のロジックレベルの信号に変換して前記ロジック回路との間で入出力を行い、前記テストモード時に、前記第１のロジックレベルの信号で前記ロジック回路および前記ＩＯ端子との間で入出力を行うレベル切り替え手段を有することを特徴とする半導体装置。
第１の電源電圧で駆動され、前記第１の電源電圧に対応した第１のロジックレベルで信号の入出力を行うロジック回路と、
前記第１の電源電圧より高い第２の電源電圧で駆動され、前記第２の電源電圧に対応した第２のロジックレベルでＩＯ端子を介して外部と信号の入出力を行い、前記第２のロジックレベルの信号を前記第１のロジックレベルの信号に変換して前記ロジック回路との間で入出力を行うレベル変換手段と、
外部からのテスト信号に基づいて、テストモード時に、ＩＯ電源端子からの前記第１の電源電圧を前記第２の電源電圧に昇圧して前記レベル変換手段へ電源電圧として供給する昇圧手段を有することを特徴とする半導体装置。