JP2008276568A - 情報処理装置、およびプロセッサ回路の制御方法 - Google Patents
情報処理装置、およびプロセッサ回路の制御方法 Download PDFInfo
- Publication number
- JP2008276568A JP2008276568A JP2007120098A JP2007120098A JP2008276568A JP 2008276568 A JP2008276568 A JP 2008276568A JP 2007120098 A JP2007120098 A JP 2007120098A JP 2007120098 A JP2007120098 A JP 2007120098A JP 2008276568 A JP2008276568 A JP 2008276568A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- circuit
- processor
- semiconductor circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/42—Circuits effecting compensation of thermal inertia; Circuits for predicting the stationary value of a temperature
- G01K7/425—Thermal management of integrated systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【課題】パフォーマンスの低下を抑えながら、半導体装置の温度上昇を抑制すること。
【解決手段】DTS201Bが温度T1を測定し、制御部201Cが温度T1が閾温度より高いと判断した場合に、半導体回路202に測定温度T1を送信する。DTS202Bが温度T2を計測する。制御部202Cは、温度T1が前記温度T2より高いと判断した場合に、第2プロセッサ回路202Aの動作速度を低下させる。
【選択図】 図2
【解決手段】DTS201Bが温度T1を測定し、制御部201Cが温度T1が閾温度より高いと判断した場合に、半導体回路202に測定温度T1を送信する。DTS202Bが温度T2を計測する。制御部202Cは、温度T1が前記温度T2より高いと判断した場合に、第2プロセッサ回路202Aの動作速度を低下させる。
【選択図】 図2
Description
本発明は、情報処理装置、およびプロセッサ回路の制御方法に関する。
現在、半導体装置の製造装置の発展により、一つの半導体装置内に複数のプロセッサ回路を設けることが可能になっている。
現在の半導体装置は、温度上昇が問題となっている。半導体装置の温度が高くなると、動作不良を起こしたり、最悪壊れたりする。そこで、半導体装置の温度上昇を抑えることが必要になる。
プロセッサの内部に設けられた複数の処理ブロックの遷移可能な並列利用度と遷移可能な動作周波数の組合せによる複数の動作ポイントを、前記並列利用度に対する動作ポイントの候補が登録されているテーブルを参照して切り替えるプロセッサの制御方法が開示されている(特許文献1)。
特開2006−11548号公報
上記した技術は、あらかじめ設定されたプロセッサごとの処理テーブルを持っており、計画的にタスクを割り振り、温度制御を行うが、これを実現するにはユーザアプリケーションもそれを考慮した設計にしなければならない。現在、多数のユーザアプリケーションが有り、現在使用されているユーザアプリケーションを再設計することは困難である。
本発明の目的は、ユーザアプリケーションを再設計することなく、パフォーマンスの低下を抑えながら、半導体装置の温度上昇を抑制することが可能な情報処理装置、およびプロセッサの制御方法を提供することにある。
本発明の一例に係わる情報処理装置は、第1のプロセッサ回路を有する第1の半導体回路と、第2のプロセッサ回路を有する第2の半導体回路とを具備する情報処理装置であって、前記第1の半導体回路に設けられ、前記第1の半導体回路の温度を測定する第1の温度測定部と、前記第2の半導体回路に設けられ、前記第2の半導体回路の温度を測定する第2の温度測定部と、前記第1の半導体回路および前記第2の半導体回路のそれぞれに設けられ、前記第1の温度測定部および第2の温度測定部のいずれか一方により測定された第1の測定温度が閾温度より高い場合に他方の半導体回路に前記測定温度を送信する温度送信部と、前記第1の半導体回路および前記第2の半導体回路のそれぞれに設けられ、前記温度送信部により送信された前記第1の測定温度を前記他方の半導体回路が受信した場合に、前記第1の測定温度を受信した前記他方の半導体回路に設けられる温度測定部により測定される第2の測定温度とを比較する温度比較部と、前記第1の半導体回路および前記第2の半導体回路のそれぞれに設けられ、前記受信した第1の測定温度が前記第2の測定温度より高い場合に、前記第1の測定温度が測定された半導体回路の有するプロセッサ回路の動作速度を低下させるための動作速度可変部とを具備することを特徴とする。
本発明の別の一例に係わるプロセッサ回路の制御方法は、第1プロセッサ回路を有する前記第1半導体回路に設けられた第1温度計測部が温度T1を測定し、前記温度T1が閾温度より高い場合に、第2プロセッサ回路を有する第2半導体回路に測定温度T1を送信し、前記第2半導体回路に設けられた第2温度計測部が温度T2を計測し、前記温度T1が前記温度T2より高い場合に、前記第2プロセッサ回路の動作速度を低下させることを特徴とする。
ユーザアプリケーションを再設計することなく、パフォーマンスの低下を抑えながら、半導体装置の温度上昇を抑制することが可能になる。
本発明の実施の形態を以下に図面を参照して説明する。
まず、図1を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、バッテリ駆動可能な携帯型のノートブック型パーソナルコンピュータ10として実現されている。図1は、パーソナルコンピュータ10のシステム構成の例を示すブロック図である。
本コンピュータ10は、図1に示されているように、プロセッサ群200、ノースブリッジ112、主メモリ113、グラフィクスコントローラ114、サウスブリッジ119、BIOS−ROM120、ハードディスクドライブ(HDD)121、光ディスクドライブ(ODD)122、およびエンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124等を備えている。
プロセッサ群200は、本コンピュータ10の動作を制御するために設けられたプロセッサであり、ハードディスクドライブ(HDD)121から主メモリ113にロードされる、オペレーティングシステム(OS)および各種アプリケーションプログラムを実行する。OSは、複数のウィンドウを表示画面上に表示するためのウィンドウシステムを有している。本実施形態では、プロセッサ群200は、四つのプロセッサ回路201〜204を有する。そして、各プロセッサ回路201〜204間は、ノースブリッジ112とプロセッサ回路201〜204とを接続するバスとは独立な、温度管理用シリアルバス205で接続されている。そして、温度管理用シリアルバス205を介して各プロセッサ回路201〜204間で通信を行う。
プロセッサ群200の一例は、一つのシリコン基板で構成されたダイ(半導体チップ)上に複数のプロセッサが形成された、いわゆるマルチコアプロセッサである。また、プロセッサ群200の別の一例は、独立した複数のプロセッサをパッケージングしたものである。また、さらに別の例は一枚のボード上に実装された複数のプロセッサである。
なお、プロセッサ群201のプロセッサ回路は、同一のプロセッサ回路である必要はなく、別のプロセッサ回路であっても良い。例えば、一つのプロセッサ回路が所謂CPU(Central Processing Unit)で、他のプロセッサ回路が所定の処理を実行するアクセラレータである。アクセラレータによる処理の例としては、数値演算中心のトランザクション、グラフィックスやメディアプロセッシング、データマイニングや暗号化、圧縮、XML/Java(登録商標)などがある。
また、プロセッサ群200は、BIOS−ROM120に格納されたシステムBIOS(Basic Input Output System)も実行する。システムBIOSはハードウェア制御のためのプログラムである。
ノースブリッジ112はプロセッサ群200のローカルバスとサウスブリッジ119との間を接続するブリッジデバイスである。ノースブリッジ112には、主メモリ113をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ112は、AGP(Accelerated Graphics Port)バスなどを介してグラフィクスコントローラ114との通信を実行する機能も有している。
グラフィクスコントローラ114は本コンピュータ10のディスプレイモニタとして使用されるLCD17を制御する表示コントローラである。このグラフィクスコントローラ114はビデオメモリ(VRAM)を有しており、OS/アプリケーションプログラムによってビデオメモリに描画された表示データから、LCD17に表示すべき表示イメージを形成する映像信号を生成する。
サウスブリッジ119は、LPC(Low Pin Count)バス上の各デバイスを制御する。また、サウスブリッジ119は、HDD121、ODD122を制御するためのIDE(Integrated Drive Electronics)コントローラを内蔵している。さらに、サウスブリッジ119は、BIOS−ROM120をアクセス制御するための機能も有している。
エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、電源制御、放熱制御のためのエンベデッドコントローラと、キーボード(KB)13を制御するためのキーボードコントローラとが集積された1チップマイクロコンピュータである。
次に、図2を参照してプロセッサ群200の構成について説明する。図2は、本発明の一実施形態に係わるプロセッサ群の構成を示すブロック図である。
図2に示すように、プロセッサ回路201,202,203,204は、OSおよび各種アプリケーションプログラムを実行するコアプロセッサ201A,202A,203A,204Aを有する。プロセッサ回路201,202,203,204は、それぞれのプロセッサ回路の温度を測定するためのDTS(Digital Thermal Sensor)201B,202B,203B,204Bを有する。プロセッサ回路201,202,203,204は、DTS201B,202B,203B,204Bの測定温度に応じた制御を行う制御部201C,202C,203C,204Cを有する。制御部201C,202C,203C,204Cは、マルチコアプロセッサ201内部に設けられた温度管理用シリアルバス205を介して通信を行うことが出来る。
プロセッサ回路201,202,203,204は、制御部201C,202C,203C,204Cの設定に応じて、クロックジェネレータ210から供給されるクロック周波数を可変してコアプロセッサ201A,202A,203A,204Aに供給する周波数可変部201D,202D,203D,204Dを有する。
次に、制御部20XC(X=1〜4)の構成について図3を参照して説明する。図3は、本発明の一実施形態に係わる制御部の構成を示すブロック図である。
制御部20XC(X=1〜4)は、自己温度判定部221、自己省電力モード制御部222、温度比較部223、温度差演算部224、省電力モード決定部225等を有する。
自己温度判定部221は、DTS20XB(X=1〜4)の測定温度から半導体チップ内の半導体回路の何れかを省電力状態に移行しなければならないか否かを判断する。
自己省電力モード制御部222は、他の半導体回路とのバス205を介した通信により、自己の半導体回路が省電力状態に移行しなければならないか否かを判断する。
自己省電力モード制御部222は、カウンタ222(Counter)222Aを有する。自己省電力モード制御部222は、カウンタ222Aの値に対して他の半導体回路を対応づけている。カウンタ222Aのカウント値とプロセッサ回路との対応は、カウント値が小さいほどプロセッサ回路間の距離が短くなるようにする。以下に、半導体回路毎に、カウント値と対応するプロセッサ回路の例を示す。
プロセッサ回路201の場合
カウント値=1:プロセッサ回路202
カウント値=2:プロセッサ回路203
カウント値=3:プロセッサ回路204
プロセッサ回路202の場合
カウント値=1:プロセッサ回路201
カウント値=2:プロセッサ回路203
カウント値=3:プロセッサ回路204
プロセッサ回路203の場合
カウント値=1:プロセッサ回路202
カウント値=2:プロセッサ回路204
カウント値=3:プロセッサ回路201
プロセッサ回路204の場合
カウント値=1:プロセッサ回路203
カウント値=2:プロセッサ回路202
カウント値=3:プロセッサ回路201
温度比較部223は、自己の測定温度と他の半導体回路が出力した温度を比較して、自己のプロセッサ回路を省電力モードにするか否かを判別する。省電力モードに移行できないと判断した場合、温度比較部223は、自己省電力モード制御部222に省電力モードに移行出来ない旨を通知する。省電力モードに移行できると判断した場合、温度比較部223は、温度差演算部224に自己の温度と他の半導体回路の温度とを通知する。
カウント値=1:プロセッサ回路202
カウント値=2:プロセッサ回路203
カウント値=3:プロセッサ回路204
プロセッサ回路202の場合
カウント値=1:プロセッサ回路201
カウント値=2:プロセッサ回路203
カウント値=3:プロセッサ回路204
プロセッサ回路203の場合
カウント値=1:プロセッサ回路202
カウント値=2:プロセッサ回路204
カウント値=3:プロセッサ回路201
プロセッサ回路204の場合
カウント値=1:プロセッサ回路203
カウント値=2:プロセッサ回路202
カウント値=3:プロセッサ回路201
温度比較部223は、自己の測定温度と他の半導体回路が出力した温度を比較して、自己のプロセッサ回路を省電力モードにするか否かを判別する。省電力モードに移行できないと判断した場合、温度比較部223は、自己省電力モード制御部222に省電力モードに移行出来ない旨を通知する。省電力モードに移行できると判断した場合、温度比較部223は、温度差演算部224に自己の温度と他の半導体回路の温度とを通知する。
温度差演算部224は、通知された二つの温度の差ΔTを演算し、温度差ΔTを省電力モード決定部225に通知する。
省電力モード決定部225は、温度差ΔTに応じて省電力モードを決定し、決定した省電力モードを周波数可変部20X(X=1〜4)Dに設定する。省電力モードとしては、省電力モードPS1および省電力モードPS2がある。省電力モードPS1は、周波数可変部20X(X=1〜4)Dからコアプロセッサに供給されるクロック周波数が、例えば最大クロック周波数の80%になる状態である。省電力モードPS2は、周波数可変部20X(X=1〜4)からコアプロセッサに供給されるクロック周波数が、例えば最大クロック周波数の60%になる状態である。
次に、図4を参照して制御部の温度制御処理について説明する。なお、ここでは、第1コアプロセッサ201の制御部201Cを例にとって説明する。
先ず、制御部201C内の自己省電力モード制御部222は、カウンタ222Aの値nを1にする(ステップS11)。制御部201Cの自己温度判定部221は、DTS201Bに測定温度T1を送信するように要求し、DTS201Bから測定温度T1を取得する(ステップS12)。制御部201Cの自己温度判定部221は、取得した測定温度T1が閾温度TNより高いか否を判別する(ステップS13)。閾温度TNより高くないと判断した場合(ステップS13のNo)、制御部201Cの自己温度判定部221は、ステップS12に戻る。閾温度TNより高いと判断した場合(ステップS13のYes)、制御部201Cの自己温度判定部221は、制御部201Cの自己省電力モード制御部222に通知する。制御部201Cの自己省電力モード制御部222は、第Nプロセッサ回路20Nに温度を通知する(ステップS14)。なお、上述したカウンタ221の値と半導体回路との対応付けに従うので、制御部201Cの場合はN=n+1である。
次に、温度TNが通知された制御部20NCの処理について説明する。温度TNが通知された制御部20NC内の温度比較部223は、DTS20NBに測定温度TNを送信するように要求し、DTS20NBから測定温度TNを取得する(ステップS21)。
そして、制御部20NCの温度比較部223は、温度T1が温度TNより高いか否かを判別する(ステップS22)。
温度T1が高くないと判別した場合(ステップS22のNo)、制御部20NCの温度比較部223は、制御部201Cの自己省電力モード制御部222に省電力モードに移行できない旨を通知する(ステップS23)。
温度T1が高いと判別した場合(ステップS22のYes)、制御部20NCの温度比較部223は、制御部20NCの温度差演算部224に温度T1および温度TNを通知する。制御部20NCの温度差演算部224は、温度T1と温度TNとの温度差ΔT(=T1−TN)を演算する(ステップS24)。そして、温度差ΔTを省電力モード決定部225に通知する。
制御部20NCの省電力モード決定部225は、温度差ΔTが15℃より大きいか否かを判別する(ステップS25)。温度差ΔTが15℃より大きいと判別した場合(ステップS25のYes)、省電力モードPS1の設定および移行が行われる(ステップS26)。
ステップS26の処理について説明する。制御部20NCの省電力モード決定部225は、制御部20NCの周波数可変部20NDに省電力モードPS1を設定する。周波数可変部20NDは、設定に応じてコアプロセッサ20NAに供給するクロック周波数を、例えば最大クロック周波数の80%にする。
そして、ステップS26の処理の後、制御部20NCの省電力モード決定部225は、制御部201Cの自己省電力モード制御部222に省電力モードPS1を通知する(ステップS27)。なお、ステップS26、ステップS27の順序は逆であっても良い。
ステップS25において、温度差ΔTが15℃より大きくないと判別した場合(ステップS25のNo)、省電力モードPS2の設定および移行が行われる(ステップS28)
ステップS28の処理について説明する。制御部20NCの省電力モード決定部225は、制御部20NCの周波数可変部20NDに省電力モードPS2を設定する。周波数可変部20NDは、設定に応じてコアプロセッサ20NAに供給するクロック周波数を、例えば最大クロック周波数の60%にする。
ステップS28の処理について説明する。制御部20NCの省電力モード決定部225は、制御部20NCの周波数可変部20NDに省電力モードPS2を設定する。周波数可変部20NDは、設定に応じてコアプロセッサ20NAに供給するクロック周波数を、例えば最大クロック周波数の60%にする。
そして、ステップS28の処理の後、制御部20NCの省電力モード決定部225は、制御部201Cの自己省電力モード制御部222に省電力モードPS2を通知する(ステップS29)。なお、ステップS28、ステップS29の順序は逆であっても良い。
次に、ステップS23、ステップS27、およびステップS29の何れかの処理で、制御部201Cの自己省電力モード制御部222に通知が行われた後の制御部201Cの処理について説明する。
制御部201Cの自己省電力モード制御部222は、制御部20NCの通知からコアプロセッサ20NAが省電力モードに移行したかを判別する(ステップS31)。
省電力モードに移行していないと判断した場合(ステップS31のNo)、自己省電力モード制御部222は、カウンタ222Aの値nを+1カウントアップする(ステップS32)。そして、カウンタ222Aの値nが半導体回路数から1を減じた数、則ち3より大きいか否かを判別する(ステップS33)。カウンタ222Aの値nが3より大きくないと判断した場合、自己省電力モード制御部222は、次の制御部20NCに温度T1を通知し(ステップS14)、通知した制御部20NCから通知があるまで待機する。温度T1が通知された制御部20NCは、上述したステップS21移行の処理を順次行う。
ステップS33において、カウンタ222Aの値nが3より大きいと判別した場合、自己省電力モード制御部222は周波数可変部201Dに省電力モードに移行するための設定を行い、省電力モードに移行する(ステップS34)。なお、カウンタ222Aの値nが3より大きいとは、他のプロセッサ回路202A〜204Aの全てが省電力モードに移行しなかった場合のことである。
ステップS31において省電力モードに移行したと判断した場合(ステップS31)、或いは省電力モードに移行し(ステップS34)、何れかのプロセッサ回路が省電力モードに移行した後の処理について説明する。
自己省電力モード制御部222は、カウンタ222Aの値nを0にする(ステップS41)。
制御部201Cの自己温度判定部221は、DTS201Bに測定温度T1を送信するように要求し、DTS201Bから測定温度T1を取得する(ステップS42)。なお、この処理は、何れかのプロセッサ回路が省電力モードに移行してから一定時間経過した後に行うと良い。何れかのプロセッサ回路が省電力モードになってから、温度が安定するまでに時間がかかるからである。
制御部201Cの自己温度判定部221は、取得した測定温度T1が閾温度TNより高いか否を判別する(ステップS43)。閾温度TNより高くないと判断した場合(ステップS43のNo)、制御部201Cの自己温度判定部221は、ステップS12に戻る。
閾温度TNより高いと判断した場合(ステップS43のYes)、制御部201Cの自己温度判定部221は、制御部201Cの自己省電力モード制御部222に通知する。制御部201Cの自己省電力モード制御部222は、第Nプロセッサ20N(N=n+1)に省電力モードから復帰して良いことを通知する(ステップS44)。なお、n=0の場合、自らの自己省電力モード制御部222に省電力モードから復帰して良いことを通知することになる。
自己省電力モード制御部222は、カウンタ222Aの値nを+1カウントアップする(ステップS45)。そして、カウンタ222Aの値nが半導体回路数から1を減じた数、則ち3より大きいか否かを判別する(ステップS46)。カウンタ222Aの値nが3より大きくないと判断した場合(ステップS46のNo)、ステップS44に戻り、自己省電力モード制御部222は、第Nプロセッサ回路20N(N=n+1)に省電力モードから復帰して良いことを通知する(ステップS44)
ステップS46において、カウンタ222Aの値nが3より大きいと判別した場合(ステップS46のYes)、ステップS11に戻り、温度判定を行う。
以上の処理で、パフォーマンスの低下を抑えながら、プロセッサ回路を含む半導体回路の温度上昇を抑制することができる。また、上述した処理はプロセッサ群200内のみで行われるので、ユーザアプリケーションを再設計することが不要となる。
ステップS46において、カウンタ222Aの値nが3より大きいと判別した場合(ステップS46のYes)、ステップS11に戻り、温度判定を行う。
以上の処理で、パフォーマンスの低下を抑えながら、プロセッサ回路を含む半導体回路の温度上昇を抑制することができる。また、上述した処理はプロセッサ群200内のみで行われるので、ユーザアプリケーションを再設計することが不要となる。
自己のプロセッサ回路の温度が高いということは、ユーザ側ではなく、プロセッサ側から見て負荷がかかっているということである。従って、自己のプロセッサ回路の温度を下げるために、自己のプロセッサの動作速度を低下させると、パフォーマンスが低下してしまう。
ところで、現在プロセッサ回路で実行されるソフトウェアの多くは、マルチプロセッサに対応していないため、一つのソフトウェアの処理は一つのプロセッサで実行されることが多い。
従って、自己のプロセッサ回路の負荷は高くても、他のプロセッサ回路の負荷が低いことが多い。従って、負荷が低いプロセッサ回路の動作速度を低下させることによって、負荷が低いプロセッサ回路の温度をより低下させることが出来る。すると、自己のプロセッサ回路の熱が負荷の低いプロセッサ回路に伝達しやすくなる。プロセッサ回路のパフォーマンスを低下させることなく、自己のプロセッサ回路の温度を低下させてることが出来る。
動作速度をコントロールするために、負荷の大小を比較するのにはソフトウェアでコントロールしなければならない。ところが、本実施形態の場合、負荷の大小を推定する代わりに、プロセッサ回路間の温度を比較している。
プロセッサ回路の温度が他のプロセッサ回路より高ければ、自己のプロセッサの負荷は他のプロセッサより高いと推定することが出来る。同様に、プロセッサ回路の温度が他のプロセッサ回路より低ければ、自己のプロセッサの負荷は他のプロセッサより低いと推定することが出来る。
上述したように、自己のプロセッサ回路の温度が高い場合に、他のプロセッサ回路に温度を通知し、他のプロセッサ回路が温度を比較することによって、動作速度を低下させるために省電力モードに移行するか否かを判別している。
このように、温度を比較することによって、負荷を比較しプロセッサ回路に動作速度を低下させるための命令を送信するソフトウェアが不要になる。
なお、上述したように、物理的に近傍に配置されたプロセッサ回路から順に、温度を通知して動作速度を低下させられるかを問い合わせる。これは近傍のプロセッサ回路との温度差が大きくなれば、温度が上昇したプロセッサ回路から、熱の遷移が発生し結果として全体の温度を下げる効果があるためである。
また、温度の通知は、プロセッサ回路201〜204とノースブリッジ112とを接続するバスとは別のバスを用いて行っている。専用バスを用いることによって、プロセッサ回路201〜204とノースブリッジ112との間の通信に割り込むことがないので、プロセッサ回路201〜204のパフォーマンスの低下を抑制することができる。
なお、四つのプロセッサを有するマルチコアプロセッサを例に挙げて説明したが、マルチコアプロセッサは四つ以外の複数のプロセッサを有しても良い。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
10…ノートブック型パーソナルコンピュータ(情報処理装置),200…プロセッサ群,201〜204…プロセッサ回路,201A〜204A…コアプロセッサ,201B〜204B…DTS(Digital Thermal Sensor),201C〜204C…制御部,201D〜204D…周波数可変部,205…シリアルバス,210…クロックジェネレータ,221…自己温度判定部,222…自己省電力モード制御部,222A…カウンタ,223…温度比較部,224…温度差演算部,225…省電力モード決定部
Claims (10)
- 第1のプロセッサ回路を有する第1の半導体回路と、第2のプロセッサ回路を有する第2の半導体回路とを具備する情報処理装置であって、
前記第1の半導体回路に設けられ、前記第1の半導体回路の温度を測定する第1の温度測定部と、
前記第2の半導体回路に設けられ、前記第2の半導体回路の温度を測定する第2の温度測定部と、
前記第1の半導体回路および前記第2の半導体回路のそれぞれに設けられ、前記第1の温度測定部および第2の温度測定部のいずれか一方により測定された第1の測定温度が閾温度より高い場合に他方の半導体回路に前記測定温度を送信する温度送信部と、
前記第1の半導体回路および前記第2の半導体回路のそれぞれに設けられ、前記温度送信部により送信された前記第1の測定温度を前記他方の半導体回路が受信した場合に、前記第1の測定温度を受信した前記他方の半導体回路に設けられる温度測定部により測定される第2の測定温度とを比較する温度比較部と、
前記第1の半導体回路および前記第2の半導体回路のそれぞれに設けられ、前記受信した第1の測定温度が前記第2の測定温度より高い場合に、前記第1の測定温度が測定された半導体回路の有するプロセッサ回路の動作速度を低下させるための動作速度可変部とを具備することを特徴とする情報処理装置。 - 前記第1および第2の半導体回路のそれぞれに設けられたプロセッサ回路との通信を第1バスを介して行うブリッジ回路を更に具備し、
前記測定温度の送信は、前記第1および第2の半導体回路間を接続する第2バスを介して行われることを特徴とする請求項1記載の情報処理装置。 - 第3のプロセッサ回路を有する第3の半導体回路を備え、
前記温度送信部は、前記第1の半導体回路または前記第2の半導体回路のいずれかに前記測定温度を送信し、前記測定温度が送信された半導体回路が動作速度を低下することが出来ない場合に、前記第3の半導体回路に前記測定温度を送信することを特徴とする請求項1記載の情報処理装置。 - 前記温度送信部は、前記測定温度を送信する半導体回路との距離が近い半導体回路から順に前記測定温度を送信することを特徴とする請求項3記載の情報処理装置。
- 前記動作速度可変部は、前記プロセッサ回路のクロック周波数を低下させることを特徴とする請求項1記載の情報処理装置。
- 第1プロセッサ回路を有する前記第1半導体回路に設けられた第1温度計測部が温度T1を測定し、
前記温度T1が閾温度より高い場合に、第2プロセッサ回路を有する第2半導体回路に測定温度T1を送信し、
前記第2半導体回路に設けられた第2温度計測部が温度T2を計測し、
前記温度T1が前記温度T2より高い場合に、前記第2プロセッサ回路の動作速度を低下させることを特徴とするプロセッサ回路の制御方法。 - 第1プロセッサ回路および第2プロセッサ回路とブリッジ回路との通信が第1バスを介して行い、
前記温度T1の送信は、前記複数の半導体回路間を接続する第2バスを介して行われることを特徴とする請求項6記載のプロセッサ回路の制御方法。 - 前記温度T1が前記温度T2より低い場合、第3プロセッサ回路を有する第3半導体回路に測定温度T1を送信し、
前記第3半導体回路に設けられた第3温度計測部が温度T3を計測し、
前記温度T1が前記温度T3より高い場合に、前記第3プロセッサ回路の動作速度を低下させることを特徴とする請求項6記載のプロセッサ回路の制御方法。 - 前記第1半導体回路は、前記第1半導体回路から距離が近い半導体回路から順に温度を送信するする請求項8記載のプロセッサ回路の制御方法。
- 前記第2プロセッサ回路の動作速度を低下させるために、前記第2プロセッサ回路に供給されるクロック周波数を低下させることを特徴とする請求項6記載のプロセッサ回路の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007120098A JP2008276568A (ja) | 2007-04-27 | 2007-04-27 | 情報処理装置、およびプロセッサ回路の制御方法 |
US12/110,230 US20080267256A1 (en) | 2007-04-27 | 2008-04-25 | Information processing apparatus and control method of processor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007120098A JP2008276568A (ja) | 2007-04-27 | 2007-04-27 | 情報処理装置、およびプロセッサ回路の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008276568A true JP2008276568A (ja) | 2008-11-13 |
Family
ID=39886930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007120098A Pending JP2008276568A (ja) | 2007-04-27 | 2007-04-27 | 情報処理装置、およびプロセッサ回路の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080267256A1 (ja) |
JP (1) | JP2008276568A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176957A (ja) * | 2010-02-25 | 2011-09-08 | Hitachi Ltd | 電源オンオフ非劣化電子機器 |
JP2017117055A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社東芝 | メモリシステムおよび制御方法 |
JP2017117054A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社東芝 | メモリシステムおよび制御方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8373709B2 (en) * | 2008-10-03 | 2013-02-12 | Ati Technologies Ulc | Multi-processor architecture and method |
US9735768B2 (en) * | 2013-07-31 | 2017-08-15 | Fairchild Semiconductor Corporation | Load balancing in discrete devices |
-
2007
- 2007-04-27 JP JP2007120098A patent/JP2008276568A/ja active Pending
-
2008
- 2008-04-25 US US12/110,230 patent/US20080267256A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176957A (ja) * | 2010-02-25 | 2011-09-08 | Hitachi Ltd | 電源オンオフ非劣化電子機器 |
JP2017117055A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社東芝 | メモリシステムおよび制御方法 |
JP2017117054A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社東芝 | メモリシステムおよび制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080267256A1 (en) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101833601B1 (ko) | 휴대용 컴퓨팅 디바이스로부터 주위 온도를 추정하기 위한 시스템 및 방법 | |
US10908660B2 (en) | Determining thermal margins in a multi-die processor | |
TWI610161B (zh) | 處理器溫度之均衡控制及儲存可執行指令的電腦可讀媒體 | |
KR101814264B1 (ko) | 최적 전력 레벨들을 예측하기 위해 열 저항 값들을 사용하는 휴대용 컴퓨팅 디바이스에서의 열 관리를 위한 시스템 및 방법 | |
JP5189921B2 (ja) | コンピュータの放熱システム | |
KR101108397B1 (ko) | 멀티-코어 프로세서의 전원 제어 장치 및 방법 | |
US8694811B2 (en) | Power management for digital devices | |
JP4808108B2 (ja) | プロセッサシステム | |
EP2766788B1 (en) | System and method for determining thermal management policy from leakage current measurement | |
US20060266510A1 (en) | Information processing apparatus and a method of controlling the same | |
JP2007249660A (ja) | 情報処理装置およびシステムステート制御方法 | |
JP2007233782A (ja) | 発熱量の制御方法およびコンピュータ | |
JPWO2010100740A1 (ja) | 計算機及び計算機の電力管理システム | |
JP2008276568A (ja) | 情報処理装置、およびプロセッサ回路の制御方法 | |
WO2017083020A1 (en) | Dynamically optimizing power management operational parameters of a processor | |
EP2033070A2 (en) | Power saving in circuit functions through multiple power buses | |
JP2008299612A (ja) | 情報処理装置および情報処理装置の制御方法 | |
US20200064894A1 (en) | Power management in a multiple-processor computing device | |
JP4945410B2 (ja) | 情報処理装置及び情報処理方法 | |
JP2005339346A (ja) | 情報処理装置および電源電圧制御方法 | |
US11669114B2 (en) | System, apparatus and method for sensor-driven and heuristic-based minimum energy point tracking in a processor | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
JP2008158787A (ja) | 情報処理装置および温度制御方法 | |
JP2007323347A (ja) | 情報処理装置、冷却システム、および冷却方法 | |
EP2821880A2 (en) | Power control system and method thereof |