JP2010231206A

JP2010231206A - ソース駆動チップ

Info

Publication number: JP2010231206A
Application number: JP2010072471A
Authority: JP
Inventors: Xiangchun Xiao; 向春肖; Xinshe Yin; 新▲社▼ 殷
Original assignee: Beijing BOE Optoelectronics Technology Co Ltd
Current assignee: Beijing BOE Optoelectronics Technology Co Ltd
Priority date: 2009-03-27
Filing date: 2010-03-26
Publication date: 2010-10-14
Anticipated expiration: 2030-03-26
Also published as: US8537088B2; KR101201929B1; JP5774281B2; CN101847378B; KR20100108295A; US20100245325A1; CN101847378A

Abstract

【課題】使わずに置かれたデータ信号出力チャネルのオペアンプを十分に利用し、使わずに置かれたオペアンプの浪費を避け、且つ外部駆動回路のコストを節約し、外部駆動回路の消費電力を低減することができるソース駆動チップを提供すること。
【解決手段】本発明は、参照電圧入力端と、データ信号出力用のオペアンプを設置しているデータ信号出力チャネルとを備え、少なくとも一つの前記オペアンプが使わずに置かれて前記データ信号の出力に用いられない場合、使わずに置かれた前記オペアンプを前記参照電圧入力端に接続して、前記参照電圧入力端に入力される参照電圧に対して演算増幅を行い、或いは、使わずに置かれた前記オペアンプを外部回路に接続して、前記参照電圧以外の外部回路信号に対して演算増幅を行うソース駆動チップが開示される。本発明は、外部駆動回路のオペアンプを節約し、外部駆動回路のコストと消費電力を低減することができる。
【選択図】図1

Description

本発明は、液晶ディスプレイの駆動技術に関し、特にソース駆動チップに関する。

駆動回路は、液晶ディスプレイ産業チェーンにおける重要な一環であり、薄膜トランジスタ液晶ディスプレイ（Thin Film Transistor-Liquid Crystal Display、以下TFT-LCDと略称する）モジュールの肝心な部品として、薄膜トランジスタのターンオンと液晶分子の配列の変化の制御に関する任務を負う。TFT-LCD駆動領域において、改良の必要があるところが存在する。例えば、TFT-LCDのソース駆動チップが以下のような技術欠陥がある。

一方、データ信号出力端において、ソース駆動チップが提供可能な最大のデータ信号出力チャネル数は一定であり、例えば、720チャネルであるが、液晶ディスプレイの表示領域における一行のサブ画素数が提供可能な最大のデータ信号出力チャネル数の整数倍と必ずしもならないため、あるソース駆動チップにおけるデータ信号出力チャネルが使わずに置かれるようになった。データ信号出力チャネルにおいてはオペアンプがバッファ（Buffer）として設置され、データ信号出力チャネルが正常に使用される場合、当該オペアンプは、正常にデータ信号を出力することに用いられることができ、データ信号出力チャネルが使わずに置かれた場合、このオペアンプも使わずに置かれる、従って、使わずに置かれたデータ信号出力チャネルにおけるオペアンプの浪費をもたらす。

一方、参照電圧信号、例えばガンマ（Gamma）電圧の入力端には、従来技術に係るソース駆動チップで二つの余分なオペアンプを増加して参照電圧の駆動に用いることができる。しかし、外部回路により接続することが必要であり、外部配線の数が増加し、かなり複雑になるため、余分なオペアンプの数量が制限され、ソース駆動チップ内の空間のリソースを十分に利用することができない。尚、ソース駆動チップの内部ガンマ抵抗の参照電圧に対する影響を減少するため、外部駆動回路の参照電圧回路においては、極めて小さい抵抗を並列に使用しなければならない。これは外部駆動回路の消費電力の増加をもたらす。

本発明の目的は、使わずに置かれたデータ信号出力チャネルのオペアンプを十分に利用し、使わずに置かれたオペアンプの浪費を避け、且つ外部駆動回路のコストを節約し、外部駆動回路の消費電力を低減することができるソース駆動チップを提供することにある。

本発明は、参照電圧入力端と、データ信号出力用のオペアンプを設置しているデータ信号出力チャネルとを備えるソース駆動チップであって、少なくとも一つの前述オペアンプが使わずに置かれて前述データ信号の出力に用いられない場合、使わずに置かれた前述オペアンプを前述参照電圧入力端に接続して、前述参照電圧入力端に入力される参照電圧に対して演算増幅を行い、或いは、使わずに置かれた前述オペアンプを外部回路に接続して、前述参照電圧以外の外部回路信号に対して演算増幅を行うことを特徴とするソース駆動チップを提供する。

前述の提案の上で、使わずに置かれた前述オペアンプの入力端が入力選択制御器に接続され、使わずに置かれた前述オペアンプの出力端が出力選択制御器に接続され、前述入力選択制御器と出力選択制御器は、前述オペアンプが参照電圧或いは参照電圧以外の外部回路信号を含む外部回路信号、或いは正常に出力されるデータ信号に対して演算増幅を行うように制御する。前述入力選択制御器と出力選択制御器はCMOS選択制御回路である。前述入力選択制御器と出力選択制御器にそれぞれ接続され、前述入力選択制御器と出力選択制御器が正常に出力されるデータ信号、或いは、参照電圧或いは参照電圧以外の外部回路信号を含む外部回路信号を選択して前述オペアンプで演算増幅を行うように制御する選択信号制御線を更に備える。

尚、前述オペアンプは第1入力端と、第2入力端と、第1出力端と、第2出力端とを備え、前述第1入力端と第1出力端は、前述オペアンプを、正常にデータ信号を出力するデータ信号出力チャネルに接続し、前述第2入力端と第2出力端は、前述オペアンプを、参照電圧或いは前述参照電圧以外の外部回路信号を含む外部回路信号に対して演算増幅を行う外部回路信号チャネルに接続し、液晶表示用の各ソース駆動チップのそれぞれに使わずに置かれた前述オペアンプが存在する場合、集積回路溶断技術とプログラマブルデバイス溶断プログラミング方式で、前述データ信号チャネルを溶断して、或いは、ソース駆動チップ内の局部プログラマブル論理回路用プログラミング方式で、前述データ信号チャネルを遮断して、前述オペアンプが前述第2入力端と第2出力端により前述外部回路信号チャネルに接続され、前述外部回路信号に対して演算増幅を行う。

本発明ソース駆動チップは、使わずに置かれたデータ信号出力チャネルのオペアンプを利用し、参照電圧及び/或いは参照電圧以外の外部回路信号に対して演算増幅を行うことで、使わずに置かれたオペアンプの浪費を避け、且つ外部駆動回路のオペアンプを節約し、外部駆動回路のコストと消費電力を低減することができる。

本発明に係るソース駆動チップの第1実施例の構成模式図である。本発明に係るソース駆動チップの第2実施例の構成模式図である。本発明に係るソース駆動チップの第3実施例の構成模式図である。本発明に係るソース駆動チップの第4実施例の構成模式図である。

本発明の主な設計思想は、ソース駆動チップのデータ信号出力チャネルにおけるオペアンプが使わずに置かれた場合、この部分の使わずに置かれたオペアンプを、ソース駆動チップの参照電圧入力端に接続させ、当該参照電圧入力端に入力される参照電圧に対して演算増幅を行う。或いは、当該使わずに置かれたオペアンプを、外部回路に接続させ、参照電圧以外の他の外部回路信号に対して演算増幅を行う。このように、使わずに置かれたデータ信号出力チャネルにおけるオペアンプの浪費を避ける一方、外部駆動回路におけるオペアンプを節約することもでき、そして、外部駆動回路のコストと消費電力を低減する。

以下、図面と実施例によって、本発明の技術提案についてさらに詳細に説明する。

図1は本発明に係るソース駆動チップの第1実施例の構成模式図である。図1に示すように、本実施例のソース駆動チップは、参照電圧入力端1、マルチチャネル切換器及びD/A変換モジュール2、及びデータ信号出力チャネル組3を備える。その中、参照電圧入力端1は、スイッチを介してマルチチャネル切換器及びD/A変換モジュール2に接続され、受信されたソース駆動チップに入力された参照電圧、即ち、図1に示すV0からV17までの電圧を、当該マルチチャネル切換器及びD/A変換モジュール2に入力する。その中、参照電圧入力端1に入力されるV0からV17までの参照電圧は、電源電圧を直列接続される抵抗で分圧することによって生成された電圧である。マルチチャネル切換器及びD/A変換モジュール2がデータ信号出力チャネル組3に接続される。本実施例には、当該データ信号出力チャネル組3において720個のデータ信号出力チャネルがあり、データ信号出力チャネル毎に一つの第1オペアンプ4が設置されることが仮定することができる。

本実施例のデータ信号出力チャネルにおけるオペアンプは使わずに置かれた場合、参照電圧或いは他の外部回路信号に対して演算増幅を行うことに用いられることができる。具体的なチャネル選択制御方式は図1に示される。本発明の設計思想は、データ信号出力チャネル組3の入力端と出力端のそれぞれに一つの入力選択制御器5と出力選択制御器6を加えることができ、これにより、データ信号出力チャネルにおける第1オペアンプ4の入力端を入力選択制御器5に接続させ、出力端を出力選択制御器6に接続させる。ここに説明すべきは、すべての使わずに置かれたオペアンプの入力端と出力端がともに入力選択制御器5と出力選択制御器6に接続されてもいいし、その中の一部分の使わずに置かれたオペアンプの入力端と出力端が入力選択制御器5と出力選択制御器6に接続されてもいい。入力選択制御器5がマルチチャネル切換器及びD/A変換モジュール2と第1入力モジュール7に接続され、出力選択制御器6がデータ信号出力端8と第1出力モジュール9に接続される。このようにして、入力選択制御器5と出力選択制御器6は、データ信号出力チャネル組3におけるデータ信号出力チャネルを制御することができる。当該データ信号出力チャネルが正常に使用されている場合、当該チャネルにおける第1オペアンプ4は、データ信号を正常に出力するために用いられることができる。この時、入力選択制御器5は、データ信号出力チャネルにおける第1オペアンプ4の入力端をマルチチャネル切換器及びD/A変換モジュール2に接続するように制御し、出力選択制御器6は、データ信号出力チャネルにおける第1オペアンプ4の出力端をデータ信号出力端8に接続するように制御し、第1オペアンプ4は、データ信号を正常に出力する場合のバッファとして用いられる。参照電圧入力端1とマルチチャネル切換器及びD/A変換モジュール2との間のスイーチがオンされた時、V0からV17までの参照電圧は、参照電圧入力端1からマルチチャネル切換器及びD/A変換モジュール2に入力され、更にデータ信号出力チャネル組3に入れ、第1オペアンプ4で演算増幅を行った後データ信号出力端8から出力される。当該データ信号出力チャネルが使わずに置かれた場合、当該チャネルにおける第1オペアンプ4は、他の入力信号に対して演算増幅を行うことができる。即ち、入力選択制御器5は、データ信号出力チャネルにおける第1オペアンプ4の入力端を第1入力モジュール7に接続するように制御し、出力選択制御器6は、データ信号出力チャネルにおける第1オペアンプ4の出力端を第1出力モジュール9に接続するように制御し、第1オペアンプ4は、他の入力信号に対して演算増幅を行うことに用いられる。上に述べた入力選択制御器と出力選択制御器は、相補型金属酸化膜半導体（Complementary Metal-Oxide Semiconductor、以下、CMOSと略称）選択制御回路であってもよい。上に述べた他の入力信号は、参照電圧信号或いは他の外部回路信号であってもよく、それが参照電圧信号である時、第1入力モジュール7と第1出力モジュール9はそれぞれ参照電圧入力モジュールと参照電圧出力モジュールであってもよい。即ち、使わずに置かれた第1オペアンプ4がソース駆動チップの参照電圧入力端に接続され、参照電圧入力端に入力された参照電圧に対して演算増幅を行うことに相当する。この時、参照電圧入力端1はまた第1入力モジュール7に接続され、参照電圧は、マルチチャネル切換器及びD/A変換モジュール2に直接に入ることではなく、参照電圧入力端1とマルチチャネル切換器及びD/A変換モジュール2との間のスイッチがオフされ、参照電圧は、参照電圧入力端1から入力された後、参照電圧入力端1と接続される第1入力モジュール7に直接に入り、データ信号出力チャネル組3に入って第1オペアンプ4で演算増幅を行い、それは、当該第1オペアンプ4で元の外部参照電圧生成回路におけるオペアンプを替わることに相当する。演算増幅を行った参照電圧は、第1出力モジュール9から出力されてマルチチャネル切換器及びD/A変換モジュール2に入力される。上に述べた他の入力信号は、参照電圧以外の他の外部回路信号であってもよい。この時、第1入力モジュール7と第1出力モジュール9は、他の外部回路信号入力モジュールと他の外部回路信号出力モジュールであってもよい。即ち、使わずに置かれた第1オペアンプ4を外部回路に接続し、他の外部回路信号に対して演算増幅を行うことに相当する。この時、参照電圧以外の他の外部回路信号は、ソース駆動チップの外部から第1入力モジュール7に直接に入力され、第1オペアンプ4で演算増幅を行った後で第1出力モジュール9から外部回路に出力される。

本実施例のソース駆動チップは、使わずに置かれたデータ信号出力チャネルにおけるオペアンプを、参照電圧入力端に入力される参照電圧或いは外部回路から入力された他の外部回路信号に対して演算増幅を行うことに用いることによって、周辺駆動回路におけるオペアンプをキャンセルすることができて、周辺駆動回路のコストと消費電力を減少することができる。

図2は本発明に係るソース駆動チップの第2実施例の構造模式図である。図2に示すように、参照電圧入力端1の一端が第1入力モジュール7に接続され、他端がスイッチを介してマルチチャネル切換器及びD/A変換モジュール2に接続される。本実施例におけるスイッチがCMOS選択スイッチであってもよい。第1入力モジュール7は、入力選択制御器5における一つの選択スイッチを経由して、データ信号出力チャネルにおける第1オペアンプ4に接続され、マルチチャネル切換器及びD/A変換モジュール2は、入力選択制御器5における一つの反転選択スイッチを経由して、データ信号出力チャネルにおける第1オペアンプ4にも接続される。当該反転選択スイッチは、参照電圧入力端1とマルチチャネル切換器及びD/A変換モジュール2を接続するために用いる選択スイッチと同様である。第1出力モジュール9とデータ信号出力端8は、それぞれ出力選択制御器6における二つの反転選択スイッチを経由して第1オペアンプ4に接続される。一つの選択制御信号線10は、入力選択制御器5と出力選択制御器6とそれぞれに接続され、選択スイッチのオン/オフ制御に用いられる。

以下、当該選択制御回路が使わずに置かれたデータ信号出力チャネルにおけるオペアンプを制御して参照電圧に対して演算増幅を行う原理を説明する。ソース駆動チップが動作している時、データ出力チャネルが使用されると、選択制御信号線10がローレベルを出力し、入力選択制御器5におけるマルチチャネル切換器及びD/A変換モジュール2と接続されている選択スイッチ、及び参照電圧入力端1とマルチチャネル切換器及びD/A変換モジュール2を接続する選択スイッチがオンし、出力選択制御器6におけるデータ信号出力端8と接続されている選択スイッチがオンすることによって、当該データ信号出力チャネルにおける第1オペアンプ4の入力端と出力端が、マルチチャネル切換器及びD/A変換モジュール2とデータ信号出力端8とそれぞれに接続される。当該第1オペアンプ4がデータ信号出力バッファとして用いられ、当該データ信号出力チャネルが正常表示信号の出力に用いられる。当該データ信号出力チャネルは使わずに置かれた場合、選択制御信号線10がハイレベルを出力し、入力選択制御器5における第1入力モジュール7と接続されている選択スイッチがオンし、参照電圧入力端1とマルチチャネル切換器及びD/A変換モジュール2との間のスイッチがオフし、出力選択制御器6における第1出力モジュール9と接続されている選択スイッチがオンし、これによって、当該データ信号出力チャネルにおける第1オペアンプ4の入力端と出力端が、第1入力モジュール7と第1出力モジュール9とそれぞれに接続される。参照電圧は、参照電圧入力端1から第1入力モジュール7に直接に入力され、第1オペアンプ4で演算増幅を行った後、第1出力モジュール9から出力されてマルチチャネル切換器及びD/A変換モジュール2に入力される。本実施例において、第1入力モジュール7に入力されたものは参照電圧信号であり、第1出力モジュール9から出力されるものも参照電圧であり、当該第1オペアンプ4が参照電圧出力バッファとして用いられ、当該データ信号出力チャネルはもう正常データ信号の出力に用いられず、参照電圧信号のオペアンプとして機能する。これは、第1オペアンプ4が元の外部参照電圧生成回路におけるオペアンプの作用を代ることに相当する。

例えば、本実施例のソース駆動チップを、表示画素が1280×1024である液晶ディスプレイに用いると、6個のソース駆動チップが必要である。ソース駆動チップ毎には720個のデータ信号出力チャネルが備えられ、その中、（720×6-1280×3）＝480個のデータ信号出力チャネルが使わずに置かれた。このように、本実施例の構造を用いて、第1オペアンプ4を参照電圧信号のオペアンプとして用いるので、周辺駆動回路の参照電圧信号生成回路におけるオペアンプがキャンセルさせることができ、これによって、周辺駆動回路のコストを低減することができる。尚、参照電圧信号が演算増幅を行った後出力電圧をより安定させられるので、液晶ディスプレイの表示品質を向上させることもできる。

本実施例は、使わずに置かれた第1オペアンプ4を、ソース駆動チップに入力された参照電圧信号に対して演算増幅を行うことに用いる場合、当該入力された参照電圧信号の一部或いは全部に対して演算増幅を行うことができる。参照電圧信号の一部に対して演算増幅を行う場合、例えば、それぞれ参照電圧入力端1に入力された参照電圧V3、V7、V10及びV14のそれぞれに対して演算増幅を行うことができる。具体的な実施例において、4個の参照電圧を任意に選択して演算増幅を行うこともでき、或いは、参照電圧入力端1に入力された参照電圧における任意な5個、6個或いは7個など数の異なる参照電圧対して演算増幅を行うこともできる。前述実施例における方式によって、使わずに置かれたデータ信号出力チャネルにおけるオペアンプが参照電圧入力端に入力された参照電圧に対して演算増幅を行うことに用いられた後、現在の周辺駆動回路における参照電圧回路でのオペアンプの役割を取り替えることができる。これによって、周辺駆動回路において、参照電圧に対して演算増幅を行うためのオペアンプを設置しなくでもよい。そして、周辺駆動回路のコストを低減することができる。尚、前述実施例における方式を採用することによって、配線の増加を引き起こすことができず、オペアンプの数を任意に増加することができる。

尚、参照電圧入力端1に入力された参照電圧V0〜V17を共にオペアンプで演算増幅させることができる。全部の参照電圧を共に演算増幅させる場合、本実施例は、参照電圧入力端1において18個の第1オペアンプ4を移入し、V0〜V17が共にオペアンプで演算増幅されてマルチチャネル切換器及びD/A変換モジュール2に入力されることに相当する。全部の入力された参照電圧を、移入された、使わずに置かれたオペアンプで演算増幅させることで、周辺駆動回路の参照電圧回路において参照電圧を生成するための分圧抵抗とソース駆動チップの内部抵抗の並列を考えなくてもよい。この場合、周辺駆動回路の参照電圧回路において大きいな抵抗の直列を選択して電源電圧を分圧することができ、実際の実験において、約100mWの消費電力を低減することができる。

本実施例に係るソース駆動チップは、使わずに置かれたデータ信号出力チャネルのオペアンプの入力端と出力端のそれぞれに、入力制御回路と出力制御回路を設置し、選択制御信号を用いて切り替え制御を行い、使わずに置かれたデータ信号出力チャネルのオペアンプを、参照電圧入力端に入力した参照電圧に対して演算増幅を行うために用いることにより、周辺駆動回路におけるオペアンプをキャンセルすることができ、それで、周辺駆動回路のコストと消費電力を低減することができ、液晶ディスプレイの表示効率を向上させることもできる。

図3は、本発明に係るソース駆動チップの第3実施例の構成模式図である。本実施例と第2実施例との主な区別は、第2実施例が使わずに置かれたデータ信号出力チャネルのオペアンプを、参照電圧に対する演算増幅を行うのに用いるが、本実施例が使わずに置かれたデータ信号出力チャネルにおけるオペアンプを参照電圧以外の他の外部回路信号に対する演算増幅を行うのに用いることにある。

図3に示すように、本実施例の第1入力モジュール7と第1出力モジュール9は、参照電圧以外の他の外部回路信号の入力と出力に用いられ、且つ、この時、共に周辺駆動回路基板に接続される。当該選択制御回路の動作原理は以下の通りである。ソース駆動チップが動作している時、データ出力チャネルが使用されると、選択制御信号線10がローレベルを出力し、第4実施例に説明したように、該当する選択スイッチがオンされ、当該データ信号出力チャネルにおける第1オペアンプ4の入力端と出力端のそれぞれが、マルチチャネル切換器及びD/A変換モジュール2とデータ信号出力端8に接続される。当該第1オペアンプ4がデータ信号出力バッファとして用いられ、当該データ信号出力チャネルが正常表示信号の出力に用いられる。当該データ信号出力チャネルは使わずに置かれた場合、選択制御信号線10がハイレベルを出力し、該当するスイッチがオンされ、当該データ信号出力チャネルにおける第1オペアンプ4の入力端と出力端のそれぞれが、第1入力モジュール7と第1出力モジュール9に接続される。この場合、第1入力モジュール7が外部回路に接続され、外部回路信号が第1入力モジュール7直接に入力され、第1オペアンプ4で演算増幅を行った後、第1出力モジュール9から外部回路に出力される。当該第1オペアンプ4が一般的な電圧追従型増幅器として機能し、当該データ信号出力チャネルがもう正常データ信号の出力に用いられない。このようにして、駆動回路の具体的な要求に基づいて、このデータ信号出力チャネルにおけるオペアンプの用途を手配することができる。

前述第2実施例と第3実施例のもとで、この二つの実施例の実現方案を組み合わせることもできる。即ち、使わずに置かれたデータ信号出力チャネルを二つ部分に分けて、その中、一部分のデータ信号出力チャネルにおけるオペアンプは、選択的に正常にデータ信号の出力に用いられ、或いは参照電圧のオペアンプとして用いられ、他の一部分のデータ信号出力チャネルにおけるオペアンプは、選択的に正常にデータ信号の出力に用いられ、或いは外接使用する参照電圧以外の他の外部回路信号のオペアンプとして用いられる。この場合、選択制御信号線10も二つ部分に分け、それぞれは第1選択制御信号線と第2選択制御信号線である。その中、第1選択制御信号線は、入力選択制御器5と出力選択制御器6を、正常にデータ信号の出力に用いられことと参照電圧のオペアンプとして用いられることとの間に切り替えるように制御し、第2選択制御信号線は、入力選択制御器5と出力選択制御器6を、正常にデータ信号の出力に用いられことと外接使用に用いられることとの間に切り替えるように制御する。具体的な選択制御実施方式は、第2実施例と第3実施例に記述したことを参照することができ、ここで、重複な説明を省略する。このようにして、駆動回路の具体的な要求に基づいて、この使わずに置かれたデータ信号出力チャネルにおけるオペアンプの用途を手配することができる。

図4は本発明に係るソース駆動チップの第4実施例の構成模式図である。図3に示すように、本実施例と第1〜3実施例との主な区別は、前述第1〜3実施例のソース駆動チップにおける使わずに置かれたオペアンプが、当該オペアンプの入力端と出力端に入力選択制御器と出力選択制御器を増加することでオペアンプ出入力状態を変更することにあり、本実施例のソース駆動チップにおける使わずに置かれたオペアンプの出入力状態の変更が、プログラミング方式で実現する。

前述第1〜3実施例におけるソース駆動チップの構造は、ソース駆動チップの出力チャネルの使用が完全に同じではない場合に適用する。即ち、実際の製造過程に、同一の液晶表示モジュールにおいて、あるソース駆動チップでのデータ出力チャネルが全部に使用される一方、あるソース駆動チップでのデータ出力チャネルが全部に使用されていない場合がある。この時、前述実施例に記述したソース駆動チップの構造を利用して、入力選択制御器と出力選択制御器によりそれぞれのソース駆動チップの出力モデルを制御し、ソース駆動チップでの使わずに置かれたデータ信号出力チャネルのオペアンプを利用する。

設計で液晶表示用のすべてのソース駆動チップがともに全部のチャネルを採用していない、即ち、ソース駆動チップ毎に使わずに置かれたオペアンプが存在する場合、本実施例のソース駆動チップの構造を使用することが好適である。具体的には、本実施例におけるオペアンプ4は、当該オペアンプを、データ信号を正常に出力するためのデータ信号チャネルに接続させる第1入力端11と第1出力端12と、及び当該オペアンプを、外部回路信号に対して演算増幅を行うための外部回路信号チャネルに接続させる第2入力端13と第2出力端14とを備える。その中、外部回路信号は、参照電圧或いは参照電圧以外の外部回路信号を含む。この場合、集積回路溶断技術とプログラマブルデバイス溶断プログラミング技術、或いは、ソース駆動チップ内の局部プログラマブル論理回路用プログラミング方式を用いて、データ信号チャネル、即ち、第1入力端11と第1出力端12とのデータ信号チャネルの接続を遮断して、オペアンプを、第2入力端13と第2出力端14だけを経由して、外部回路信号チャネル、例えば、ソース駆動チップの参照電圧入力端或いは外部回路に接続させて、外部回路信号に対して演算増幅を行うことに用いる。これは、データ信号出力チャネルにおけるオペアンプを移動して参照電圧入力端或いは外部回路に接続し、出力モデルが720個のデータ信号出力チャネルより小さいソース駆動チップとなることに相当する。具体的な実施方式は、ソース駆動チップの製造工程の最後段階の製造過程において、プログラマブルデバイスを溶断するプログラミング方式で、データ信号出力チャネルの選択を設定完了して、集積回路溶断技術を採用して選定したデータ信号出力チャネルの接続配線を溶断することであり、或いはソース駆動チップ内の局部プログラマブル論理回路用プログラミング方式を用いて、ソース駆動チップのデータ信号出力チャネルの選択導通状態を変更して、プログラミング方式でデータ信号出力チャネルの選択を設定完了する。

本実施例のソース駆動チップは、データ信号出力端で改良を行って、使わずに置かれたデータ信号出力チャネルにおけるオペアンプを、参照電圧及び/或いは他の外部信号に対して演算増幅を行うことに用い、使わずに置かれたデータ信号出力チャネルにおけるオペアンプの入力端と出力端でそれぞれ入力制御回路と出力回路を設置し、選択制御信号を用いて切り替える制御を行うことにより、外部駆動回路のコストを低減し、且つ液晶ディスプレイの表示効果を向上させることができる。

最後に説明すべきは、以上の実施例は本発明の技術的提案を説明するためのもので、制限の目的はない。好適な実施例を参照して本発明を詳しく説明したが、本発明の技術提案を改定したり、その部分的な技術的特徴を同等に取り替えたりすることができ、その改定や取替えは該当する技術的提案の本質が本発明の実施形態の技術的提案の趣旨と範囲を脱出することに繋がらないことは当業者にとって理解するところである。

1 参照電圧入力端
2 マルチチャネル切換器及びD/A変換モジュール
3 データ信号出力チャネル組
4 第1オペアンプ
5 入力選択制御器
6 出力選択制御器
7 第1入力モジュール
8 データ信号出力端
9 第1出力モジュール
10 選択制御信号線
11 第1入力端
12 第1出力端
13 第2入力端
14 第2出力端

Claims

参照電圧入力端と、データ信号出力用のオペアンプを設置しているデータ信号出力チャネルと、を備えるソース駆動チップであって、
少なくとも一つの前記オペアンプが使わずに置かれて前記データ信号の出力に用いられない場合、使わずに置かれた前記オペアンプを前記参照電圧入力端に接続して、前記参照電圧入力端に入力される参照電圧に対して演算増幅を行い、或いは、使わずに置かれた前記オペアンプを外部回路に接続して、前記参照電圧以外の外部回路信号に対して演算増幅を行うことを特徴とするソース駆動チップ。
使わずに置かれた前記オペアンプの入力端が入力選択制御器に接続され、使わずに置かれた前記オペアンプの出力端が出力選択制御器に接続され、前記入力選択制御器と出力選択制御器は、前記オペアンプが参照電圧或いは参照電圧以外の外部回路信号を含む外部回路信号、或いは正常に出力されるデータ信号に対して演算増幅を行うように制御することを特徴とする請求項1に記載のソース駆動チップ。
一部分の使わずに置かれた前記オペアンプは、入力端が入力選択制御器に接続され、出力端が出力選択制御器に接続され、前記入力選択制御器と出力選択制御器は、使わずに置かれた前記オペアンプが参照電圧或いは正常に出力されるデータ信号に対して演算増幅を行うように制御し、
他の一部分の使わずに置かれた前記オペアンプは、入力端が入力選択制御器に接続され、出力端が出力選択制御器に接続され、前記入力選択制御器と出力選択制御器は、使わずに置かれた前記オペアンプが参照電圧以外の外部回路信号或いは正常に出力されるデータ信号に対して演算増幅を行うように制御することを特徴とする請求項1に記載のソース駆動チップ。
前記入力選択制御器と出力選択制御器は、CMOS選択制御回路であることを特徴とする請求項2或いは請求項3に記載のソース駆動チップ。
前記入力選択制御器と出力選択制御器にそれぞれ接続され、前記入力選択制御器と出力選択制御器が正常に出力されるデータ信号、或いは、参照電圧或いは参照電圧以外の外部回路信号を含む外部回路信号を選択して前記オペアンプで演算増幅を行うように制御する選択信号制御線を更に備えることを特徴とする請求項4に記載のソース駆動チップ。
前記オペアンプは、
第1入力端と、
第2入力端と、
第1出力端と、
第2出力端と、を備え、
前記第1入力端と第1出力端は、前記オペアンプを、正常にデータ信号を出力するデータ信号出力チャネルに接続し、
前記第2入力端と第2出力端は、前記オペアンプを、参照電圧或いは前記参照電圧以外の外部回路信号を含む外部回路信号に対して演算増幅を行う外部回路信号チャネルに接続し、
液晶表示用の各ソース駆動チップのそれぞれに使わずに置かれた前記オペアンプが存在する場合、集積回路溶断技術とプログラマブルデバイス溶断プログラミング方式で、前記データ信号チャネルを溶断して、前記オペアンプが前記第2入力端と第2出力端により前記外部回路信号チャネルに接続され、前記外部回路信号に対して演算増幅を行うことを特徴とする請求項1に記載のソース駆動チップ。
前記オペアンプは、
第1入力端と、
第2入力端と、
第1出力端と、
第2出力端と、を備え、
前記第1入力端と第1出力端は、前記オペアンプを、正常にデータ信号を出力するデータ信号出力チャネルに接続し、
前記第2入力端と第2出力端は、前記オペアンプを、参照電圧或いは前記参照電圧以外の外部回路信号を含む外部回路信号に対して演算増幅を行う外部回路信号チャネルに接続し、
液晶表示用の各ソース駆動チップのそれぞれに使わずに置かれた前記オペアンプが存在する場合、ソース駆動チップ内の局部プログラマブル論理回路用プログラミング方式で、前記データ信号チャネルを遮断して、前記オペアンプが前記第2入力端と第2出力端により前記外部回路信号チャネルに接続され、前記外部回路信号に対して演算増幅を行うことを特徴とする請求項1に記載のソース駆動チップ。