JP2007195683A - 超音波診断装置 - Google Patents
超音波診断装置 Download PDFInfo
- Publication number
- JP2007195683A JP2007195683A JP2006016631A JP2006016631A JP2007195683A JP 2007195683 A JP2007195683 A JP 2007195683A JP 2006016631 A JP2006016631 A JP 2006016631A JP 2006016631 A JP2006016631 A JP 2006016631A JP 2007195683 A JP2007195683 A JP 2007195683A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- diagnostic apparatus
- ultrasonic diagnostic
- ultrasonic
- initial setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
Abstract
【課題】電源を投入してから診断可能な状態になるまでの初期設定時間を短縮できる超音波診断装置を提供する。
【解決手段】LSI集合基板21Aには、FPGA(25a、CPLD25b、25c、25d、PLD27と、SRAM28a、28bと、フラッシュメモリ23が搭載されている。電源が投入されると、ホストCPU12は、ホストCPU自身の初期設定を行う。同時に、初期設定用PLD27は、フラッシュメモリ23から設定データを読み出し、初期設定用PLD自身のレジスタ設定、FPGA25aのコンフィギュレーション、さらにFPGA25a、CPLD25b、25c、25dのレジスタ設定を行う。
【選択図】図2
【解決手段】LSI集合基板21Aには、FPGA(25a、CPLD25b、25c、25d、PLD27と、SRAM28a、28bと、フラッシュメモリ23が搭載されている。電源が投入されると、ホストCPU12は、ホストCPU自身の初期設定を行う。同時に、初期設定用PLD27は、フラッシュメモリ23から設定データを読み出し、初期設定用PLD自身のレジスタ設定、FPGA25aのコンフィギュレーション、さらにFPGA25a、CPLD25b、25c、25dのレジスタ設定を行う。
【選択図】図2
Description
本発明は、被検体からの超音波反射波を利用して、超音波画像データを生成する超音波診断装置であって、複数のLSIが搭載されたLSI集合基板を備える超音波診断装置に関する。
超音波診断装置は、被検体からの超音波反射波を利用して、超音波画像データを生成するものであり、例えば、図1に示す構成を有する。図1の超音波診断装置は、超音波送受信制御部11、ホストCPU12、超音波プローブ13、操作パネル14、表示装置15を含んで構成される。
超音波送受信制御部11は、超音波プローブ13からの超音波の送受信を制御するとともに、超音波プローブ13から反射超音波に基づく電気信号を受信し、超音波画像データの生成処理を行うものである。超音波送受信制御部11は、複数のLSIが搭載された1又は複数のLSI集合基板を含んで構成される。
図7に、超音波送受信制御部11の従来の構成例を示す。図7の超音波送受信制御部11は、複数のLSI集合基板21A、21B、21C、21D、21Eを含んで構成され、それぞれの基板には、複数の下記のLSIが搭載される。LSI集合基板21Aには、プログラマブルデバイスであるFPGA(フィールド・プログラマブル・ゲートアレイ)25a、CPLD(コンプレックス プログラマブル ロジック デバイス)25b、25c、25d、PLD(プログラマブル・ロジック・デバイス)27と、SRAM28a、28bが搭載されている。図示は省略してあるが、LSI集合基板21B〜21Eにも、同様のプログラマブルデバイスとSRAMが搭載されている。LSI集合基板21A〜21Eに搭載されたプログラマブルデバイスは、ホストバス22に接続され、互いに及びホストCPUとの間でデータの送受信が可能となっている。
CPLD25bは、SRAM28aと基板21A内で接続され、CPLD25dは、SRAM28bと基板21A内で接続されているとともに、必要に応じて、プログラマブルデバイス間も基板21A内で接続されている(接続線は省略)。また、LSI集合基板21B、21C、21D、21Eにも実現しようとする機能に応じたLSIが搭載され、互いに接続されている。
LSI集合基板21A〜21Eに搭載されたプログラマブルデバイスは、初期設定が必要である。すなわち、FPGA25aは、コンフィギュレーションが必要であるとともにレジスタの初期設定が必要である。また、CPLD25b、25c、25d、及びPLD27は、レジスタの初期設定が必要である。PLD27は、FPGA25aのコンフィギュレーションを行う機能を有しており、FPGA25aと基板21A内のパラレルバス26によって接続されている。
このように構成された超音波送受信制御部11は、超音波診断装置の電源投入時に、ホストCPU12によって初期設定される。具体的には、ホストCPU12が図示しない記憶装置から初期設定データを読み出し、ホストバス22を介してプログラマブルデバイスのレジスタ設定を行う。また、FPGA25aのコンフィギュレーションデータは、PLD27に送り、PLD27は、パラレルバス26を介してFPGA25aのコンフィギュレーションを行う。
図8に、図7に記載されたホストCPU12の、電源投入時の初期化処理の動作フローを示す。図1に示す構成の超音波診断装置の電源が投入されると、ホストCPU12は、ステップS401で、ホストCPU自身の初期設定を行う。次いで、ステップS402で、LSI集合基板21A〜21Eに搭載されたプログラマブルデバイスのレジスタ設定を行う。レジスタ設定に際して、ホストCPU12は、図示しないメモリからプログラマブルデバイスのレジスタに設定すべきデータを読み出し、ホストバス22を介してそれぞれのプログラマブルデバイスに送る。続いて、ステップS403で、FPGA25aのコンフィギュレーションデータを図示しないメモリから読み出し、PLD27に送り、ホストCPUの初期化処理を終了する。
図9に、図7に示す超音波送受信制御部を有する従来の超音波診断装置における初期化動作のタイムチャートを示す。時刻t10で超音波診断装置の電源が投入されると、ホストCPU12が起動され、時刻t11までホストCPU自身の初期設定を行う(時間T10)。次いで、ホストCPU12は、時刻t12までプログラマブルデバイスのレジスタ設定を行う(時間T11)。そして、PLD27により、時刻t13までFPGA25aのコンフィギュレーションを行う(時間T12)。したがって、超音波診断装置の電源が投入された後初期化が終了までは、T10+T11+T12の時間が必要となる。すなわち、従来の超音波診断装置においては、電源投入後の起動処理が直列的であるため、電源を投入してから診断が可能な状態になるまでの時間が長い。
また、複数の汎用LSIの初期化時に、処理時間の短縮を図るものとして、特許文献1に記載された技術がある。特許文献1に記載されたものは、同一の初期化データを設定する場合に、初期化データを設定すべき複数の汎用LSIのレジスタを同時に指定して処理時間の短縮を図るものである。しかし、この技術は、複数のLSIに同一のデータを設定する場合にしか適用できない。
本発明は、上記事情に鑑みなされたもので、電源を投入してから診断可能な状態になるまでの初期設定時間を短縮できる超音波診断装置を提供することを目的とする。
本発明の超音波診断装置は、被検体からの超音波反射波を利用して、超音波画像データを生成する超音波診断装置であって、前記被検体内に超音波を送信し前記被検体内で反射した超音波を受信する超音波プローブと、前記超音波の送受信を制御するとともに、前記超音波画像データの生成処理を行う超音波送受信制御部と、前記超音波画像データに基づく画像を表示する表示部と、前記超音波送受信制御部の制御を含む超音波診断装置全体の制御を行うプロセッサと、を備え、前記超音波送受信制御部は、複数のLSIが搭載された1又は複数のLSI集合基板を含み、前記LSIは、読み書き可能な不揮発性記憶媒体に記憶された初期設定データに基づいて、当該LSI集合基板に搭載された前記複数のLSIの初期設定を行うためのLSIを含み、前記初期設定を行うためのLSIは、超音波診断装置の電源投入時、前記プロセッサの初期設定と並行して、前記複数のLSIの初期設定を行うものである。
本発明によれば、電源を投入してから診断可能な状態になるまでの初期設定時間を短縮できる。なお、ここでの電源投入は、スリープ状態からの復帰も含んでおり、超音波診断装置がスリープモードから通常モードに復帰させるまでの時間、初期設定用データを変更した場合に診断可能な状態になるまでの時間を短縮することができる。
本発明の超音波診断装置は、前記LSIの初期設定が、前記LSIのレジスタ設定を含むものを含む。
本発明の超音波診断装置は、前記LSIの初期設定が、前記LSIのコンフィギュレーションを含むものを含む。
本発明の超音波診断装置は、前記LSI集合基板が、その少なくとも1つに前記不揮発性記憶媒体を搭載しているものを含む。
本発明の超音波診断装置は、前記LSI集合基板が、搭載された前記LSIの前記初期設定データを記憶する前記不揮発性記憶媒体をそれぞれ搭載しているものを含む。本発明によれば、初期設定データの転送をLSI基板間で行う必要がなくなり、初期化時間の短縮を図ることができる。特に、LSI集合基板及び超音波送受信制御部の規模が大きくなった場合に効果が大きい。
本発明の超音波診断装置は、前記LSI集合基板のいずれか1つが、記不揮発性記憶媒体を搭載しているものを含む。本発明によれば、不揮発性記憶媒体の数を減少させることができ、前記LSI基板の配置スペースの削減が可能となる。
本発明の超音波診断装置は、前記プロセッサが、超音波診断装置の電源遮断に際して、前記LSIの設定データを取得し、前記不揮発性記憶媒体に前記初期設定データとして記憶するものを含む。本発明によれば、超音波診断装置が電源遮断時の設定情報を保持できるので、初期設定用データの変更を保持することができ、超音波診断装置を最適な状態で起動することができる。なお、ここでの電源遮断は、動作状態からスリープ状態への移行も含んでおり、スリープ状態からの復帰時にも、初期設定用データが変更した状態で起動することができる。
本発明の超音波診断装置は、前記LSI集合基板が、前記初期設定を行うためのLSIと他のLSIとを接続するシリアルバスを備え、前記不揮発性記憶媒体に記憶された前記初期設定データが、前記シリアルバスを介して前記他のLSIに伝送されるものを含む。本発明によれば、LSI集合基板の配置スペースの削減が可能となる。
本発明の超音波診断装置は、前記LSI集合基板が、前記初期設定を行うためのLSIと他のLSIとを接続するパラレルバスを備え、前記不揮発性記憶媒体に記憶された前記初期設定データが、前記パラレルバスを介して前記他のLSIに伝送されるものを含む。本発明によれば、LSI集合基板への初期設定時間をさらに短縮することができる。
本発明の超音波診断装置は、前記LSIが、コンフィギュレーションを必要とするLSIを含み、前記LSI集合基板が、前記初期設定を行うためのLSIと前記コンフィギュレーションを必要とするLSIとを接続する専用バスを備え、前記不揮発性記憶媒体に記憶されたコンフィギュレーションデータが、前記専用バスを介して前記コンフィギュレーションを必要とするLSIに伝送されるものを含む。本発明によれば、LSI集合基板への初期設定時間をさらに短縮することができる。
以上のとおり、本発明の超音波診断装置は、電源を投入してから診断可能な状態になるまでの初期設定時間を短縮することができる。
以下、本発明の実施の形態について、図面を用いて説明する。
図1に、本発明の実施の形態の超音波診断装置の概略構成を示す。図1の超音波診断装置は、超音波送受信制御部11、ホストCPU12、超音波プローブ13、操作パネル14、表示装置15を含んで構成される。
超音波プローブ13は、超音波送受信制御部11からの送信信号を超音波に変換して被検体内に送信し、被検体内で反射した超音波を受信し、電気信号に変換して超音波送受信制御部11に送るものである。超音波プローブ13内には複数の圧電変換素子(図示せず)が配置され、圧電変換素子によって送信信号から超音波への変換、及び超音波から電気信号への変換が行われる。
超音波送受信制御部11は、超音波プローブ13からの超音波の送受信を制御するとともに、超音波プローブ13から反射超音波に基づく電気信号を受信し、超音波画像データの生成処理を行うものである。超音波送受信制御部11は、複数のLSIが搭載された1又は複数のLSI集合基板を含んで構成される。
表示部15は、超音波送受信制御部11で生成された超音波画像データに基づく画像を含む各種画像を表示するものであり、CRTディスプレイ、LCDディスプレイ等で構成される。
ホストCPU12は、図示しない記憶部に記憶されたプログラム及びデータにしたがった処理を行うプロセッサであり、超音波送受信制御部11の制御を含む超音波診断装置全体の制御を行うデータ処理部としての機能を有する。
操作部14は、多数のキーやパドルスイッチ、ボリューム等の操作部材を有しており、各操作部材の状態がホストCPU12に入力される。なお、超音波診断装置は、超音波画像データを蓄積するファイル装置等他の要素を備えているが、記載を省略している。
図2に、本発明の実施の形態の超音波診断装置における超音波送受信制御部11の概略構成を示す。図2の超音波送受信制御部11は、従来のものと同様、複数のLSI集合基板21A、21B、21C、21D、21Eを含んで構成され、それぞれの基板には、複数のLSIが搭載される。LSI集合基板21Aには、プログラマブルデバイスであるFPGA(フィールド・プログラマブル・ゲートアレイ)25a、CPLD(コンプレックス プログラマブル ロジック デバイス)25b、25c、25dで示される複数のLSIと、PLD(プログラマブル・ロジック・デバイス)27と、SRAM28a、28bと、読み書き可能な不揮発性記憶媒体であるフラッシュメモリ23が搭載されている。図示は省略してあるが、LSI集合基板21B〜21Eにも、同様のプログラマブルデバイスとSRAMとフラッシュメモリが搭載されている。LSI集合基板21A〜21Eに搭載された各々のプログラマブルデバイスは、ホストバス22に接続され、互いに及びホストCPU12との間でデータの送受信が可能となっている。
LSI集合基板21A〜21Eに搭載されたプログラマブルデバイスの機能、ホストバス22との接続関係等は、初期設定に関するものを除いて図7に示すものと同様であるので、説明を省略する。
これらのプログラマブルデバイスは、初期設定が必要である。すなわち、FPGA25aは、コンフィギュレーションが必要であるとともにレジスタの初期設定が必要である。また、CPLD25b、25c、25d、及びPLD27は、レジスタの初期設定が必要である。PLD27は、FPGA25aのコンフィギュレーションを行う機能を有しており、FPGA25aと基板21A内のパラレルバス26によって接続されている。また、FPGA25a、CPLD25b、25c、25dのレジスタ設定を行う機能を有しており、初期設定用バス24を介して、FPGA25a、CPLD25b、25c、25dと接続されている。初期設定用バス24は、シリアルバスである。フラッシュメモリ23は、初期設定データを記憶するものであり、PLD27と接続されている。
次に、本実施の形態の超音波診断装置の初期化処理について説明する。超音波診断装置の電源投入時、ホストCPU12は自身の初期設定を行う。また、LSI集合基板21A〜21Eに搭載されたPLD27は、それぞれのLSI集合基板21A〜21Eに搭載された複数のLSIであるプログラマブルデバイスの初期設定を行うためのLSIとしての設定用PLD(以下、「初期設定用PLD」と記述する)である。初期設定用PLD27は、プログラマブルデバイスの初期設定を行うためのデータを、フラッシュメモリ23から読み出して利用する。
図3に、本実施の形態の超音波診断装置のホストCPU12の、電源投入時の初期化処理の動作フローを示し、図4に、本実施の形態の超音波診断装置の初期設定用PLD27の、電源投入時の初期化処理の動作フローを示す。
本実施の形態の超音波診断装置の電源が投入されると、ホストCPU12は、ステップS101で、ホストCPU自身の初期設定を行い、初期化処理を終了する。また、初期設定用PLD27は、ステップS201で、フラッシュメモリ23から設定データを読み出し、初期設定用PLD自身のレジスタ設定を行う。次いで、フラッシュメモリ23からFPGA25aのコンフィギュレーションデータを図示しないメモリから読み出し、パラレルバス26を介してFPGA25aのコンフィギュレーションを行い(ステップS202)、さらにFPGA25a、CPLD25b、25c、25dのレジスタ設定データをフラッシュメモリ23から読み出し、初期設定用バス24を介してFPGA25a、CPLD25b、25c、25dのレジスタ設定を行う(ステップS203)。なお、ステップS202とステップS203は、順序が逆でもよい。すなわち、レジスタ設定を先に行い、コンフィギュレーションを後でおこなってもよい。
図3に示す動作、及び図4に示す動作は並行して行われる。図5に、本実施の形態の超音波診断装置における初期化動作のタイムチャートを示す。時刻t0で超音波診断装置の電源が投入されると、ホストCPU12が起動され、時刻t3までホストCPU自身の初期設定を行う(時間T0)。また、同時に設定用PLD27は、時刻t0から時刻t1までFPGA25aのコンフィギュレーションを行う(時間T1)。次いで、時刻t2までプログラマブルデバイスのレジスタ設定を行う(時間T2)。
図5に示すように、T0>T1+T2である場合、超音波診断装置の電源が投入された後T0経過後、初期化が終了する。LSI集合基板21A〜21Eに搭載されたプログラマブルデバイスの数が多く、T0<T1+T2である場合でも、ホストCPU12自身の初期設定とプログラマブルデバイスの初期設定が並行して行われるので、超音波診断装置の初期化処理時間は従来のものより短縮でき、診断動作を早く開始できる。
本実施の形態の超音波診断装置の初期設定データは、読み書き可能な不揮発性記憶媒体であるフラッシュメモリ23に記憶されるので、超音波診断装置の動作中に初期設定データの変更が可能である。具体的には、本実施の形態の超音波診断装置の電源遮断時に、LSI集合基板21A〜21Eに搭載されたプログラマブルデバイスの設定データを取得し、フラッシュメモリ23を書き換える。
図6に、本発明の実施の形態の超音波診断装置におけるホストCPU12の、電源遮断時の終了処理の動作フローを示す。操作パネル14の操作等により、超音波診断装置の電源遮断が指示されると、ステップS301で、LSI集合基板21A〜21Eに搭載されたプログラマブルデバイスの設定データを読み込む。具体的には、ホストバス22を介してそれぞれのプログラマブルデバイスの設定データを読み込む。
次いで、ステップS302で、読み込んだ設定データをフラッシュメモリ23に書き込む。フラッシュメモリ23への書き込みは、ホストバス22を介して読み込んだ設定データを設定用PLD27に送り、設定用PLD27によって行う。そして、ステップS303で、超音波診断装置の電源を遮断する。
したがって、フラッシュメモリ23には超音波診断装置の電源遮断時の設定データが記憶されるので、初期設定用データを最適な状態に変更した場合等に、そのデータを利用して超音波診断装置を最適な状態で起動することができる。
なお、以上の説明における電源投入及び電源遮断は、プロセッサのいわゆるスリープ状態からの復帰、及びスリープ状態への移行を含む。スリープ状態のとき、LSI集合基板は電源供給がされていても遮断されていてもよい。
以上の説明では、超音波送受信制御部11が、5枚のLSI集合基板21A〜21Eを含むものとして説明したが、1枚のLSI集合基板からなるものでもよいし、さらに多くのLSI集合基板を有するものでもよい。また、初期設定用データを記憶するフラッシュメモリ23を全てのLSI集合基板21A〜21Eに設けたが、1つの基板又は一部の複数基板にのみ設けてもよい。この場合、フラッシュメモリ23が設けられていない基板の初期設定用PLD27は、ホストバス22を介してフラッシュメモリ23が設けられている基板の初期設定用PLD27から初期設定用データを取得する。
一部のLSI集合基板にフラッシュメモリ23を設けることにより、LSI集合基板の配置スペースの削減が可能となる。一方、全てのLSI集合基板にフラッシュメモリ23を設けると、初期設定データの転送をLSI基板間で行う必要がなくなり、初期化時間の短縮を図ることができる。特に、LSI集合基板及び超音波送受信制御部の規模が大きくなった場合に効果が大きい。
また、LSI集合基板21A〜21Eの初期設定用バス24として、シリアルバスを利用したがパラレルバスでもよい。パラレルバスを利用することにより、基板内の配置スペースが増加するものの、さらに設定時間の短縮が可能となる。
また、初期設定用PLD27とFPGA25aとは、パラレルバス26によって接続され、このパラレルバス26を介してコンフィギュレーションを行うものとしたが、パラレルバス26を省略して、初期設定用バス24を介してコンフィギュレーションデータを転送してもよい。このように専用のパラレルバス26を設けることにより、LSI集合基板への初期設定時間を短縮できるが、省略した場合は、LSI集合基板の配置スペースの削減が可能となる。
以上のように、本発明は、超音波診断装置全体の制御を行うプロセッサの初期設定と、LSI集合基板に搭載されたLSIの初期設定を並行して行うものであり、電源を投入してから診断可能な状態になるまでの初期設定時間を短縮できる超音波診断装置等として有用である。
11 超音波送受信制御部
12 ホストCPU
13 超音波プローブ
14 操作部
15 表示部
21 超音波制御LSI集合基板
22 ホストバス
23 フラッシュメモリ
24 初期設定用バス
25 プログラマブルデバイス超音波制御LSI群
25a コンフィギュレーションが必要なプログラマブルデバイスであるFPGA(フィールド・プログラマブル・ゲートアレイ)
26 パラレルバス
27 初期設定用PLD
28 SRAM
12 ホストCPU
13 超音波プローブ
14 操作部
15 表示部
21 超音波制御LSI集合基板
22 ホストバス
23 フラッシュメモリ
24 初期設定用バス
25 プログラマブルデバイス超音波制御LSI群
25a コンフィギュレーションが必要なプログラマブルデバイスであるFPGA(フィールド・プログラマブル・ゲートアレイ)
26 パラレルバス
27 初期設定用PLD
28 SRAM
Claims (10)
- 被検体からの超音波反射波を利用して、超音波画像データを生成する超音波診断装置であって、
前記被検体内に超音波を送信し前記被検体内で反射した超音波を受信する超音波プローブと、
前記超音波の送受信を制御するとともに、前記超音波画像データの生成処理を行う超音波送受信制御部と、
前記超音波画像データに基づく画像を表示する表示部と、
前記超音波送受信制御部の制御を含む超音波診断装置全体の制御を行うプロセッサと、を備え、
前記超音波送受信制御部は、複数のLSIが搭載された1又は複数のLSI集合基板を含み、
前記LSIは、読み書き可能な不揮発性記憶媒体に記憶された初期設定データに基づいて、当該LSI集合基板に搭載された前記複数のLSIの初期設定を行うためのLSIを含み、
前記初期設定を行うためのLSIは、超音波診断装置の電源投入時、前記プロセッサの初期設定と並行して、前記複数のLSIの初期設定を行う超音波診断装置。 - 請求項1記載の超音波診断装置であって、
前記LSIの初期設定は、前記LSIのレジスタ設定を含む超音波診断装置。 - 請求項1又は2記載の超音波診断装置であって、
前記LSIの初期設定は、前記LSIのコンフィギュレーションを含む超音波診断装置。 - 請求項1ないし3のいずれか1項記載の超音波診断装置であって、
前記LSI集合基板は、その少なくとも1つに前記不揮発性記憶媒体を搭載している超音波診断装置。 - 請求項4記載の超音波診断装置であって、
前記LSI集合基板は、搭載された前記LSIの前記初期設定データを記憶する前記不揮発性記憶媒体をそれぞれ搭載している超音波診断装置。 - 請求項4記載の超音波診断装置であって、
前記LSI集合基板のいずれか1つが、前記不揮発性記憶媒体を搭載している超音波診断装置。 - 請求項1ないし6のいずれか1項記載の超音波診断装置であって、
前記プロセッサは、超音波診断装置の電源遮断に際して、前記LSIの設定データを取得し、前記不揮発性記憶媒体に前記初期設定データとして記憶する超音波診断装置。 - 請求項1ないし7のいずれか1項記載の超音波診断装置であって、
前記LSI集合基板は、前記初期設定を行うためのLSIと他のLSIとを接続するシリアルバスを備え、
前記不揮発性記憶媒体に記憶された前記初期設定データは、前記シリアルバスを介して前記他のLSIに伝送される超音波診断装置。 - 請求項1ないし7のいずれか1項記載の超音波診断装置であって、
前記LSI集合基板は、前記初期設定を行うためのLSIと他のLSIとを接続するパラレルバスを備え、
前記不揮発性記憶媒体に記憶された前記初期設定データは、前記パラレルバスを介して前記他のLSIに伝送される超音波診断装置。 - 請求項1ないし7のいずれか1項記載の超音波診断装置であって、
前記LSIは、コンフィギュレーションを必要とするLSIを含み、
前記LSI集合基板は、前記初期設定を行うためのLSIと前記コンフィギュレーションを必要とするLSIとを接続する専用バスを備え、
前記不揮発性記憶媒体に記憶されたコンフィギュレーションデータは、前記専用バスを介して前記コンフィギュレーションを必要とするLSIに伝送される超音波診断装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006016631A JP2007195683A (ja) | 2006-01-25 | 2006-01-25 | 超音波診断装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006016631A JP2007195683A (ja) | 2006-01-25 | 2006-01-25 | 超音波診断装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007195683A true JP2007195683A (ja) | 2007-08-09 |
Family
ID=38450881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006016631A Withdrawn JP2007195683A (ja) | 2006-01-25 | 2006-01-25 | 超音波診断装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007195683A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101799455A (zh) * | 2010-03-01 | 2010-08-11 | 李文强 | 四通道双参数超声采集卡 |
CN101545888B (zh) * | 2008-03-28 | 2011-05-11 | 鞍山长风无损检测设备有限公司 | 分布式多通道超声探伤*** |
JP2011175592A (ja) * | 2010-02-25 | 2011-09-08 | Sanyo Electric Co Ltd | 電子機器および電子機器の起動方法 |
KR101189907B1 (ko) | 2010-07-29 | 2012-10-15 | 한국수력원자력 주식회사 | 다채널, 고속, 아날로그/디지털 변환 데이터의 버퍼링과 전송이 가능한 자동초음파 디지털 보드 |
US11759182B2 (en) | 2017-06-23 | 2023-09-19 | Canon Medical Systems Corporation | Ultrasound diagnostic apparatus and method of reducing power consumption |
-
2006
- 2006-01-25 JP JP2006016631A patent/JP2007195683A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101545888B (zh) * | 2008-03-28 | 2011-05-11 | 鞍山长风无损检测设备有限公司 | 分布式多通道超声探伤*** |
JP2011175592A (ja) * | 2010-02-25 | 2011-09-08 | Sanyo Electric Co Ltd | 電子機器および電子機器の起動方法 |
CN101799455A (zh) * | 2010-03-01 | 2010-08-11 | 李文强 | 四通道双参数超声采集卡 |
KR101189907B1 (ko) | 2010-07-29 | 2012-10-15 | 한국수력원자력 주식회사 | 다채널, 고속, 아날로그/디지털 변환 데이터의 버퍼링과 전송이 가능한 자동초음파 디지털 보드 |
US11759182B2 (en) | 2017-06-23 | 2023-09-19 | Canon Medical Systems Corporation | Ultrasound diagnostic apparatus and method of reducing power consumption |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI425348B (zh) | 使用保持輸入/輸出裝置之系統單晶片嵌入睡眠模式 | |
TWI331274B (ja) | ||
US20080052700A1 (en) | USB interface control panel on-line update method | |
JP2007195683A (ja) | 超音波診断装置 | |
JP2009151242A (ja) | 情報処理装置および表示制御方法 | |
KR102320386B1 (ko) | 화상 형성 장치 및 화상 형성 장치의 전력 제어 방법 | |
JP2009520248A (ja) | フラッシュメモリのオペレーションをモニターするためのデバイスおよび方法 | |
US7174397B2 (en) | Information processing apparatus that displays image data | |
US8711162B2 (en) | Arbitration circuit to arbitrate conflict between read/write command and scan command and display driver integrated circuit having the same | |
TW200629207A (en) | Liquid crystal display and driving method thereof | |
JP4910119B2 (ja) | 測定装置の制御方法 | |
TWI467433B (zh) | 適用於矩陣掃描裝置的驅動系統 | |
JP5440613B2 (ja) | 電源制御装置および電源制御方法 | |
JP4885798B2 (ja) | 情報処理装置及び画像処理装置 | |
JP4631385B2 (ja) | コントローラ、画像形成装置、及び電源制御方法 | |
JP2008111921A (ja) | 表示制御用半導体集積回路 | |
JP2008262648A (ja) | 半導体集積回路装置 | |
JP2001337789A (ja) | ディスクサブシステム | |
JP2009128603A (ja) | 表示駆動回路 | |
JP2019200660A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP2009207014A (ja) | 画像処理装置 | |
KR0136355B1 (ko) | 데이타처리시스템의 개발방법 및 데이타처리용 반도체집적회로 | |
JP5793986B2 (ja) | 画像形成装置および情報処理装置 | |
JP2014048865A (ja) | 情報処理装置、および画像処理装置 | |
JP2008059522A (ja) | 情報処理装置、情報処理モジュール、制御方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090407 |