JP4179190B2 - ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法 - Google Patents

ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法 Download PDF

Info

Publication number
JP4179190B2
JP4179190B2 JP2004062150A JP2004062150A JP4179190B2 JP 4179190 B2 JP4179190 B2 JP 4179190B2 JP 2004062150 A JP2004062150 A JP 2004062150A JP 2004062150 A JP2004062150 A JP 2004062150A JP 4179190 B2 JP4179190 B2 JP 4179190B2
Authority
JP
Japan
Prior art keywords
test
chip microcomputer
supplied
circuit
data bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004062150A
Other languages
English (en)
Other versions
JP2005249661A (ja
Inventor
明隆 村田
聖 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004062150A priority Critical patent/JP4179190B2/ja
Priority to US11/059,667 priority patent/US7802141B2/en
Publication of JP2005249661A publication Critical patent/JP2005249661A/ja
Application granted granted Critical
Publication of JP4179190B2 publication Critical patent/JP4179190B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

本発明は、ワンチップマイクロコンピュータについて行う過電圧印加試験に関するものである。
過電圧印加試験の一種であるバーンインテストは、マイクロコンピュータのような半導体装置を製造した場合、出荷前に、通常の使用状態よりも高温となる環境下において、回路に通常よりも高い電源電圧を印加した状態で所定時間動作を行なわせ、その過程によって故障が発生した製品を除去することで(スクリーニング)、フィールドにおける初期故障率を減少させることを目的とするものである。
例えば、特許文献1には、半導体装置としてのチップがウエハ上に形成された状態で各チップ毎にプロービング(針合わせ)を行い、高電圧を印加してバーンインテストを実施する技術が開示されている。斯様な方式では、チップ上の微小な電極にプロービングする必要があるため操作性が悪く、ウエハプローバやその他の治具等に精度が要求されることから設備費が非常に高い。
また、プロービングは、所定の本数以上になるとプローブの圧力が確保できなくなるため、一度に処理できるチップの数は限定されてしまう。そして、バーンインテストにはある程度の時間が必要であるから、例えば、モノリシックICについて実施しているようなバーンインテストボードを使用する場合に比較すると手間がかかり、スループットが悪いという問題があった。
特開平9−17832号公報
本発明は上記事情に鑑みてなされたものであり、その目的は、過電圧印加試験をより簡単に実施することができるワンチップマイクロコンピュータ、及びワンチップマイクロコンピュータの過電圧印加試験方法を提供することにある。
請求項1記載のワンチップマイクロコンピュータによれば、同一のチップ上に昇圧回路を搭載するので、マイコン単体でも、外部より供給される電源電圧を昇圧し、その昇圧電圧を用いて過電圧印加試験を簡単に実施することができる。従って、従来のように治具を用いてチップ毎にプロービングを行う必要がなく、過電圧印加試験に要するコストと時間とを大幅に削減することが可能となる。
そして、過電圧印加試験を行う場合は、昇圧回路によって生成された昇圧電圧を最も電圧が高い電源が供給されて動作する特定の回路部に供給するように電源切換え手段が切換えを行い、その他の回路部には、電圧が1段階高い電源を供給するように同手段が切換えを行う。従って、異なる電圧で動作する回路部を備えている場合でも、過電圧印加試験を効率的に行うことができる。
請求項記載のワンチップマイクロコンピュータによれば、昇圧回路を過電圧印加試験が実行される場合にだけ動作するように構成するので、昇圧回路を設けたことによる消費電力の増加を極力抑制することができる。
請求項記載のワンチップマイクロコンピュータによれば、CPUが試験プログラムを実行して過電圧印加試験を実行するので、試験の実行とその結果の判定についてもマイコン単体で行うことができる。
請求項記載のワンチップマイクロコンピュータによれば、CPUは、試験プログラムを実行すると、所定時間が経過する毎にデータバスにテスト信号を出力し、そのテスト信号が与えられた回路部が出力する応答信号の適否を判定するので、過電圧印加試験を実行している間において、回路機能の良否を随時確認することができる。
(第1実施例)
以下、本発明の第1実施例について図1及び図2を参照して説明する。図1は、ワンチップマイクロコンピュータ(マイコン)1の構成を、本発明の要旨に係る部分のみ示すものである。マイコン1は、3.3Vの電源電圧で動作する3.3V系回路部2と、5Vの電源電圧で動作する5V系回路部3とを備えている。3.3V系回路部2は、例えばマイコン1の内部処理を行う部分に対応し、5V系回路部3は、例えばマイコン1の外部に接続される図示しない周辺回路との間で信号を入出力するための、外部信号インターフェイス部分に対応している。
また、マイコン1は、昇圧回路4をチップ上に搭載している。昇圧回路4は、マイコン1の外部に接続される電源ICにより供給される5Vの電源電圧を6〜7Vに昇圧するように構成されている。そして、5Vの電源は、スイッチ(電源切換え手段)5を介して5V系回路部3に供給されるようになっており、昇圧回路4によって昇圧された電圧は、スイッチ(電源切換え手段)6を介して5V系回路部3に供給されるようになっている。また、3.3Vの電源は、スイッチ(電源切換え手段)7を介して3.3V系回路部2に供給されるようになっており、5Vの電源もスイッチ(電源切換え手段)8を介して5V系回路部3に供給されるようになっている。
これらのスイッチ5〜8の切換えは、マイコン1の外部端子TESTをテストモードに対応するレベルに設定することで行われる。即ち、通常モードではスイッチ5,8側がオンとなり、テストモードではスイッチ6,7側がオンとなる。また、昇圧回路4は、前記外部端子をテストモードレベルに設定した場合に昇圧動作を行うようになっている。即ち、テストモードでは、3.3V系回路部2には5V電源が供給され、5V系回路部3には昇圧回路4の昇圧電圧が供給される。
次に、本実施例の作用について説明する。マイコン1を通常動作させる場合は、外部端子TESTのレベルが例えばロウになるように設定しておく。すると、スイッチ5,8が閉じて、5V系回路部3には5V電源が供給され、3.3V系回路部2には3.3V電源が供給される
そして、バーインテストを実施する場合(テストモード)には、外部端子TESTのレベルがハイになるように設定する。すると、スイッチ6,7が閉じて図1に示す接続形態となり、3.3V系回路部2には5V電源が供給され、5V系回路部3には昇圧回路4の昇圧電圧が供給される
上述したように電源系を設定することで、マイコン1の3.3V系回路部2及び5V系回路部3は、通常の動作状態より高い電源電圧が供給される状態となる。そして、マイコン1を高温槽中で高温環境下(例えば、125℃)に晒し、入力端子INにテスト用の信号出力装置(図示せず)を接続し、所定時間が経過する毎にマイコン1に信号を入力することでダイナミックバーンインテストを行う。テスト時間は、例えば20時間とする。
以上のように本実施例によれば、マイコン1のチップ上に昇圧回路4を搭載したので、マイコン1単体でも、外部より供給される5V電源電圧を昇圧してバーンインテストを実施することができる。従って、従来のように治具を用いてチップ毎にプロービングを行う必要がなく、バーンインテストに要するコストと時間とを大幅に削減することが可能となる。
そして、テストモードにおいては、3.3V系回路部2には5V電源を供給するように切換え、5V系回路部3には昇圧回路4の昇圧電圧を供給するように切換えるので、異なる電圧で動作する3.3V系回路部2,5V系回路部3を備えている場合でも、各回路部3,5に対応して夫々昇圧回路を設ける必要がなく、バーンインテストを低コストで効率的に実施することができる。更に、昇圧回路4を、バーンインテストが実施される場合にだけ動作するように構成したので、昇圧回路4を設けたことによる消費電力の増加を極力抑制することができる。
(第2実施例)
及び図は本発明の第2実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第2実施例では、マイコンにモニタバーンインテストを実施するための自己判定プログラムが搭載されており、マイコンのオンチップCPUがその自己判定プログラムを実行するように構成されている。
は、ワンチップマイクロコンピュータ21の構成を示すものである。尚、電源系の構成については第1実施例のマイコン1と全く同様であるから図示を省略する。マイコン21は、3.3V系回路部22の一部として、CPU23及びメモリ(記憶部)24を備えている。そのメモリ24には、自己判定プログラム(試験プログラム)25が記憶されている。
外部との入出力インターフェイスである5V系回路部26には、外部からの入力信号がマルチプレクサ(MPX,データバス切換え手段)27を介して与えられており、5V系回路部26はその入力信号を電圧変換して3.3V系回路部22に出力する。一方、3.3V系回路部22より出力された信号は、5V系回路部26において電圧変換されると、デマルチプレクサ(DPX,データバス切換え手段)27を介して外部に出力されるようになっている。そして、MPX27のもう一方の入力端子と、DPX28のもう一方の出力端子とは、CPU23のテスト用データバスに接続されている。ここで、「テスト用データバス」とは汎用データバスの一部であって、テスト時にのみ使用されるパス部分を「テスト用」と称している。
MPX27,DPX28の選択切換えは、マイコン21の外部端子TESTのレベル設定で行うようになっている。例えば、端子TESTがロウレベルに設定される通常モードでは、MPX27,DPX28は夫々外部入力端子IN,外部出力端子OUTを選択し、端子TESTがハイレベルに設定されるテストモードでは、MPX27,DPX28は何れもCPU22のテスト用データバスを選択する。また、CPU23は、テストモードが設定された場合に、メモリ24より自己判定プログラム25を読み出して実行するようになっている。
次に、第2実施例の作用について図も参照して説明する。図は、CPU23によって実行される自己判定プログラム25の処理内容、即ち、モニタバーンインテストの実施内容を示すものである。尚、第1実施例と同様に、テストモードの設定時には、3.3V系回路部22には5V電源が供給され、5V系回路部26には昇圧回路4(図では図示せず)の昇圧電圧が供給される。また、テスト時の環境温度設定やテスト実施時間も第1実施例と同様となっている。
CPU23は、所定時間が経過すると(ステップS1,「YES」)、MPX27を介して、テスト対象として選択した3.3V系回路部22に属する何れかの周辺回路に対してテスト信号を出力する(ステップS2)。そして、出力したテスト信号に対し、前記周辺回路が応答した信号(例えば、入力データ値に対して所定の論理演算を行なった結果など)をDPX28を介して読取ると(ステップS3)、その応答信号のデータ値が期待値に一致しているか否かを判断する(ステップS4)。
ステップS4において両者が一致している場合(「YES」)、CPU23は、判定結果「OK」をメモリ24に書き込んで記憶させ(ステップS5)、両者が不一致の場合は(「NO」)、判定結果「NG」をメモリ24に書き込んで記憶させる(ステップS6)。それから、設定されたテスト実施時間が経過したか否かを判断し(ステップS7)、経過していなければ(「NO」)ステップS1に戻り、経過していれば(「YES」)処理を終了する。
従って、所定時間毎のテスト結果はメモリ24に随時書き込まれて記憶されているので、バーンインテストが終了した時点で、マイコン1のシリアル通信機能などを利用してメモリ24の内容をダンプすれば、バーンインテストの実施結果がトータルでOK,NGの何れであったかを確認することができる。即ち、全てが「OK」であれば実施結果はOKであり、1つでも「NG」が存在すれば、実施結果はNGとなる。
以上のように第2実施例によれば、マイコン21のオンチップCPU23は、テストモードに設定されると、メモリ24より自己判定プログラム25読み出して実行するので、バーンインテストの実施とその結果の判定についてもマイコン21単体で行うことができる。具体的には、CPU23は、所定時間が経過する毎に外部入力端子INに接続されているデータバスにテスト信号を出力し、そのテスト信号が与えられた3.3V系回路部23に属する何れかの回路により出力される応答信号の適否を判定するので、バーンインテストを実施している間において、回路機能の良否を随時確認することができる。
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
マイコンの電源系は、5V,3.3V何れかの単一であっても良い(電源電圧が一例であることは言うまでもない)。また、3つ以上の電源系があっても良く、その場合には、電源電圧が低いものから順次電圧が1段階高いものに切換えて、電圧が最も高いものには昇圧回路によって生成された昇圧電圧を供給するように切換えを行えば良い。
更に、複数の電源系が存在する場合でも、各電源系に対応して昇圧回路を個別に設けても良い。そのように構成した場合には、各回路部について最適な過電圧を夫々設定することができる
昇圧回路は、マイコンに電源が投入されている場合は常に動作する構成であっても良い。また、昇圧回路4、適当な過電圧を設定できるものであればどのような構成であっても良い。
スイッチ5,6及びスイッチ7,8は、夫々1つの切換えスイッチで構成しても良い。
ダイナミックバーンインテストに限ることなく、スタティックバーンインテストを行っても良い。
第2実施例において、CPU23が自己判定プログラムを実行した場合に、初期処理においてコントロールレジスタに書込みを行うことで、MPX27,DPX28の切換え制御を行うように構成しても良い。
また、モニタバーンインテストの実施形態は、第2実施例に示したものに限ることなく、マイコンの機能が正常か否かを確認できるものであればどのような態様で実施しても良い。例えば、マイコンに測定回路を接続して、スタンバイリーク電流値を測定したり、IDDQ(静止状態電源電流)を測定しても良い。
本発明の第1実施例であり、ワンチップマイクロコンピュータの構成を本発明の要旨に係る部分のみ示す 本発明の第2実施例を示す図1相当図 オンチップCPUによって実行される自己判定プログラムの処理内容を示すフローチャート
符号の説明
図面中、1はワンチップマイクロコンピュータ、2は3.3V系回路部、3は5V系回路部、4は昇圧回路、5〜8はスイッチ(電源切換え手段)、21はワンチップマイクロコンピュータ、22は3.3V系回路部、23はCPU、24はメモリ(記憶部)、25は自己判定プログラム(試験プログラム)、26は5V系回路部、27はマルチプレクサ(データバス切換え手段)、28はデマルチプレクサ(データバス切換え手段)を示す。

Claims (6)

  1. 外部より供給される電源電圧を昇圧する昇圧回路を同一のチップ上に搭載し、
    前記昇圧電圧を用いた過電圧印加試験の実行が可能となるように構成され、
    夫々電圧が異なる複数の電源入力端子と、
    前記複数の電源入力端子を介して夫々の電源が供給されて動作する複数の回路部と、
    前記昇圧回路によって生成された昇圧電圧を、前記複数の回路部の内、最も電圧が高い電源が供給されて動作する特定の回路部に供給するように切換えると共に、前記特定の回路部を除く回路部には、電圧が1段階高い電源を供給するように切換える電源切換え手段とを備えてなることを特徴とするワンチップマイクロコンピュータ。
  2. 前記昇圧回路は、前記過電圧印加試験が実行される場合にだけ動作するように構成されていることを特徴とする請求項1記載のワンチップマイクロコンピュータ。
  3. 前記過電圧印加試験を実行し、その実行結果を判定するための試験プログラムが記憶される記憶部と、
    この記憶部より前記試験プログラムを読み出して実行するCPUとを備えることを特徴とする請求項1又は2記載のワンチップマイクロコンピュータ。
  4. 外部信号入力端子に接続されているデータバスと、外部信号出力端子に接続されているデータバスとを、前記CPUのデータバスに接続するように切換えるデータバス切換え手段を備え、
    前記CPUは、前記試験プログラムを実行することで、所定時間が経過する毎にデータバスにテスト信号を出力し、前記テスト信号が与えられた回路部が出力する応答信号の適否を判定することを特徴とする請求項3記載のワンチップマイクロコンピュータ。
  5. 外部より供給される電源電圧を昇圧する昇圧回路を同一のチップ上に搭載して構成されると共に、夫々電圧が異なる複数の電源入力端子と、前記複数の電源入力端子を介して夫々の電源が供給されて動作する複数の回路部とを備えるワンチップマイクロコンピュータについて行う過電圧印加試験方法において、
    前記昇圧回路によって生成された昇圧電圧を、前記複数の回路部の内、最も電圧が高い電源が供給されて動作する特定の回路部に供給するように切換えると共に、
    前記特定の回路部を除く回路部には、電圧が1段階高い電源を供給するように切換えて過電圧印加試験を行うことを特徴とするワンチップマイクロコンピュータの過電圧印加試験方法
  6. 外部信号入力端子に接続されているデータバスと、外部信号出力端子に接続されているデータバスとを、CPUのデータバスに接続するように切換え、
    前記CPUは、所定時間が経過する毎にデータバスにテスト信号を出力し、前記テスト信号が与えられた回路部が出力する応答信号の適否を判定することを特徴とする請求項5記載のワンチップマイクロコンピュータの過電圧印加試験方法。
JP2004062150A 2004-03-05 2004-03-05 ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法 Expired - Fee Related JP4179190B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004062150A JP4179190B2 (ja) 2004-03-05 2004-03-05 ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法
US11/059,667 US7802141B2 (en) 2004-03-05 2005-02-17 Semiconductor device having one-chip microcomputer and over-voltage application testing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004062150A JP4179190B2 (ja) 2004-03-05 2004-03-05 ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法

Publications (2)

Publication Number Publication Date
JP2005249661A JP2005249661A (ja) 2005-09-15
JP4179190B2 true JP4179190B2 (ja) 2008-11-12

Family

ID=35030260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004062150A Expired - Fee Related JP4179190B2 (ja) 2004-03-05 2004-03-05 ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法

Country Status (1)

Country Link
JP (1) JP4179190B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007213706A (ja) 2006-02-09 2007-08-23 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
JP2005249661A (ja) 2005-09-15

Similar Documents

Publication Publication Date Title
US7584390B2 (en) Method and system for alternating between programs for execution by cells of an integrated circuit
US7249301B2 (en) Semiconductor circuit and method for testing, monitoring and application-near setting of a semiconductor circuit
JP2010123159A (ja) 半導体集積回路
KR20110132073A (ko) 칩 및 칩 테스트 시스템
US8174278B2 (en) Test board and test system
JP2001027958A (ja) 1チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたicカード
US11808807B2 (en) Semiconductor integrated circuit device and inspection method for semiconductor integrated circuit device
JP4179190B2 (ja) ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法
US20070024314A1 (en) Test system and single-chip tester capable of testing a plurality of chips simultaneously
JP2018190751A (ja) 半導体装置および半導体装置のテスト方法
JPH04238279A (ja) Lsiテスト方法
US10310007B2 (en) Semiconductor apparatus and system
US7802141B2 (en) Semiconductor device having one-chip microcomputer and over-voltage application testing method
US7409609B2 (en) Integrated circuit with a control input that can be disabled
JP2007188931A (ja) 半導体装置
JP3198997B2 (ja) マイクロコンピュータ及びそのバーンインテスト方法
US11068369B2 (en) Computer device and testing method for basic input/output system
JP2007335809A (ja) 半導体装置及び半導体装置の動作制御方法
JP4690731B2 (ja) 半導体装置とそのテスト装置及びテスト方法。
KR100929867B1 (ko) 모니터 번인 시스템
US6765403B2 (en) Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time
JP3603045B2 (ja) 半導体記憶装置およびその検査治具並びに検査方法
JP2009053130A (ja) 半導体装置
JP2877505B2 (ja) Lsi実装ボード及びデータ処理装置
JP2007178345A (ja) 半導体集積回路、および、半導体集積回路のテストシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees