JP4179190B2 - ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法 - Google Patents
ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法 Download PDFInfo
- Publication number
- JP4179190B2 JP4179190B2 JP2004062150A JP2004062150A JP4179190B2 JP 4179190 B2 JP4179190 B2 JP 4179190B2 JP 2004062150 A JP2004062150 A JP 2004062150A JP 2004062150 A JP2004062150 A JP 2004062150A JP 4179190 B2 JP4179190 B2 JP 4179190B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- chip microcomputer
- supplied
- circuit
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
請求項3記載のワンチップマイクロコンピュータによれば、CPUが試験プログラムを実行して過電圧印加試験を実行するので、試験の実行とその結果の判定についてもマイコン単体で行うことができる。
以下、本発明の第1実施例について図1及び図2を参照して説明する。図1は、ワンチップマイクロコンピュータ(マイコン)1の構成を、本発明の要旨に係る部分のみ示すものである。マイコン1は、3.3Vの電源電圧で動作する3.3V系回路部2と、5Vの電源電圧で動作する5V系回路部3とを備えている。3.3V系回路部2は、例えばマイコン1の内部処理を行う部分に対応し、5V系回路部3は、例えばマイコン1の外部に接続される図示しない周辺回路との間で信号を入出力するための、外部信号インターフェイス部分に対応している。
図2及び図3は本発明の第2実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第2実施例では、マイコンにモニタバーンインテストを実施するための自己判定プログラムが搭載されており、マイコンのオンチップCPUがその自己判定プログラムを実行するように構成されている。
マイコンの電源系は、5V,3.3V何れかの単一であっても良い(電源電圧が一例であることは言うまでもない)。また、3つ以上の電源系があっても良く、その場合には、電源電圧が低いものから順次電圧が1段階高いものに切換えて、電圧が最も高いものには昇圧回路によって生成された昇圧電圧を供給するように切換えを行えば良い。
ダイナミックバーンインテストに限ることなく、スタティックバーンインテストを行っても良い。
第2実施例において、CPU23が自己判定プログラムを実行した場合に、初期処理においてコントロールレジスタに書込みを行うことで、MPX27,DPX28の切換え制御を行うように構成しても良い。
Claims (6)
- 外部より供給される電源電圧を昇圧する昇圧回路を同一のチップ上に搭載し、
前記昇圧電圧を用いた過電圧印加試験の実行が可能となるように構成され、
夫々電圧が異なる複数の電源入力端子と、
前記複数の電源入力端子を介して夫々の電源が供給されて動作する複数の回路部と、
前記昇圧回路によって生成された昇圧電圧を、前記複数の回路部の内、最も電圧が高い電源が供給されて動作する特定の回路部に供給するように切換えると共に、前記特定の回路部を除く回路部には、電圧が1段階高い電源を供給するように切換える電源切換え手段とを備えてなることを特徴とするワンチップマイクロコンピュータ。 - 前記昇圧回路は、前記過電圧印加試験が実行される場合にだけ動作するように構成されていることを特徴とする請求項1記載のワンチップマイクロコンピュータ。
- 前記過電圧印加試験を実行し、その実行結果を判定するための試験プログラムが記憶される記憶部と、
この記憶部より前記試験プログラムを読み出して実行するCPUとを備えることを特徴とする請求項1又は2記載のワンチップマイクロコンピュータ。 - 外部信号入力端子に接続されているデータバスと、外部信号出力端子に接続されているデータバスとを、前記CPUのデータバスに接続するように切換えるデータバス切換え手段を備え、
前記CPUは、前記試験プログラムを実行することで、所定時間が経過する毎にデータバスにテスト信号を出力し、前記テスト信号が与えられた回路部が出力する応答信号の適否を判定することを特徴とする請求項3記載のワンチップマイクロコンピュータ。 - 外部より供給される電源電圧を昇圧する昇圧回路を同一のチップ上に搭載して構成されると共に、夫々電圧が異なる複数の電源入力端子と、前記複数の電源入力端子を介して夫々の電源が供給されて動作する複数の回路部とを備えるワンチップマイクロコンピュータについて行う過電圧印加試験方法において、
前記昇圧回路によって生成された昇圧電圧を、前記複数の回路部の内、最も電圧が高い電源が供給されて動作する特定の回路部に供給するように切換えると共に、
前記特定の回路部を除く回路部には、電圧が1段階高い電源を供給するように切換えて過電圧印加試験を行うことを特徴とするワンチップマイクロコンピュータの過電圧印加試験方法。 - 外部信号入力端子に接続されているデータバスと、外部信号出力端子に接続されているデータバスとを、CPUのデータバスに接続するように切換え、
前記CPUは、所定時間が経過する毎にデータバスにテスト信号を出力し、前記テスト信号が与えられた回路部が出力する応答信号の適否を判定することを特徴とする請求項5記載のワンチップマイクロコンピュータの過電圧印加試験方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004062150A JP4179190B2 (ja) | 2004-03-05 | 2004-03-05 | ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法 |
US11/059,667 US7802141B2 (en) | 2004-03-05 | 2005-02-17 | Semiconductor device having one-chip microcomputer and over-voltage application testing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004062150A JP4179190B2 (ja) | 2004-03-05 | 2004-03-05 | ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005249661A JP2005249661A (ja) | 2005-09-15 |
JP4179190B2 true JP4179190B2 (ja) | 2008-11-12 |
Family
ID=35030260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004062150A Expired - Fee Related JP4179190B2 (ja) | 2004-03-05 | 2004-03-05 | ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4179190B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007213706A (ja) | 2006-02-09 | 2007-08-23 | Renesas Technology Corp | 半導体装置 |
-
2004
- 2004-03-05 JP JP2004062150A patent/JP4179190B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005249661A (ja) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7584390B2 (en) | Method and system for alternating between programs for execution by cells of an integrated circuit | |
US7249301B2 (en) | Semiconductor circuit and method for testing, monitoring and application-near setting of a semiconductor circuit | |
JP2010123159A (ja) | 半導体集積回路 | |
KR20110132073A (ko) | 칩 및 칩 테스트 시스템 | |
US8174278B2 (en) | Test board and test system | |
JP2001027958A (ja) | 1チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたicカード | |
US11808807B2 (en) | Semiconductor integrated circuit device and inspection method for semiconductor integrated circuit device | |
JP4179190B2 (ja) | ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法 | |
US20070024314A1 (en) | Test system and single-chip tester capable of testing a plurality of chips simultaneously | |
JP2018190751A (ja) | 半導体装置および半導体装置のテスト方法 | |
JPH04238279A (ja) | Lsiテスト方法 | |
US10310007B2 (en) | Semiconductor apparatus and system | |
US7802141B2 (en) | Semiconductor device having one-chip microcomputer and over-voltage application testing method | |
US7409609B2 (en) | Integrated circuit with a control input that can be disabled | |
JP2007188931A (ja) | 半導体装置 | |
JP3198997B2 (ja) | マイクロコンピュータ及びそのバーンインテスト方法 | |
US11068369B2 (en) | Computer device and testing method for basic input/output system | |
JP2007335809A (ja) | 半導体装置及び半導体装置の動作制御方法 | |
JP4690731B2 (ja) | 半導体装置とそのテスト装置及びテスト方法。 | |
KR100929867B1 (ko) | 모니터 번인 시스템 | |
US6765403B2 (en) | Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time | |
JP3603045B2 (ja) | 半導体記憶装置およびその検査治具並びに検査方法 | |
JP2009053130A (ja) | 半導体装置 | |
JP2877505B2 (ja) | Lsi実装ボード及びデータ処理装置 | |
JP2007178345A (ja) | 半導体集積回路、および、半導体集積回路のテストシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |