JP5426093B2 - 半導体パッケージ及びこれを搭載するためのモジュールプリント回路基板 - Google Patents

半導体パッケージ及びこれを搭載するためのモジュールプリント回路基板 Download PDF

Info

Publication number
JP5426093B2
JP5426093B2 JP2007340931A JP2007340931A JP5426093B2 JP 5426093 B2 JP5426093 B2 JP 5426093B2 JP 2007340931 A JP2007340931 A JP 2007340931A JP 2007340931 A JP2007340931 A JP 2007340931A JP 5426093 B2 JP5426093 B2 JP 5426093B2
Authority
JP
Japan
Prior art keywords
region
circuit board
insulating film
opening
pad structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007340931A
Other languages
English (en)
Other versions
JP2008166823A (ja
Inventor
昌用 朴
光浩 千
東春 李
容玄 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008166823A publication Critical patent/JP2008166823A/ja
Application granted granted Critical
Publication of JP5426093B2 publication Critical patent/JP5426093B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体装置に関し、より詳細には、半導体パッケージ及びこれを搭載するためのモジュールプリント回路基板に関する。
近来の半導体製品は、マルチメディア化及びデジタル化の拡大に伴い、大容量、高速動作、多機能、小型化及び低消費電力への要求が次第に高まっている。それによって、微細ピッチ(fine pitch)及びハイピン(high pin)化が進行されており、半導体パッケージ(package)は、基板を使用するボールグリッドアレイ(BGA:Ball Grid Array)パッケージに転換される傾向である。BGAパッケージには、マイクロBGA(micro BGA)、ワイヤボンディングBGA(WBGA:Wire Bonding BGA)、ボードオンチップ(BOC:Board On Chip)などがある。
ボールアレイ(ball array)形態を有するパッケージは、外部リード(outer lead)を使用して基板と連結する代わりに、ソルダボール(solder ball)を基板に付着して製造され、一つのモジュールプリント回路基板に一般的に2〜32個のBGA製品が装着される。
図1は、従来の半導体パッケージを搭載するためのモジュールプリント回路基板を示す図である。
図1を参照すると、プリント回路基板10は、回路基板12に半導体パッケージが置されるマウント領域(mount region)14が形成されており、前記マウント領域14には、半導体パッケージと接続される複数のパッド20が形成されている。前記マウント領域14のパッド配列は、搭載される半導体パッケージによって多様に変形設計されることができる。例えば、図示されたように、マウント領域14の両側にパッドが一列に配列されることができ、中央に配列されたり、マトリックス形状でパッドが配列されることもできる。
プリント回路基板10だけでなく半導体パッケージにも、プリント回路基板10に配列されたパッド20に対応する位置にパッドが形成されている。半導体パッケージとプリント回路基板との接続のためのパッドは、SMD(Solder Mask Defined)構造とNSMD(Non Solder Mask Defined)構造とに区分できる。
図2A及び図2Bは、各々NSMD構造のパッドの平面図とそれのI−I’線断面図である。
図2A及び図2Bを参照すると、NSMD構造のパッド20は、回路基板12上に開口を有するように塗布されたPSR(Photo Solder Resist)22と前記開口内の回路基板12に形成された導電性パッド24とを含む。NSMD構造において、導電性パッド24の側壁は、PSR22の側壁から所定間隔Wa離隔して配置されることで、開口内に露出される。
NSMD構造のパッドは、導電性パッド24がPSR22から所定間隔Wa離隔しているため、熱的ストレス(thermal stress)に対する信頼度が高い反面、導電性パッド24の結合力が弱くて、物理的ストレスに対して弱いという短所がある。半導体パッケージが搭載されたモジュールプリント回路基板は、柔軟な材質で形成されるので、基板の曲がり(bending)及びツイスト(twist)により、NSMD構造のパッドにおいて、導電性パッドが分離されたり、パッドと接触した回路基板にクラックが発生する可能性がある。
図3A及び図3Bは、各々SMD構造のパッドの平面図とそれのII−II’線断面図である。
図3A及び図3Bを参照すると、SMD構造のパッドは、PSR32が塗布された回路基板12に導電性パッド34が形成されており、PSR32は導電性パッド34の一部分上に重なっている。導電性パッド34のエッジ部分の所定幅Wbと側壁とがPSR32で覆われているので、SMD構造のパッド30は、物理的ストレスに対する信頼度が高い反面、導電性パッド34とPSR32との接触面に熱的ストレスが集中され、信頼性が落ちるという短所がある。
本発明は、上述の問題点に鑑みてなされたもので、その目的は、半導体パッケージとモジュールプリント回路基板のストレスに対する信頼性を高めるために、物理的ストレス及び熱的ストレスに対する信頼性の優れたパッド構造を有する半導体パッケージ及びモジュールプリント回路基板を提供することにある。
上記目的を達成すべく、本発明の好ましい実施の形態による半導体パッケージは、半導体チップとモジュールプリント回路基板とを接続するパッケージ基板と、前記パッケージ基板の第1領域に形成された第1型パッド構造物と、前記パッケージ基板の第2領域に形成された第2型パッド構造物と、を含む。前記第1型パッド構造物は、前記パッケージ基板上に形成された第1導電性パッドと、前記パッケージ基板上に塗布され、前記第1導電性パッドの側壁の一部分が露出された第1開口を有し、前記第1導電性パッドの一部を覆う第1絶縁膜と、中心から伸びた複数のリードと、を含むことができる。
前記第2型パッド構造物は、前記パッケージ基板上に塗布され、第2開口を有する第2絶縁膜と、前記第2開口内の前記パッケージ基板上に形成され、側壁が露出された第2導電性パッドと、を含むことができる。
本発明の好ましい実施の形態によるモジュールプリント回路基板は、回路基板と、前記回路基板に形成され、半導体パッケージが置されるマウント領域と、前記マウント領域の第1領域に形成された第1型パッド構造物と、前記マウント領域の第2領域に形成された第2型パッド構造物が形成されている。
前記第1型パッド構造物は、前記回路基板上に形成された第1導電性パッドと、前記回路基板上に塗布され、前記第1導電性パッドの側壁の一部分が露出された第1開口を有し、前記第1導電性パッドの一部を覆う第1絶縁膜と、中心から伸びた複数のリードと、を含むことができる。
前記第2型パッド構造物は、前記回路基板上に塗布され、第2開口を有する第2絶縁膜と、前記第2開口内の前記回路基板上に形成され、側壁が露出された第2導電性パッドと、を含むことができ、前記第1絶縁膜は、前記リード上に重なり、前記第1開口に前記リードの間の側壁が露出され、前記第1絶縁膜下部で前記リードは互いに連結されている。
また、本発明の好ましい実施の形態によるモジュールプリント回路基板は、回路基板と、前記回路基板に形成され、半導体パッケージが置される複数のマウント領域と、前記複数のマウント領域のうち、平面視において最も外側に置されたマウント領域の第1領域に形成された第3型パッド構造物と、前記最も外側に置されたマウント領域の第2領域に形成された第2型パッド構造物と、を含み、前記第3型パッド構造物は、前記回路基板上に形成された第3導電性パッドと、前記回路基板上に塗布され、前記第3導電性パッドのエッジ上に重なった第3絶縁膜と、を含み、前記第2型パッド構造物は、前記回路基板上に塗布され、第2開口を有する第2絶縁膜と、前記第2開口内の前記回路基板上に形成され、側壁が露出された第2導電性パッドと、を含み、前記最も外側に置されたマウント領域の間の内側マウント領域の第1領域に形成された第1型パッド構造物を含み、前記第2型パッド構造物は、前記内側マウント領域の第2領域に形成され、前記第1型パッド構造物は、前記回路基板上に形成された第1導電性パッドと、前記回路基板上に塗布され、前記第1導電性パッドの側壁の一部分が露出された第1開口を有し、前記第1導電性パッドの一部を覆う第1絶縁膜と、中心から伸びた複数のリードと、を含み、前記第1絶縁膜は、前記リード上に重なり、前記第1開口により前記リードの間の側壁が露出され、前記第1絶縁膜下部で、前記リードは互いに連結されている。
本発明によれば、物理的ストレス及び熱的ストレスに対する信頼性の優れた構造を採択することで、半導体パッケージとモジュールプリント回路基板のストレスに対する信頼性を高めることができる。
また、物理的ストレスに弱い領域には、物理的ストレスに対する信頼性の優れた構造のパッドを形成し、熱的ストレスに弱い領域には、熱的ストレスに対する信頼性の優れた構造のパッドを形成することで、半導体パッケージが搭載されたモジュールプリント回路基板のストレスに対する信頼性を高めることができる。
以下、添付図面を参照して、本発明の実施形態及び参考例について説明する。しかしながら、本発明は、ここで説明される実施形態に限定されずに他の形態に具体化され得る。むしろ、ここで紹介される実施形態は、開示される内容が徹底且つ完全になるように、そして当業者に本発明の思想が十分に伝達されるように提供されるものである。図面において、層及び領域の厚さは、明確性のために誇張されている。尚、層が他の層または基板「上」にあると記載される場合、それは他の層または基板上に直接形成されるかまたはそれらの間に第3の層が介在され得る。明細書全体において、同じ参照符号で示す部分は、同じ構成要素を示す。
(参考例1)
図4は、後述する本発明の第1実施の形態及び参考例1〜3半導体パッケージ及びモジュールプリント回路基板のマウント領域を示す平面図である。
図4を参照すると、半導体パッケージ及びモジュールプリント回路基板のマウント領域は、基板50にパッドが形成された第1領域及び第2領域を含むことができる。前記第1領域は、少なくとも基板50の角領域50eを含み、前記第2領域は、少なくとも基板50の中央領域50cを含むことができる。前記第1領域に配列されたパッドは、第1型のパッド構造60(図5A参照)を有することができ、第2領域に配列されたパッドは、第2型のパッド構造20(図6参照)を有することができる。
前記角領域50eの間の側面領域50sは、場合によって第1領域になることもでき、第2領域になることもできる。前記基板50には、複数のパッドが配列され得る。前記パッドは、一方向にコラム形状で配列されるか、またはマトリックス形状で配列され得る。例えば、前記側面領域50sは、第2領域になり、第2型のパッド構造物20が前記側面領域50sに形成され得る。他の例として、前記側面領域50sは第1領域になり、第1型のパッド構造物60が形成され得る。本発明で、第1型のパッド構造物60は、少なくとも物理的ストレスに対する信頼性の優れた構造であり、第2型のパッド構造物20は、熱的ストレスに対する信頼性の優れた構造である。従って、物理的ストレスに弱い領域には、第1型のパッド構造物60が形成され、熱的ストレスに弱い領域には、第2型のパッド構造物20が形成される。
図5Aは、第1実施の形態による第1型のパッド構造物を示す平面図であり、図5Bは、図5AのIII-III’線断面図である。
図5A及び図5Bを参照すると、第1型のパッド構造物60は、基板50上に形成された絶縁膜62、導電性パッド64を含む。前記導電性パッド64は、円形の平面構造を有し得る。前記絶縁膜62は、前記導電性パッド64の一部分が露出された開口を有する。前記開口は、前記絶縁膜62の側壁62eにより境界が定義される。前記絶縁膜62は、前記導電性パッド64の一部分上に所定幅W3だけ重なり、所定領域Raで、前記導電性パッド64の側壁64eの一部分は前記絶縁膜の側壁62eから所定間隔W2だけ離隔して、前記開口内に露出される。
第1型のパッド構造物60は、SMD構造とNSMD構造が組み合わせられた構造である。即ち、前記導電性パッド64上に絶縁膜62が重なった部分はSMD構造に該当し、前記導電性パッド64の側壁が露出された部分はNSMD構造に該当し得る。従って、第1型のパッド構造物60は、導電性パッド64と絶縁膜62とが接触して、物理的ストレスに対する信頼性を有することができ、所定領域Raで前記導電性パッド64に側壁の一部分が露出され、前記絶縁膜62から離隔することで、この部分を介して熱的ストレスが緩和されて、ストレスに対する信頼性を有することもできる。
参考例1において、前記第2型のパッド構造物20は、熱的ストレスに対する信頼性の優れた従来のNSMD構造と同一である。即ち、図2A及び図2Bに図示されたように、導電性パッド24は、PSRのような絶縁膜22の開口内に形成されて、絶縁膜22から所定間隔Waだけ離隔する。
図6に示すように、参考例1の半導体パッケージは、基板50の少なくとも角領域50eに形成された第1型のパッド構造物60と他の領域に形成された第2型パッド構造物20とを含むことができる。
(参考例2)
図7Aは、本発明の参考例2となる第1型のパッド構造物を示す平面図であり、図7Bは、図7AのIV-IV’線断面図である。
図7A及び図7Bを参照すると、第1型のパッド構造物70は、パッケージ基板71上に形成された導電性パッド74と、前記パッケージ基板71上に形成されて導電性パッド74の一部分を覆う絶縁膜72を含むことができる。前記導電性パッド74は、銅及び前記銅上に形成されたニッケル及び金を含むことができる。前記導電性パッド74は、中心部74aと前記中心部74aを囲む周辺部74bとを含むことができる。前記周辺部74bは、前記中心部74aに比べて薄い厚さを有し得る。前記絶縁膜72は、前記周辺部74bの一部分に重なり、前記絶縁膜72の境界72eは、前記中心部74aの側壁74cから所定幅だけ離隔し、前記周辺部74bの側壁74eは、前記絶縁膜72に覆われる。
参考例2の第1型のパッド構造物70で、前記導電性パッド74が露出された開口は、図5A及び図5Bに図示されたように、導電性パッド74の側壁74eの一部分が露出された平面構造を有することができる。従って、前記周辺部74bの側壁74eの一部分は、前記絶縁膜72で覆われ、他の一部分は前記絶縁膜72から所定間隔だけ離隔して、開口内に露出され得る。
(参考例3)
8は、本発明の参考例3となる第1型のパッド構造物を示す平面図である。
図8を参照すると、参考例3の第1型のパッド構造物80は、基板上に形成された導電性パッド84と前記導電性パッド84の一部分を覆う絶縁膜82とを含む。前記導電性パッド84は、中心から外部に伸びた複数のリード84aを含む。前記導電性パッド84の側壁84eの一部分は、前記絶縁膜82の境界82eから離隔して、前記絶縁膜82により定義された開口内に露出され得る。前記絶縁膜82は、前記リード84aの端部に重なり、前記リード84aの端部で、前記導電性パッド84の側壁84eは前記絶縁膜82に接触する。
(第1実施の形態)
図9は、本発明の第1実施の形態による第1型のパッド構造物を示す平面図である。
図9を参照すると、第実施の形態による第1型のパッド構造物90は、前記参考例3による第1型のパッド構造物80と同様に、中央から外部に伸びた複数のリード94aを有する導電性パッド94を含む。基板上に塗布された絶縁膜92は、前記リード94aの端部と重なり、前記導電性パッド94から所定間隔離隔した境界92eを有する。前記絶縁膜92の境界92eは開口を定義し、前記開口内に前記導電性パッド94の側壁の一部が露出される。
第1実施の形態は、前記絶縁膜92下部の前記リード94aの端部が連結されたことを特徴とする。
図10を参照して後述するように、本発明の好ましい実施の形態によるモジュールプリント回路基板100は、複数のマウント領域104c、104eを含むことができ、前記モジュールプリント回路基板100のマウント領域104c、104eは、全て前記第1領域及び第2領域に区分でき、各々の第1領域には、参考例1〜3及び第1実施の形態の第1型のパッド構造物60−90のうち何れか一つが形成され、各々の第2領域には、第2型のパッド構造物20が形成されることができる。しかし、モジュールプリント回路基板100に形成されたマウント領域104c、104eの位置によって、形成されるパッド108a−108cの構造が異なり得る。
図10は、本発明の第1実施の形態及び参考例1〜3によるモジュールプリント回路基板を示す図である。
図10を参照すると、モジュールプリント回路基板100は、回路基板102と前記回路基板102に形成されて半導体パッケージが置される複数のマウント領域104c、104eとを含む。前記マウント領域104c、104eは、各々前記第1型のパッド構造物60−90のうち何れか一つが形成される第1領域と前記第2型のパッド構造物20が形成される第2領域とに区分できる。内側マウント領域104cに比べて回路基板102のエッジに位置する最外郭マウント領域104e(複数のマウント領域のうち、平面視において最も外側に置されたマウント領域)は、回路基板102の曲がりまたはツイストによる物理的ストレスに弱い部分である。本発明において、最外郭マウント領域104eの角領域106bに形成されたパッド108bは、図3A及び図3Bに図示されたSMD構造の第3型のパッド構造物30であり、最外郭マウント領域104eの側面領域106dに形成されたパッド108dは、図2A及び図2Bに図示されたNSMD構造の第2型のパッド構造物20であり得る。前記最外郭マウント領域104eの角領域106bに形成されたパッド108bは、SMD構造でなく前記第1型のパッド構造物60−90のうち何れか一つでもあり得る。
前記最外郭マウント領域104eの間の前記内側マウント領域104cの角領域106aに形成されるパッド108aは、前記第1型のパッド構造物60−90のうち何れか一つであり、前記内側マウント領域104cの側面領域106cに形成されたパッド108cは、第2型のパッド構造物20であり得る。
本発明において、第3型のパッド構造物30が形成された最外郭マウント領域104eは、回路基板102のエッジ部分のマウント領域の一つまたはそれ以上でもあり得る。即ち、回路基板102が薄膜化し、搭載される半導体チップの個数が増加すると、回路基板102のエッジ部分で、複数の最外郭マウント領域104eを選択して、第3型のパッド構造物30を配置できるであろう。
また、本発明において、前記内側マウント領域104cの側面領域106cと異なり、前記最外郭マウント領域104eの側面領域106dには、前記第1型パッド構造物60−90のうち何れか一つまたは前記第3型のパッド構造物30が配置されるようにもできる。
図10では、マウント領域104c、104eのエッジに平行にコラム形状で配列されたパッド108a−108dが図示されているが、前記マウント領域104c、104eには、パッド108a−108dがマトリックス形状で配列されるよう設計できる。後者の場合、各マウント領域104c、104eのエッジに配置されるパッド108a−108dは、第1型のパッド構造物60−90のうち何れか一つであり、中央領域に配置されるパッド108a−108dは、第2型のパッド構造物20であり得る。他の実施の形態として、回路基板102の最外郭マウント領域104eのエッジに配置されるパッド108bは、前記第3型のパッド構造物30であり、内側マウント領域104cのエッジに配置されるパッド108aは、第1型のパッド構造物60−90のうち何れか一つであり得る。さらに、前記最外郭マウント領域104eの中央部分に配置されるパッド108dも、第1型のパッド構造物60−90のうち一つであり得る。このようなパッド構造を有することで、回路基板102のエッジには、物理的ストレスに対する信頼性の優れた第1型のパッド構造物60−90または第3型のパッド構造物30が形成されることができ、回路基板102の中央部分には、熱的ストレスに対する信頼性の優れた第2型のパッド構造物20が形成され、物理的ストレスに弱い部分には、第1型のパッド構造物60−90が形成され得る。
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
一般的なモジュールプリント回路基板を示す図である。 一般的なパッド構造を示す平面図である。 図2Aの断面図である。 一般的なパッド構造を示す平面図である。 図3Aの断面図である。 本発明の第1実施の形態及び参考例1〜3による半導体パッケージまたはモジュールプリント回路基板のマウント領域を示す図である。 参考例1のパッド構造を示す図である。 参考例1のパッド構造を示す図である。 参考例1の半導体パッケージまたはモジュールプリント回路基板のマウント領域の一部を示す図である。 参考例2のパッド構造を示す図である。 参考例2のパッド構造を示す図である。 参考例3のパッド構造を示す図である。 本発明の第実施の形態によるパッド構造を示す図である。 本発明の第1実施の形態及び参考例1〜3によるモジュールプリント回路基板を示す図である。
100 モジュールプリント回路基板
102 回路基板
104c、104e マウント領域
106a、106b 角領域
106c、106d 側面領域
108a〜108d パッド

Claims (12)

  1. パッケージ基板と、
    前記パッケージ基板の第1領域に形成された第1型パッド構造物と、
    前記パッケージ基板の第2領域に形成された第2型パッド構造物と、を含み、
    前記第1型パッド構造物は、前記パッケージ基板上に形成された第1導電性パッドと、前記パッケージ基板上に塗布され、前記第1導電性パッドの側壁の一部分が露出された第1開口を有し、前記第1導電性パッドの一部を覆う第1絶縁膜と、中心から伸びた複数のリードと、を含み、
    前記第2型パッド構造物は、前記パッケージ基板上に塗布され、第2開口を有する第2絶縁膜と、前記第2開口内の前記パッケージ基板上に形成され、側壁が露出された第2導電性パッドと、を含み、
    前記第1絶縁膜は、前記リード上に重なり、前記第1開口に前記リードの間の側壁が露出され、
    前記第1絶縁膜下部で、前記リードは互いに連結されることを特徴とする半導体パッケージ。
  2. 前記第1領域は、前記パッケージ基板のエッジ領域であり、
    前記第2領域は、前記パッケージ基板の中央領域であることを特徴とする請求項1に記載の半導体パッケージ。
  3. 前記第1領域は、前記パッケージ基板の角領域であり、
    前記第2領域は、前記角領域の間の側面領域であることを特徴とする請求項1に記載の半導体パッケージ。
  4. 前記第1導電性パッドは、中心部、及び前記中心部の周りに前記中心部より低い周辺部を含み、
    前記第1絶縁膜は、前記周辺部の一部と重なり、前記中心部の側壁は、前記第1開口内に露出されることを特徴とする請求項1に記載の半導体パッケージ。
  5. 回路基板と、
    前記回路基板に形成され、半導体パッケージが置されるマウント領域と、
    前記マウント領域の第1領域に形成された第1型パッド構造物と、
    前記マウント領域の第2領域に形成された第2型パッド構造物と、を含み、
    前記第1型パッド構造物は、前記回路基板上に形成された第1導電性パッドと、前記回路基板上に塗布され、前記第1導電性パッドの側壁の一部分が露出された第1開口を有し、前記第1導電性パッドの一部を覆う第1絶縁膜と、中心から伸びた複数のリードと、を含み、
    前記第2型パッド構造物は、前記回路基板上に塗布され、第2開口を有する第2絶縁膜と、前記第2開口内の前記回路基板上に形成され、側壁が露出された第2導電性パッドと、を含み、
    前記第1絶縁膜は、前記リード上に重なり、前記第1開口に前記リードの間の側壁が露出され、
    前記第1絶縁膜下部で前記リードは互いに連結されることを特徴とするモジュールプリント回路基板。
  6. 前記第1領域は、前記マウント領域のエッジ領域であり、
    前記第2領域は、前記マウント領域の中央領域であることを特徴とする請求項5に記載のモジュールプリント回路基板。
  7. 前記第1領域は、前記マウント領域の角領域であり、
    前記第2領域は、前記角領域の間の側面領域であることを特徴とする請求項5に記載のモジュールプリント回路基板。
  8. 前記第1導電性パッドは、中心部、及び前記中心部の周りに前記中心部より低い周辺部を含み、
    前記第1絶縁膜は、前記周辺部の一部と重なり、前記中心部の側壁は、前記第1開口内に露出されることを特徴とする請求項5に記載のモジュールプリント回路基板。
  9. 回路基板と、
    前記回路基板に形成され、半導体パッケージが置される複数のマウント領域と、
    前記複数のマウント領域のうち、平面視において最も外側に置されたマウント領域の第1領域に形成された第3型パッド構造物と、
    前記最も外側に置されたマウント領域の第2領域に形成された第2型パッド構造物と、を含み、
    前記第3型パッド構造物は、前記回路基板上に形成された第3導電性パッドと、前記回路基板上に塗布され、前記第3導電性パッドのエッジ上に重なった第3絶縁膜と、を含み、
    前記第2型パッド構造物は、前記回路基板上に塗布され、第2開口を有する第2絶縁膜と、前記第2開口内の前記回路基板上に形成され、側壁が露出された第2導電性パッドと、を含み、
    前記最も外側に置されたマウント領域の間の内側マウント領域の第1領域に形成された第1型パッド構造物を含み、
    前記第2型パッド構造物は、前記内側マウント領域の第2領域に形成され、
    前記第1型パッド構造物は、前記回路基板上に形成された第1導電性パッドと、前記回路基板上に塗布され、前記第1導電性パッドの側壁の一部分が露出された第1開口を有し、前記第1導電性パッドの一部を覆う第1絶縁膜と、中心から伸びた複数のリードと、を含み、
    前記第1絶縁膜は、前記リード上に重なり、前記第1開口により前記リードの間の側壁が露出され、
    前記第1絶縁膜下部で、前記リードは互いに連結されることを特徴とするモジュールプリント回路基板。
  10. 前記内側マウント領域の第1領域は、前記内側マウント領域のエッジ領域であり、
    前記内側マウント領域の第2領域は、前記内側マウント領域の中央領域であることを特徴とする請求項9に記載のモジュールプリント回路基板。
  11. 前記内側マウント領域の第1領域は、前記内側マウント領域の角領域であり、
    前記内側マウント領域の第2領域は、前記角領域間の側面領域であることを特徴とする請求項9に記載のモジュールプリント回路基板。
  12. 前記第1導電性パッドは、中心部、及び前記中心部の周りに前記中心部より低い周辺部を含み、
    前記第1絶縁膜は、前記周辺部の一部と重なり、前記中心部の側壁は、前記第1開口内に露出されることを特徴とする請求項9に記載のモジュールプリント回路基板。
JP2007340931A 2007-01-02 2007-12-28 半導体パッケージ及びこれを搭載するためのモジュールプリント回路基板 Active JP5426093B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0000245 2007-01-02
KR1020070000245A KR100816762B1 (ko) 2007-01-02 2007-01-02 반도체 패키지 및 이를 탑재하기 위한 모듈 인쇄회로기판

Publications (2)

Publication Number Publication Date
JP2008166823A JP2008166823A (ja) 2008-07-17
JP5426093B2 true JP5426093B2 (ja) 2014-02-26

Family

ID=39411673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007340931A Active JP5426093B2 (ja) 2007-01-02 2007-12-28 半導体パッケージ及びこれを搭載するためのモジュールプリント回路基板

Country Status (5)

Country Link
US (1) US7675176B2 (ja)
JP (1) JP5426093B2 (ja)
KR (1) KR100816762B1 (ja)
DE (1) DE102008003112A1 (ja)
TW (1) TWI439198B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5185885B2 (ja) * 2009-05-21 2013-04-17 新光電気工業株式会社 配線基板および半導体装置
KR20120140096A (ko) * 2011-06-20 2012-12-28 삼성전자주식회사 어레이 보드 패턴을 포함하는 워킹 패널 및 워킹 패널 세트
KR20130097481A (ko) * 2012-02-24 2013-09-03 삼성전자주식회사 인쇄회로기판(pcb) 및 그 pcb를 포함한 메모리 모듈
USD733145S1 (en) * 2014-03-14 2015-06-30 Kingston Digital, Inc. Memory module
USD735201S1 (en) * 2014-07-30 2015-07-28 Kingston Digital, Inc. Memory module
KR101973427B1 (ko) 2015-11-18 2019-04-29 삼성전기주식회사 전자부품 패키지 및 이를 포함하는 전자기기
JP6696567B2 (ja) * 2016-05-16 2020-05-20 株式会社村田製作所 セラミック電子部品
USD868069S1 (en) * 2017-06-29 2019-11-26 V-Color Technology Inc. Memory device
USD954061S1 (en) * 2018-12-07 2022-06-07 Sung-Yu Chen Double-data-rate SDRAM card
USD897345S1 (en) * 2018-12-07 2020-09-29 Sung-Yu Chen Double-data-rate SDRAM card
DE102021210067A1 (de) 2021-09-13 2023-03-16 E.G.O. Elektro-Gerätebau GmbH Elektrisches Schaltungsbauteil und Verfahren zur Herstellung eines elektrischen Schaltungsbauteils

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111886A (ja) * 1997-10-07 1999-04-23 Sony Corp 実装基板およびその製造方法
KR100267105B1 (ko) * 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
JP2000031630A (ja) * 1998-07-15 2000-01-28 Kokusai Electric Co Ltd 半導体集積回路素子と配線基板との接続構造
US6201305B1 (en) * 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
US6552436B2 (en) * 2000-12-08 2003-04-22 Motorola, Inc. Semiconductor device having a ball grid array and method therefor
KR20020057351A (ko) * 2001-01-04 2002-07-11 윤종용 볼 그리드 어레이 패키지와 그 실장 구조
US6716754B2 (en) * 2002-03-12 2004-04-06 Micron Technology, Inc. Methods of forming patterns and molds for semiconductor constructions
KR100461718B1 (ko) * 2002-03-18 2004-12-14 삼성전기주식회사 칩 패키지 및 그 제조방법
US6908841B2 (en) * 2002-09-20 2005-06-21 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
US7223693B2 (en) * 2003-12-12 2007-05-29 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same
US7199050B2 (en) * 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
KR100626617B1 (ko) 2004-12-07 2006-09-25 삼성전자주식회사 반도체 패키지용 배선 기판의 볼 랜드 구조
KR100637228B1 (ko) 2005-08-02 2006-10-23 삼성에스디아이 주식회사 개선된 패드구조를 갖는 유기발광 표시장치 및 그의제조방법

Also Published As

Publication number Publication date
KR100816762B1 (ko) 2008-03-25
JP2008166823A (ja) 2008-07-17
US7675176B2 (en) 2010-03-09
TW200840439A (en) 2008-10-01
DE102008003112A1 (de) 2008-07-03
TWI439198B (zh) 2014-05-21
US20080157389A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
JP5426093B2 (ja) 半導体パッケージ及びこれを搭載するためのモジュールプリント回路基板
US7534653B2 (en) Chip packaging process
US20080049402A1 (en) Printed circuit board having supporting patterns
JP2002110898A (ja) 半導体装置
JP5557204B2 (ja) 集積回路パッケージシステムおよびその製造システム
US7030489B2 (en) Multi-chip module having bonding wires and method of fabricating the same
JP2008283187A (ja) 印刷回路基板及びこれを有する半導体パッケージ
KR100813623B1 (ko) 가요성 필름, 이를 이용한 반도체 패키지 및 제조방법
US10008441B2 (en) Semiconductor package
US6969913B2 (en) Semiconductor device and manufacturing method for the same
US20080308913A1 (en) Stacked semiconductor package and method of manufacturing the same
US8283779B2 (en) Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same
US20080087999A1 (en) Micro BGA package having multi-chip stack
JP2007141947A (ja) 半導体装置およびその製造方法
US11670574B2 (en) Semiconductor device
US20090057916A1 (en) Semiconductor package and apparatus using the same
JP6923687B2 (ja) 発光装置
US20100052122A1 (en) Wire bodning package structure
JP3275874B2 (ja) 半導体装置及びスティフナー
JP2001358253A (ja) Bga型半導体装置
JP2001358258A (ja) Bga型半導体装置
JP3783497B2 (ja) 半導体素子搭載用配線テープとそれを用いた半導体装置
KR100337460B1 (ko) 반도체 장치
JP4263211B2 (ja) 半導体装置
KR20020088668A (ko) 리드프레임 및 이를 이용한 반도체패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5426093

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250