DE102008003112A1 - Halbleiterpackung und Modulleiterplatte - Google Patents

Halbleiterpackung und Modulleiterplatte Download PDF

Info

Publication number
DE102008003112A1
DE102008003112A1 DE102008003112A DE102008003112A DE102008003112A1 DE 102008003112 A1 DE102008003112 A1 DE 102008003112A1 DE 102008003112 A DE102008003112 A DE 102008003112A DE 102008003112 A DE102008003112 A DE 102008003112A DE 102008003112 A1 DE102008003112 A1 DE 102008003112A1
Authority
DE
Germany
Prior art keywords
region
area
type
substrate
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008003112A
Other languages
English (en)
Inventor
Chang-Yong Cheonan Park
Kwang-Ho Asan Chun
Dong-Chun Cheongan Lee
Yong-Hyun Suwon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102008003112A1 publication Critical patent/DE102008003112A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Erfindung bezieht sich auf eine Halbleiterpackung mit einem Packungssubstrat (50), einer Kontaktstellenstruktur eines ersten Typs, die in einem ersten Bereich des Packungssubstrats angeordnet ist, und einer Kontaktstellenstruktur eines zweiten Typs, die in einem zweiten Bereich des Packungssubstrats angeordnet ist, sowie auf eine zugehörige Modulleiterplatte. Erfindungsgemäß beinhaltet die Kontaktstellenstruktur vom ersten Typ eine erste leitfähige Kontaktstelle (64), die auf dem Packungssubstrat angeordnet ist, und eine erste isolierende Schicht (62), mit der das Packungssubstrat beschichtet ist und welche die erste leitfähige Kontaktstelle teilweise bedeckt und eine erste Öffnung aufweist, durch die ein Teil einer Seitenwand (64e) der ersten leitfähigen Kontaktstelle freigelegt ist, während die Kontaktstellenstruktur vom zweiten Typ eine zweite isolierende Schicht beinhaltet, mit der das Packungssubstrat beschichtet ist und die eine zweite Öffnung und eine zweite leitfähige Kontaktstelle aufweist, die auf dem Packungssubstrat in der zweiten Öffnung angeordnet ist und eine freigelegte Seitenwand aufweist. Verwendung z.B. in der Ball-Grid-Array-Halbleiterpackungstechnologie.

Description

  • Die Erfindung bezieht sich auf eine Halbleiterpackung und eine Modulleiterplatte (PCB) zum Anbringen derselben.
  • In den letzten Jahren hat die Verbreitung von Multimedia- und digitalen Vorrichtungen zu einem immer mehr anwachsenden Bedarf an vielseitigen Halbleiterprodukten mit großer Kapazität und kleiner Abmessung geführt, die mit hoher Geschwindigkeit arbeiten und wenig Leistung verbrauchen. Somit werden feinere Rastermaße und mehr Pins zunehmend für die Halbleiterprodukte angewandt, so dass Halbleiterpackungen eine Tendenz zeigen, durch Ball-Grid-Array(BGA)-Packungen ersetzt zu werden, die Substrate verwenden. Die BGA-Packungen beinhalten Mikro-BGA-Packungen, Drahtbond-BGA(WBGA)-Packungen und Board-auf-Chip(BOC)-Packungen.
  • Eine BGA-Packung wird unter Verwendung von Lotkugeln an einem Substrat angebracht, statt die Packung unter Verwendung von Außenleitungen mit dem Substrat zu verbinden, und 2 bis 32 BGA-Packungen werden typischerweise auf einer einzelnen Modulleiterplatte (PCB) angebracht. 1 ist eine Darstellung, die eine herkömmliche Modul-PCB 10 zum Anbringen einer Halbleiterpackung zeigt. Bezugnehmend auf 1 beinhaltet die Modul-PCB 10 ein Schaltkreissubstrat 12. Auf dem Schaltkreissubstrat 12 sind Montagebereiche 14 angeordnet, auf denen Halbleiterpackungen angebracht werden. Auf den Montagebereichen 14 ist eine Mehrzahl von Kontaktstellen 20 angeordnet und jeweils mit den Halbleiterpackungen verbunden. Die Anordnung der auf den Montagebereichen 14 angeordneten Kontaktstellen kann gemäß dem Typ der auf den Montagebereichen 14 angebrachten Halbleiterpackungen verschieden ausgelegt sein. Zum Beispiel können die Kontaktstellen in einer Zeile auf beiden Kanten des Montagebereichs 14 angeordnet sein, wie in 1 dargestellt, in der Mitte des Montagebereichs 14 angeordnet sein oder in einer Matrixform angeordnet sein.
  • Außerdem sind Kontaktstellen in den Halbleiterpackungen an Positionen ausgebildet, die den auf der PCB 10 angeordneten Kontaktstellen 20 entsprechen. Typischerweise können Kontaktstellen, die für die Verbindung von Halbleiterpackungen mit einer PCB verwendet werden, in lotmaskendefinierte (SMD) Kontaktstellen und nicht-lotmaskendefinierte (NSMD) Kontaktstellen klassifiziert werden. 2A ist eine Draufsicht auf eine NSMD-Kontaktstelle 20, und 2B ist eine Querschnittansicht entlang einer Linie I-I' von 2A. Bezugnehmend auf die 2A und 2B beinhaltet die NSMD-Kontaktstelle 20 ein Photolotresist (PSR) 22, mit dem ein Schaltkreissubstrat 12 beschichtet ist und das eine Öffnung aufweist, sowie eine leitfähige Kontaktstelle 24, die auf dem Schaltkreissubstrat 12 in der Öffnung angeordnet ist. In der NSMD-Kontaktstelle 20 ist eine Seitenwand der leitfähigen Kontaktstelle 24 um einen vorgegebenen Abstand Wa von einer Kante des PSR 22 beabstandet und in der Öffnung freigelegt.
  • Die NSMD-Kontaktstelle 20 ist äußerst widerstandsfähig gegenüber thermischer Beanspruchung, da die leitfähige Kontaktstelle 24 um den vorgegebenen Abstand Wa von dem PSR 22 beabstandet ist; anderer seits ist die NSMD-Kontaktstelle 20 empfindlich gegenüber physikalischer Beanspruchung aufgrund einer unzuverlässigen Kohäsion der leitfähigen Kontaktstelle 24 zu dem Schaltkreissubstrat 12.
  • Eine Modul-PCB, auf der eine Halbleiterpackung angebracht ist, ist aus einem flexiblen Material gebildet, und dies kann eine Verbiegung oder Verdrehung der Modul-PCB verursachen. Als ein Ergebnis kann eine leitfähige Kontaktstelle von einer NSMD-Kontaktstelle getrennt sein, oder ein Riss kann in einem Schaltkreissubstrat verursacht werden, das die Kontaktstelle kontaktiert.
  • 3A ist eine Draufsicht auf eine SMD-Kontaktstelle 30, und 3B ist eine Querschnittansicht entlang einer Linie II-II' von 3A. Bezugnehmend auf die 3A und 3B beinhaltet die SMD-Kontaktstelle 30 eine leitfähige Kontaktstelle 34, die auf einem Schaltkreissubstrat 12 angeordnet ist, das mit einem PSR 32 beschichtet ist, und der PSR 32 überlappt die leitfähige Kontaktstelle 34 teilweise. Da eine vorgegebene Breite Wb einer Kante der leitfähigen Kontaktstelle 34 mit dem PSR 32 bedeckt ist, ist die SMD-Kontaktstelle 30 äußerst widerstandsfähig gegenüber physikalischer Beanspruchung, eine thermische Beanspruchung ist jedoch auf einen Teil der leitfähigen Kontaktstelle 34 konzentriert, der in Kontakt mit dem PSR 32 ist.
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer Halbleiterpackung und einer Modulleiterplatte zum Anbringen derselben zugrunde, bei denen Kontaktstellen äußerst beständig gegenüber physikalischen und thermischen Beanspruchungen sind, um die Zuverlässigkeit der Halbleiterpackung und der Modul-PCB zu steigern.
  • Die Erfindung löst dieses Problem durch die Bereitstellung einer Halbleiterpackung mit den Merkmalen des Anspruchs 1 und einer Modulleiter platte mit den Merkmalen des Anspruchs 7 oder 10. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen dargestellt, die außerdem die vorstehend zur Erleichterung des Verständnisses der Erfindung erläuterten herkömmlichen Ausführungsbeispiele darstellen. Hierbei zeigen:
  • 1 eine Darstellung, die eine herkömmliche Modulleiterplatte (PCB) zeigt,
  • 2A und 3A Draufsichten von herkömmlichen Kontaktstellen,
  • 2B und 3B Querschnittansichten entsprechend den Draufsichten der 2A beziehungsweise 3A,
  • 4 eine Darstellung, die eine Halbleiterpackung oder einen Montagebereich einer Modul-PCB gemäß der Erfindung zeigt,
  • 5A und 5B Darstellungen, die eine Kontaktstelle gemäß der Erfindung zeigen,
  • 6 eine Darstellung, die einen Teil einer Halbleiterpackung oder einen Teil eines Montagebereichs einer Modul-PCB gemäß der Erfindung zeigt,
  • 7A und 7B Darstellungen, die eine Kontaktstelle gemäß einer weiteren exemplarischen Ausführungsform der Erfindung zeigen,
  • 8 und 9 Draufsichten, die Kontaktstellen gemäß weiteren exemplarischen Ausführungsformen der Erfindung zeigen, und
  • 10 eine Darstellung, die eine Modul-PCB gemäß einer exemplarischen Ausführungsform der Erfindung zeigt.
  • Nunmehr wird die Erfindung im Folgenden unter Bezugnahme auf die entsprechenden 4 bis 10 vollständiger beschrieben, in denen Ausführungsformen der Erfindung gezeigt sind. In den Zeichnungen können die Dicken von Schichten und Bereichen zwecks Klarheit übertrieben dargestellt sein. Außerdem versteht es sich, dass wenn eine Schicht als "auf" einer anderen Schicht oder einem Substrat bezeichnet wird, diese direkt auf der anderen Schicht oder dem Substrat sein kann oder auch zwischenliegende Schichten vorhanden sein können. Gleiche Bezugszeichen beziehen sich überall auf gleiche Elemente.
  • In 4 ist eine Halbleiterpackung oder ein Montagebereich einer Modulleiterplatte (PCB) gemäß einer exemplarischen Ausführungsform der Erfindung gezeigt. Bezugnehmend auf 4 beinhaltet die Halbleiterpackung oder der Montagebereich der Modul-PCB einen ersten Bereich und einen zweiten Bereich, in denen Kontaktstellen auf einem Substrat 50 ausgebildet sind. Der erste Bereich beinhaltet wenigstens Eckenbereiche 50e des Substrats 50, und der zweite Bereich beinhaltet wenigstens einen mittleren Bereich 50c des Substrats 50. Die in dem ersten Bereich angeordneten Kontaktstellen weisen einen ersten Strukturtyp auf (siehe 5a), während die in dem zweiten Bereich angeordneten Kontaktstellen einen zweiten Strukturtyp aufweisen (siehe 20 von 6).
  • Laterale Bereiche 50s, die zwischen die Eckenbereiche 50e eingefügt sind, können je nach den Umständen in dem ersten Bereich oder dem zweiten Bereich enthalten sein. Eine Mehrzahl von Kontaktstellen kann auf dem Substrat 50 angeordnet sein. Die Kontaktstellen können in Spalten in einer Richtung angeordnet sein oder in einer Matrixform angeordnet sein. Zum Beispiel können die lateralen Bereiche 50s in dem zweiten Bereich enthalten sein, so dass die Kontaktstellen als die Kontaktstellen 20 vom zweiten Typ auf den lateralen Bereichen 50s ausgebildet sein können. In einem anderen Fall können die lateralen Bereiche 50s in dem ersten Bereich enthalten sein, so dass die Kontaktstellen als der erste Typ auf den lateralen Bereichen 50s ausgebildet sein können. In der Erfindung sind die Kontaktstellen 60 vom ersten Typ äußerst beständig gegenüber einer physikalischen Beanspruchung, während die Kontaktstellen 20 vom zweiten Typ äußerst beständig gegenüber einer thermischen Beanspruchung sind. Somit sind die Kontaktstellen 60 vom ersten Typ in einem Bereich ausgebildet, der anfällig gegenüber physikalischer Beanspruchung ist, während die Kontaktstellen des zweiten Typs 20 in einem Bereich ausgebildet sind, der anfällig gegenüber thermischer Beanspruchung ist.
  • Bezugnehmend auf die 5A und 5B, die eine Kontaktstelle des ersten Typs gemäß einer ersten Ausführungsform der Erfindung zeigen, beinhaltet die Kontaktstelle 60 des ersten Typs eine isolierende Schicht 62 und eine leitfähige Kontaktstelle 64, die auf dem Substrat 50 ausgebildet sind. Die leitfähige Kontaktstelle 64 weist eine kreisförmige, ebene Struktur auf. Die isolierende Schicht 62 weist eine Öffnung auf, durch die ein Teil der leitfähigen Kontaktstelle 64 freigelegt ist. Die Begrenzung der Öffnung ist durch eine Seitenwand 62e der isolierenden Schicht 62 definiert. Die isolierende Schicht 62 überlappt die leitfähige Kontaktstelle 64 teilweise mit einer vorgegebenen Breite W3. Eine Teilseitenwand 64e der leitfähigen Kontaktstelle 64 ist um einen vorgegebenen Abstand W2 von der Seitenwand 62e der isolierenden Schicht 62 beabstandet und in der Öffnung freigelegt.
  • Die Kontaktstelle 60 vom ersten Typ ist eine Kombination einer lotmaskendefinierten(SMD-)Struktur und einer nicht-lotmaskendefinierten (NSMD-)Struktur. Das heißt, ein Teil der isolierenden Schicht 62, der die leitfähige Kontaktstelle 64 überlappt, entspricht einer NSMD-Struktur.
  • Somit kann die Kontaktstelle 60 vom ersten Typ äußerst widerstandsfähig gegenüber einer physikalischen Beanspruchung aufgrund eines Kontaktzustands der leitfähigen Kontaktstelle 64 mit der isolierenden Schicht 62 sein. Da die Teilseitenwand 64e der leitfähigen Kontaktstelle 64 freigelegt und von der isolierenden Schicht 62 in dem vorgegebenen Bereich Ra beabstandet ist, kann außerdem eine auf die Kontaktstelle 60 des ersten Typs einwirkende thermische Beanspruchung reduziert werden.
  • Eine Kontaktstelle vom zweiten Typ gemäß der Erfindung ist die gleiche wie die herkömmliche NSMD-Struktur 20 (siehe 2), die äußerst widerstandsfähig gegenüber einer thermischen Beanspruchung ist. Das heißt, wie in den 2A und 2B dargestellt, ist eine leitfähige Kontaktstelle 24 in einer Öffnung einer isolierenden Schicht 22, wie einem Photolotresist (PSR), ausgebildet und um einen vorgegebenen Abstand Wa von der isolierenden Schicht 22 beabstandet.
  • Wie in 6 dargestellt, kann eine Halbleiterpackung gemäß der Erfindung die Kontaktstellen 60 vom ersten Typ, die wenigstens in einem Eckenbereich 50e eines Substrats 50 ausgebildet sind, und die Kontaktstellen 20 vom zweiten Typ beinhalten, die in dem verbleibenden Bereich des Substrats 50 ausgebildet sind.
  • Bezugnehmend auf die 7A und 7B, die eine Kontaktstelle des ersten Typs gemäß einer zweiten Ausführungsform der Erfindung zeigen, beinhaltet die Kontaktstelle 70 des ersten Typs gemäß der zweiten Ausführungsform eine leitfähige Kontaktstelle 74, die auf einem Packungssubstrat 71 angeordnet ist, und eine isolierende Schicht 72, die auf dem Packungssubstrat 71 angeordnet ist, um einen Teil der leitfähigen Kontaktstelle 74 zu bedecken. Die leitfähige Kontaktstelle 74 kann eine Cu-Schicht und eine Ni/Au-Schicht beinhalten, die sequentiell gestapelt sind. Die leitfähige Kontaktstelle 74 beinhaltet einen mittleren Teil 74a und einen peripheren Teil 74b, der den mittleren Bereich 74a umgibt. Der periphere Teil 74b kann eine geringere Dicke als der mittlere Bereich 74a aufweisen. Die isolierende Schicht 72 überlappt den peripheren Bereich 74b der leitfähigen Kontaktstelle 74 teilweise, so dass eine Begrenzung 72e der isolierenden Schicht 72 um eine vorgegebene Entfernung von einer Seitenwand 74c des mittleren Teils 74a beabstandet ist, und eine Seitenwand 74e des peripheren Teils 74b ist mit der isolierenden Schicht 72 bedeckt und mit der isolierenden Schicht 72 in Kontakt gebracht.
  • In der vorliegenden Ausführungsform der Erfindung kann eine Öffnung, durch welche die leitfähige Kontaktstelle 74 freigelegt ist, die gleiche ebene Struktur aufweisen wie in den 5A und 5B dargestellt. Somit kann ein Teil der Seitenwand 74e des peripheren Teils 74b der leitfähigen Kontaktstelle 74 mit der isolierenden Schicht 72 bedeckt sein, während der restliche Teil derselben um einen vorgegebenen Abstand von der isolierenden Schicht 72 beabstandet und in der Öffnung freigelegt sein kann.
  • Die 8 und 9 stellen Kontaktstellen 80, 90 vom ersten Typ gemäß weiteren exemplarischen Ausführungsformen der Erfindung dar. Bezugnehmend auf 8 beinhaltet die Kontaktstelle 80 vom ersten Typ gemäß einer dritten Ausführungsform der Erfindung eine leitfähige Kontaktstelle 84, die auf einem Substrat angeordnet ist, und eine isolierende Schicht 82, welche die leitfähige Kontaktstelle 84 teilweise bedeckt. Die leitfähige Kontaktstelle 84 beinhaltet eine Mehrzahl von Zungen 84a, die sich von der Mitte der leitfähigen Kontaktstelle 84 nach außen erstrecken. Ein Teil einer Seitenwand 84e der leitfähigen Kontaktstelle 84 ist von einer Grenze der isolierenden Schicht 82 beabstandet und in einer durch die isolierende Schicht 82 definierten Öffnung freigelegt. Die isolierende Schicht 82 überlappt Endteile der Zungen 84a, und die Seiten wand 84e der leitfähigen Kontaktstelle 84 ist an den Endbereichen der Zungen 84a mit der isolierenden Schicht 82 in Kontakt.
  • Bezugnehmend auf 9 beinhaltet die Kontaktstelle 90 vom ersten Typ gemäß einer vierten Ausführungsform der Erfindung eine leitfähige Kontaktstelle 94 mit einer Mehrzahl von Zungen 94a, die sich von der Mitte der leitfähigen Kontaktstelle 94 nach außen erstrecken, wie die in 8 gezeigte Kontaktstelle 80 vom ersten Typ. Eine isolierende Schicht 92, mit der ein Substrat beschichtet ist, überlappt Endbereiche der Zungen 94a und weist eine Grenze 92e auf, die um einen vorgegebenen Abstand von der leitfähigen Kontaktstelle 94 beabstandet ist. Die Grenze 92e der isolierenden Schicht 92 definiert eine Öffnung, in der eine Teilseitenwand der leitfähigen Kontaktstelle 94 freigelegt ist.
  • Die in 9 gezeigte Kontaktstelle 90 vom ersten Typ unterscheidet sich von der in 8 gezeigten Kontaktstelle 80 vom ersten Typ dahingehend, dass die unter der isolierenden Schicht 92 angeordneten Endbereiche der Zungen 94a miteinander verbunden sind.
  • Wie später unter Bezugnahme auf 10 erwähnt, beinhaltet eine Modul-PCB 100 gemäß einer exemplarischen Ausführungsform der Erfindung eine Mehrzahl von Montagebereichen 104c und 104e, die in den ersten Bereich und den zweiten Bereich klassifiziert werden können. Eine der Kontaktstellen 60 bis 90 vom ersten Typ kann in dem ersten Bereich angeordnet sein, während Kontaktstellen 20 vom zweiten Typ in dem zweiten Bereich angeordnet sein können. Die Struktur von Kontaktstellen 108a bis 108c kann jedoch von der Position des in der Modul-PCB bereitgestellten Montagebereichs 104c und 104e abhängig sein.
  • 10 stellt die Modul-PCB 100 gemäß einer exemplarischen Ausführungsform der Erfindung dar. Bezugnehmend auf 10 beinhaltet die Modul-PCB 100 ein Schaltkreissubstrat 102 und eine Mehrzahl von Montagebereichen 104c und 104e, die auf dem Schaltkreissubstrat 102 angeordnet sind. Auf den Montagebereichen 104c und 104e sind Halbleiterpackungen angebracht. Die Montagebereiche 104c und 104e können in einen ersten Bereich, in dem eine der Kontaktstellen 60 bis 90 vom ersten Typ angeordnet ist, und einen zweiten Bereich klassifiziert werden, in dem Kontaktstellen 20 vom zweiten Typ angeordnet sind. Im Vergleich zu inneren Montagebereichen 104c sind äußerste Montagebereiche 104e, die sich an Kanten des Schaltkreissubstrats 102 befinden, ziemlich anfällig gegenüber physikalischer Beanspruchung, so dass eine Verbiegung oder Verdrehung des Schaltkreissubstrats 102 verursacht werden kann. In der Erfindung können Kontaktstellen 108b, die in Eckenbereichen 106b der äußersten Montagebereiche 104e bereitgestellt sind, Kontaktstellen 30 vom dritten Typ sein, welche die gleichen SMD-Kontaktstellen sind wie unter Bezugnahme auf die 3A und 3B beschrieben, und Kontaktstellen 108d, die in lateralen Bereichen 106d der äußersten Montagebereiche 104e bereitgestellt sind, können Kontaktstellen 20 vom zweiten Typ sein, welche NSMD-Kontaktstellen sind. Die in den Eckenbereichen 106b der äußersten Montagebereiche 104e angeordneten Kontaktstellen 108b sind möglicherweise keine SMD-Kontaktstellen, jedoch eine der Kontaktstellen 60 bis 90 vom ersten Typ.
  • In Eckenbereichen 106a der inneren Montagebereiche 104c, die zwischen den äußersten Montagebereichen 104e eingefügt sind, bereitgestellte Kontaktstellen 108a können eine der Kontaktstellen 60 bis 90 vom ersten Typ sein, und in lateralen Bereichen 106c der inneren Montagebereiche 104c bereitgestellte Kontaktstellen 108c können die Kontaktstellen 20 vom zweiten Typ sein.
  • In der Erfindung kann ein einzelner äußerster Montagebereich 104e, auf dem die Kontaktstelle 30 vom dritten Typ angeordnet ist, an einer Kante des Schaltkreissubstrats 102 vorgesehen sein. Alternativ kann eine Mehrzahl von äußersten Montagebereichen 104e an der Kante des Schaltkreissubstrats 102 vorgesehen sein. Mit anderen Worten kann mit abnehmender Dicke des Schaltkreissubstrats 102 und zunehmender Anzahl von auf dem Schaltkreissubstrat 102 angebrachten Halbleiterchips eine Mehrzahl von äußeren Montagebereichen 104e an der Kante des Schaltkreissubstrats 102 vorgesehen sein und die Kontaktstellen 30 vom dritten Typ können auf der Mehrzahl von äußeren Montagebereichen 104e angeordnet sein.
  • Außerdem kann eine der Kontaktstellen 60 bis 90 vom ersten Typ oder der Kontaktstellen 30 vom dritten Typ anders als in den lateralen Bereichen 106c der inneren Montagebereiche 104c in den lateralen Bereichen 106d der äußersten Montagebereiche 104e angeordnet sein.
  • Wenngleich 10 veranschaulicht, dass die Kontaktstellen 108a bis 108d in Spalten parallel zu der Kante von jedem der Montagebereiche 104c und 104e angeordnet sind, kann eine Auslegung derart bestehen, dass die Kontaktstellen 108a bis 108d in einer Matrixform an der Kante von jedem der Montagebereiche 104c und 104e angeordnet sind. Im letzteren Fall können die Kontaktstellen 108a bis 108d, die an der Kante von jedem der Montagebereiche 104c und 104e angeordnet sind, eine der Kontaktstellen 60 bis 90 vom ersten Typ sein, während die Kontaktstellen 108c bis 108d, die in der Mitte von jedem der Montagebereiche 104c und 104e angeordnet sind, die Kontaktstellen 20 vom zweiten Typ sein können. Im Unterschied dazu können die Kontaktstellen 108b, die an der Kante von jedem der äußersten Montagebereiche 104e des Schaltkreissubstrats 102 angeordnet sind, die Kontaktstellen 30 vom dritten Typ sein, während die Kontaktstellen 108a, die an der Kante von jedem der inneren Montagebereiche 104c des Schaltkreissubstrats 102 angeordnet sind, eine der Kontaktstellen 60 bis 90 vom ersten Typ sein können. Des Weiteren können die Kontaktstellen 108d, die in der Mitte von jedem der äußersten Montagebereiche 104e angeordnet sind, eine der Kontaktstellen 60 bis 90 vom ersten Typ sein. In diesem Aufbau können die Kontaktstellen 60 bis 90 vom ersten Typ oder die Kontaktstellen 30 vom dritten Typ, die äußerst widerstandsfähig gegenüber einer physikalischen Beanspruchung sind, an den Kanten des Schaltkreissubstrats 102 vorgesehen sein, während die Kontaktstellen 20 vom zweiten Typ und die Kontaktstellen 60 bis 90 vom ersten Typ, die äußerst widerstandsfähig gegenüber einer thermischen beziehungsweise physikalischen Beanspruchung sind, in der Mitte des Schaltkreissubstrats 102 vorgesehen sein.
  • Wie vorstehend erläutert, stellt die Erfindung Kontaktstellenstrukturen bereit, die eine gute Widerstandsfähigkeit gegenüber physikalischen und thermischen Beanspruchungen aufweisen, wodurch die Zuverlässigkeit einer Halbleiterpackung und einer Modul-PCB verbessert wird. Außerdem sind Kontaktstellen, die äußerst widerstandsfähig gegenüber einer physikalischen Beanspruchung sind, in einem physikalisch anfälligen Bereich ausgebildet, so dass eine Modul-PCB, auf der Halbleiterpackungen angebracht sind, eine ausgezeichnete Widerstandsfähigkeit gegenüber physikalischen und thermischen Beanspruchungen aufweisen kann.

Claims (16)

  1. Halbleiterpackung mit – einem Packungssubstrat (50) – einer Kontaktstellenstruktur (60) von einem ersten Typ, die in einem ersten Bereich des Packungssubstrats angeordnet ist, und – einer Kontaktstellenstruktur (20) von einem zweiten Typ, die in einem zweiten Bereich des Packungssubstrats angeordnet ist, – wobei die Kontaktstellenstruktur vom ersten Typ beinhaltet: – eine erste leitfähige Kontaktstelle (64), die auf dem Packungssubstrat angeordnet ist, und – eine erste isolierende Schicht (62), mit der das Packungssubstrat beschichtet ist und welche die erste leitfähige Kontaktstelle teilweise bedeckt und eine erste Öffnung aufweist, durch die ein Teil einer Seitenwand (64e) der ersten leitfähigen Kontaktstelle freigelegt ist, – und wobei die Kontaktstellenstruktur vom zweiten Typ beinhaltet: – eine zweite isolierende Schicht (22), mit der das Packungssubstrat beschichtet ist und die eine zweite Öffnung aufweist, und – eine zweite leitfähige Kontaktstelle (24), die auf dem Packungssubstrat in der zweiten Öffnung angeordnet ist und eine freigelegte Seitenwand aufweist.
  2. Packung nach Anspruch 1, wobei der erste Bereich ein Kantenbereich des Packungssubstrats ist und der zweite Bereich ein mittlerer Bereich des Packungssubstrats ist.
  3. Packung nach Anspruch 1, wobei der erste Bereich Eckenbereiche des Packungssubstrats beinhaltet und der zweite Bereich ei nen lateralen Bereich beinhaltet, der zwischen die Eckenbereiche eingefügt ist.
  4. Packung nach einem der Ansprüche 1 bis 3, wobei die erste leitfähige Kontaktstellenstruktur eine Mehrzahl von Zungen (94a) beinhaltet, die sich von der Mitte der ersten leitfähigen Kontaktstelle nach außen erstrecken, die erste isolierende Schicht die Zungen überlappt und die Seitenwand der ersten leitfähigen Kontaktstelle, die zwischen die Zungen eingefügt ist, durch die erste Öffnung freigelegt ist.
  5. Packung nach Anspruch 4, wobei die Zungen unter der ersten isolierenden Schicht miteinander verbunden sind.
  6. Packung nach einem der Ansprüche 1 bis 5, wobei die erste leitfähige Kontaktstelle einen mittleren Bereich und einen peripheren Bereich beinhaltet, der den mittleren Bereich auf einem niedrigeren Niveau als dem des mittleren Bereichs umgibt, wobei die erste isolierende Schicht den peripheren Bereich teilweise überlappt und eine Seitenwand des mittleren Bereichs in der ersten Öffnung freigelegt ist.
  7. Modulleiterplatte (PCB) mit – einem Schaltkreissubstrat (102), – einem Montagebereich (104c, 104e) zum Anbringen einer Halbleiterpackung, die auf dem Schaltkreissubstrat angeordnet wird, – einer Kontaktstellenstruktur (60) von einem ersten Typ, die in einem ersten Bereich des Montagebereichs angeordnet ist, und – einer Kontaktstellenstruktur (20) von einem zweiten Typ, die in einem zweiten Bereich des Montagebereichs angeordnet ist, – wobei die Kontaktstellenstruktur vom ersten Typ beinhaltet: – eine erste leitfähige Kontaktstelle (64), die auf dem Schaltkreissubstrat angeordnet ist, und – eine erste isolierende Schicht (62), mit der das Schaltkreissubstrat beschichtet ist und welche die erste leitfähige Kontaktstelle teilweise bedeckt und eine erste Öffnung aufweist, durch die ein Teil einer Seitenwand (64e) der ersten leitfähigen Kontaktstelle freigelegt ist, und wobei die Kontaktstellenstruktur vom zweiten Typ beinhaltet: – eine zweite isolierende Schicht (22), mit der das Schaltkreissubstrat beschichtet ist, um eine zweite Öffnung aufzuweisen, und – eine zweite leitfähige Kontaktstelle (24), die auf dem Schaltkreissubstrat in der zweiten Öffnung angeordnet ist, um eine freigelegte Seitenwand aufzuweisen.
  8. Modul-PCB nach Anspruch 7, wobei der erste Bereich ein Kantenbereich des Montagebereichs ist und der zweite Bereich ein mittlerer Bereich des Montagebereichs ist.
  9. Modul-PCB nach Anspruch 7, wobei der erste Bereich Eckenbereiche des Montagebereichs beinhaltet und der zweite Bereich einen lateralen Bereich beinhaltet, der zwischen die Eckenbereiche eingefügt ist.
  10. Modulleiterplatte (PCB) mit – einem Schaltkreissubstrat (102), – einer Mehrzahl von Montagebereichen (104c, 104e) zum Anbringen von auf dem Schaltkreissubstrat angeordneten Halbleiterpackungen, – einer Kontaktstellenstruktur (30) von einem dritten Typ, die in einem ersten Bereich eines äußersten Montagebereichs angeordnet ist, und – einer Kontaktstellenstruktur (20) von einem zweiten Typ, die in einem zweiten Bereich des äußersten Montagebereichs angeordnet ist, – wobei die Kontaktstellenstruktur vom dritten Typ eine dritte leitfähige Kontaktstelle (34), die auf dem Schaltkreissubstrat angeordnet ist, und eine dritte isolierende Schicht (32) beinhaltet, mit der das Schaltkreissubstrat beschichtet ist und die eine Kante der dritten leitfähigen Kontaktstelle überlappt, – und die Kontaktstellenstruktur vom zweiten Typ eine zweite isolierende Schicht (22), mit der das Schaltkreissubstrat beschichtet ist und die eine zweite Öffnung aufweist, und eine zweite leitfähige Kontaktstelle (24) beinhaltet, die auf dem Schaltkreissubstrat in der zweiten Öffnung angeordnet ist und eine freigelegte Seitenwand aufweist.
  11. Modul-PCB nach Anspruch 10, die des Weiteren eine Kontaktstellenstruktur (60) vom ersten Typ beinhaltet, die in einem ersten Bereich eines inneren Montagebereichs angeordnet ist, der zwischen die äußersten Montagebereiche eingefügt ist, – wobei die Kontaktstellenstruktur vom zweiten Typ in einem zweiten Bereich des inneren Montagebereichs angeordnet ist und die Kontaktstellenstruktur vom ersten Typ beinhaltet: – eine erste leitfähige Kontaktstelle (64), die auf dem Schaltkreissubstrat angeordnet ist, und – eine erste isolierende Schicht (62), mit der das Schaltkreissubstrat beschichtet ist und welche die erste leitfähige Kontaktstelle teilweise bedeckt und eine erste Öffnung aufweist, durch die ein Teil einer Seitenwand der ersten leitfähigen Kontaktstelle freigelegt ist.
  12. Modul-PCB nach Anspruch 11, wobei der erste Bereich des inneren Montagebereichs ein Kantenbereich des inneren Montagebe reichs ist und der zweite Bereich des inneren Montagebereichs ein mittlerer Bereich des inneren Montagebereichs ist.
  13. Modul-PCB nach Anspruch 11, wobei der erste Bereich des äußersten Montagebereichs Eckenbereiche des äußersten Montagebereichs beinhaltet, und der zweite Bereich des äußersten Montagebereichs einen lateralen Bereich beinhaltet, der zwischen die Eckenbereiche eingefügt ist.
  14. Modul-PCB nach einem der Ansprüche 7 bis 13, wobei die erste leitfähige Kontaktstelle eine Mehrzahl von Zungen (94a) beinhaltet, die sich von der Mitte der ersten leitfähigen Kontaktstelle nach außen erstrecken, die erste isolierende Schicht die Zungen überlappt und die Seitenwand der ersten leitfähigen Kontaktstelle, die zwischen die Zungen eingefügt ist, durch die erste Öffnung freiliegt.
  15. Modul-PCB nach Anspruch 14, wobei die Zungen unter der ersten isolierenden Schicht miteinander verbunden sind.
  16. Modul-PCB nach einem der Ansprüche 7 bis 15, wobei die erste leitfähige Kontaktstelle einen mittleren Teil und einen peripheren Teil beinhaltet, der den mittleren Teil auf einer niedrigeren Ebene als der des mittleren Teils umgibt, wobei die erste isolierende Schicht den peripheren Teil teilweise überlappt und eine Seitenwand des mittleren Teils in der ersten Öffnung freigelegt ist.
DE102008003112A 2007-01-02 2008-01-02 Halbleiterpackung und Modulleiterplatte Withdrawn DE102008003112A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070000245A KR100816762B1 (ko) 2007-01-02 2007-01-02 반도체 패키지 및 이를 탑재하기 위한 모듈 인쇄회로기판
KR10-2007-0000245 2007-01-02

Publications (1)

Publication Number Publication Date
DE102008003112A1 true DE102008003112A1 (de) 2008-07-03

Family

ID=39411673

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008003112A Withdrawn DE102008003112A1 (de) 2007-01-02 2008-01-02 Halbleiterpackung und Modulleiterplatte

Country Status (5)

Country Link
US (1) US7675176B2 (de)
JP (1) JP5426093B2 (de)
KR (1) KR100816762B1 (de)
DE (1) DE102008003112A1 (de)
TW (1) TWI439198B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021210067A1 (de) 2021-09-13 2023-03-16 E.G.O. Elektro-Gerätebau GmbH Elektrisches Schaltungsbauteil und Verfahren zur Herstellung eines elektrischen Schaltungsbauteils

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5185885B2 (ja) * 2009-05-21 2013-04-17 新光電気工業株式会社 配線基板および半導体装置
KR20120140096A (ko) * 2011-06-20 2012-12-28 삼성전자주식회사 어레이 보드 패턴을 포함하는 워킹 패널 및 워킹 패널 세트
KR20130097481A (ko) * 2012-02-24 2013-09-03 삼성전자주식회사 인쇄회로기판(pcb) 및 그 pcb를 포함한 메모리 모듈
USD733145S1 (en) * 2014-03-14 2015-06-30 Kingston Digital, Inc. Memory module
USD735201S1 (en) * 2014-07-30 2015-07-28 Kingston Digital, Inc. Memory module
KR101973427B1 (ko) * 2015-11-18 2019-04-29 삼성전기주식회사 전자부품 패키지 및 이를 포함하는 전자기기
JP6696567B2 (ja) * 2016-05-16 2020-05-20 株式会社村田製作所 セラミック電子部品
USD868069S1 (en) * 2017-06-29 2019-11-26 V-Color Technology Inc. Memory device
USD897345S1 (en) * 2018-12-07 2020-09-29 Sung-Yu Chen Double-data-rate SDRAM card
USD954061S1 (en) * 2018-12-07 2022-06-07 Sung-Yu Chen Double-data-rate SDRAM card

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111886A (ja) * 1997-10-07 1999-04-23 Sony Corp 実装基板およびその製造方法
KR100267105B1 (ko) * 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
JP2000031630A (ja) * 1998-07-15 2000-01-28 Kokusai Electric Co Ltd 半導体集積回路素子と配線基板との接続構造
US6201305B1 (en) * 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
US6552436B2 (en) * 2000-12-08 2003-04-22 Motorola, Inc. Semiconductor device having a ball grid array and method therefor
KR20020057351A (ko) * 2001-01-04 2002-07-11 윤종용 볼 그리드 어레이 패키지와 그 실장 구조
US6716754B2 (en) * 2002-03-12 2004-04-06 Micron Technology, Inc. Methods of forming patterns and molds for semiconductor constructions
KR100461718B1 (ko) * 2002-03-18 2004-12-14 삼성전기주식회사 칩 패키지 및 그 제조방법
US6908841B2 (en) * 2002-09-20 2005-06-21 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
US7223693B2 (en) * 2003-12-12 2007-05-29 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same
US7199050B2 (en) * 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
KR100626617B1 (ko) 2004-12-07 2006-09-25 삼성전자주식회사 반도체 패키지용 배선 기판의 볼 랜드 구조
KR100637228B1 (ko) 2005-08-02 2006-10-23 삼성에스디아이 주식회사 개선된 패드구조를 갖는 유기발광 표시장치 및 그의제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021210067A1 (de) 2021-09-13 2023-03-16 E.G.O. Elektro-Gerätebau GmbH Elektrisches Schaltungsbauteil und Verfahren zur Herstellung eines elektrischen Schaltungsbauteils

Also Published As

Publication number Publication date
US20080157389A1 (en) 2008-07-03
TWI439198B (zh) 2014-05-21
US7675176B2 (en) 2010-03-09
JP2008166823A (ja) 2008-07-17
KR100816762B1 (ko) 2008-03-25
JP5426093B2 (ja) 2014-02-26
TW200840439A (en) 2008-10-01

Similar Documents

Publication Publication Date Title
DE102008003112A1 (de) Halbleiterpackung und Modulleiterplatte
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE19709295B4 (de) Halbleiterbaugruppe
DE19758197C2 (de) Stapelanordnung für zwei Halbleiterspeicherchips und Leiterplatte, die mit einer Vielzahl derartiger Stapelanordnungen bestückt ist
DE112011100650B4 (de) Trägerplatine und struktur von dieser
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10393769B4 (de) Halbleiterbauelement mit Klemmen zum Verbinden mit externen Elementen
DE102004009056B4 (de) Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
DE102013200518A1 (de) Halbleiterpackung
DE102007048007A1 (de) Schaltkreissubstrat, Halbleiterchippackung und Herstellungsverfahren
DE10339770A1 (de) FBGA-Anordnung
DE10142119A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102004031954A1 (de) Halbleiterpackung mit gestapelten Chips
DE102020135088A1 (de) Halbleitervorrichtung
WO2005076319A2 (de) Halbleiterbauteil mit einem halbleiterchipstapel auf einer umverdrahtungsplatte und herstellung desselben
DE102008031511A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE4130569A1 (de) Ic-paketiereinrichtung
DE10255289A1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips in paralleler Anordnung und Verfahren zu dessen Herstellung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20141229

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee