JP2001358258A - Ｂｇａ型半導体装置 - Google Patents

Ｂｇａ型半導体装置

Info

Publication number
JP2001358258A
JP2001358258A JP2000180731A JP2000180731A JP2001358258A JP 2001358258 A JP2001358258 A JP 2001358258A JP 2000180731 A JP2000180731 A JP 2000180731A JP 2000180731 A JP2000180731 A JP 2000180731A JP 2001358258 A JP2001358258 A JP 2001358258A
Authority
JP
Japan
Prior art keywords
solder ball
semiconductor device
insulating film
type semiconductor
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000180731A
Other languages
English (en)
Inventor
Akihito Higuchi
明史 樋口
Norihiro Ashizuka
紀尋 芦塚
Kazunobu Nakamura
一宣 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2000180731A priority Critical patent/JP2001358258A/ja
Publication of JP2001358258A publication Critical patent/JP2001358258A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】ＢＧＡ型半導体装置において、ボンディング部
のモールド樹脂が半田ボール用ビアホールの部分に流れ
込む現象を防止すること。 【解決手段】テープ基材５の配線パターン３の設けられ
ている面側に、フォトソルダーレジスト（ＰＳＲ）から
成る絶縁皮膜２を、半田ボール用ビアホール１２を残す
ようにして設けたＢＧＡ型半導体装置において、前記絶
縁皮膜２を部分的に厚くすることで、ボンディングワイ
ヤ９の封止部と半田ボール用ビアホール１２と間に、モ
ールド樹脂１１の流れ込みを阻止するダム部１４を形成
し、半田ボール用ビアホール１２へのモールド樹脂１１
の流れ込みを防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩチップと外
部端子間のインタポーザとしてＴＡＢテープ等を用いた
ＢＧＡ（Ball Grid Array ）型半導体装置、特に配線パ
ターンの設けられている面側に、フォトソルダーレジス
ト（ＰＳＲ）の絶縁皮膜を、半田ボール用のビアホール
（ＰＳＲビア）を残して設けた、いわゆるＰＳＲビアタ
イプのＢＧＡ型半導体装置に関するものである。
【０００２】
【従来の技術】近年、半導体装置を用いる各種の機器で
は、特に携帯機器や移動体機器を中心にそのサイズの小
型軽量化が進められている。したがって、これら機器に
使用される半導体装置についても、その小型・薄型化が
要望されている。この要望に対して、近時、チップサイ
ズパッケージ（Chip Size Package ；以下、ＣＳＰと略
称する）と称される、半導体素子とほぼ同一の大きさを
もつパッケージが提案され、これを用いた半導体装置の
製品化が実施されている。
【０００３】従来、このようなＣＳＰ半導体装置の種類
としては、ＬＳＩチップと外部端子間のインタポーザと
して、セラミック配線基板（Ceramics）を用いたもの
（ＣＣＳＰ）や、ＴＡＢ（Tape Automated Bonding）や
ＴＣＰ（Tape Carrier Package ）と同様のフレキシブ
ル配線基板を用いたもの（ＴＣＳＰ）等が知られてい
る。
【０００４】これらの代表例として、図６及び図７に、
インタポーザとしてＴＡＢテープを使用したＢＧＡ（Ba
ll Grid Array ）型半導体装置を示す。
【０００５】これは、絶縁フィルムから成るテープ基材
５における配線パターン３の設けられている面側に、フ
ォトソルダーレジスト（ＰＳＲ）から成る絶縁皮膜２
を、半田ボール用ビアホール（ＰＳＲビア）１２を残す
ようにして設けた、いわゆるＰＳＲビアタイプのＢＧＡ
型半導体装置である。
【０００６】即ち、図６、図７は本発明の特に対象とな
る従来タイプの半導体装置の構成を示したもので、半導
体装置に使用されるＴＡＢテープ１は、ポリイミド樹脂
製絶縁フィルムから成るテープ基材５の片面に、接着剤
４を介して接着された銅箔をフォトエッチングすること
により形成した配線パターン３であって、その一端部
に、半導体接続用のボンディングパッド１０を形成する
とともに、他端部又は中途部に半田ボール取り付け用パ
ッド３０を形成した配線パターン３と、前記配線パター
ン３上に印刷版により印刷されたフォトソルダーレジス
ト樹脂より、パターン露光、現像を経て所定のＰＳＲパ
ターンに形成された絶縁皮膜２であって、半田ボール取
り付け用パッド３０の領域の配線パターン面上に、半田
ボール用ビアホール１２を残すように形成された絶縁皮
膜２とを有する。
【０００７】この半導体素子搭載用配線テープたるＴＡ
Ｂテープ１においては、ワイヤボンディングをなす関係
上、通常、中央部分に打ち抜きによってウインドウホー
ル１５が形成され、絶縁皮膜２は、テープ基材５上のボ
ンディングパッド１０の部分及びこれよりさらに内側の
領域には形成されない。
【０００８】そして、このＴＡＢテープ１を用いて図６
に示す半導体装置を製造する場合は、上記テープ基材５
の配線パターン３の設けられていない面（反対面）に、
接着剤６を介して半導体チップ７を貼り付け、半導体チ
ップ７の電極８とＴＡＢテープのボンディングパッド１
０とを金ワイヤから成るボンディングワイヤ９にて電気
的に接続する。
【０００９】次に、このワイヤボンディングによる接続
部つまりボンディングリードの部分をモールド樹脂１１
により封止した後、リフロー処理により形成された半田
ボール１３を、半田ボール用ビアホール１２にアレイ状
に配設する形で、半田ボール取り付け用パッド３０に取
り付ける。
【００１０】この半導体装置によれば、半導体チップ７
の素子形成面を載せるテープ基材面と反対の側の面に配
線パターンたる配線パターン３を設けているので、半導
体チップ７の素子電極８と配線パターン３とをウインド
ウホール１５内を通るボンディングワイヤ９で接合する
ことが可能となる。したがって半導体チップ７の外周側
を回すことなくボンディングワイヤ９を配設することが
でき、これによりボンディングワイヤ９の配線スペース
を半導体チップ７の外周側に確保する必要がなくなるこ
とから、装置全体の小型・薄型化を図ることができる。
また、ワイヤ接合を行えることから、ボンディングワイ
ヤ９によって半導体素子と基板との間の熱膨張率の差を
吸収することができ、これにより高価なセラミックス基
板でなく安価な樹脂基板を使用することが可能となる等
の利点が得られる。
【００１１】
【発明が解決しようとする課題】しかしながら、ボンデ
ィングリードの部分をモールド樹脂により封止する時
に、当該モールド樹脂がＰＳＲパターン上を伝わり、半
田ボール用ビアホール（ＰＳＲビア）まで流れ込んでし
まう現象が発生し、これにより、半田ボールが欠落する
不良が発生することが分かった。
【００１２】そこで、本発明の目的は、上記課題を解決
し、モールド樹脂が半田ボール用ビアホールの部分に流
れ込む現象を防止するように構成したＢＧＡ型半導体装
置を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明のＢＧＡ型半導体装置は、樹脂製絶縁フィル
ムから成るテープ基材の片面に金属箔で配線パターンを
形成し、この配線パターンの一端部に半導体接続用のボ
ンディングパッドを形成するとともに、他端部又は中途
部に半田ボール取り付け用パッドを形成し、半田ボール
取り付け用パッドの領域の配線パターン面上に、半田ボ
ール用ビアホールを残して絶縁皮膜を形成し、さらにワ
イヤボンディングを行うためのウインドウホールを形成
してＢＧＡ型インターポーザを構成し、前記インターポ
ーザには、前記絶縁皮膜の厚味を部分的に厚く構成し
て、半田ボール用ビアホールへのモールド樹脂の流れ込
みを阻止する堰部を設け、前記インターポーザのテープ
基材上に半導体素子を搭載し、前記ウインドウホールを
介して半導体素子の電極とボンディングパッドとをワイ
ヤボンディングし、それらを前記ウインドウホールに注
入したモールド樹脂にて封止し、且つそのモールド樹脂
の半田ボール用ビアホールへの流れ込みを前記堰部で阻
止し、さらに前記半田ボール取り付けパッドに半田ボー
ルを取り付けて構成したものである（請求項１）。
【００１４】この構成によれば、インターポーザの絶縁
皮膜には、その絶縁皮膜の厚味を部分的に厚く構成し
て、半田ボール用ビアホールへのモールド樹脂の流れ込
みを阻止する堰部が設けられているので、ワイヤボンデ
ィングに用いたウインドウホールにモールド樹脂を注入
して封止する際、そのモールド樹脂がウインドウホール
側から半田ボール取り付けパッドの存在する半田ボール
用ビアホールへ流れ込もうとする事態となった場合で
も、その流れ込みが上記堰部で阻止される。換言すれ
ば、上記堰部が、半田ボール用ビアホールへのモールド
樹脂の流れ込みを阻止するダム部として機能する。この
ため半田ボール取り付けパッドはモールド樹脂で覆われ
ることなく露出した状態に維持されることから、半田ボ
ール取り付けパッドに取り付けた半田ボールが欠落する
という不良の発生が防止される。
【００１５】本発明においては、前記堰部が前記ボンデ
ィングパッドと半田ボール用ビアホールとの間に設けら
れるのが最も効果的である（請求項２）。
【００１６】また、前記インターポーザが、テープ基材
にポリイミド樹脂を用い、前記金属箔に銅箔を用い、そ
して前記絶縁皮膜にソルダーレジストを用いたＴＡＢテ
ープから成る形態とすること好ましい（請求項３）。
【００１７】また、本発明において、上記堰部は、直線
状、波線状、破線状などの種々の形態で設けることがで
きる。即ち、第１は、前記堰部が、前記絶縁皮膜の厚味
を部分的に厚く構成した起立壁であって、前記ウインド
ウホールに沿って直線状に配設した起立壁から成る形態
である（請求項４）。第２は、前記堰部が、前記絶縁皮
膜の厚味を部分的に厚く構成した起立壁であって、前記
ウインドウホールに沿って波線状に配設した起立壁から
成る形態である（請求項５）。第３は、前記堰部が、前
記起立壁を構成する複数の独立壁部分から成り、それら
の独立壁部分が破線状に連続している形態である（請求
項６）。
【００１８】また、前記堰部として起立壁を設ける代わ
りに、前記絶縁皮膜の厚味を部分的にゼロとした溝部を
設けた形態とすることもできる（請求項７）。
【００１９】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
【００２０】図１は、ＬＳＩチップと外部端子間のイン
タポーザとしてフォトソルダーレジスト（ＰＳＲ）が２
層構造のＴＡＢテープを用いた、第１の実施形態に係る
ＢＧＡ型半導体装置の断面図であり、図２はこれに用い
たＢＧＡ型ＴＡＢテープをフォトソルダーレジスト側か
ら見た部分平面図である。
【００２１】図１に示すＢＧＡ型半導体装置は、インタ
ポーザとして次のように構成したＴＡＢテープを用いて
構成されている。
【００２２】即ち、図示の半導体装置に使用されるＴＡ
Ｂテープ１は、ポリイミド樹脂製絶縁フィルムから成る
テープ基材５の片面に接着剤４によって金属箔たる銅箔
を接着し、この銅箔をフォトエッチングすることにより
形成した配線パターン３であって、その配線パターン３
の一端部に半導体接続用のボンディングパッド１０を形
成するとともに、他端部又は中途部に半田ボール取り付
け用パッド３０を形成した配線パターン３を有する。ま
た、半田ボール取り付け用パッド３０の領域の配線パタ
ーン面上には、印刷により形成したフォトソルダーレジ
ストから成る絶縁皮膜２であって、前記半田ボール取り
付け用パッド３０と対応する半田ボール用ビアホール１
２を残す所定のパターン（ＰＳＲパターン）にて設けた
絶縁皮膜２を有する。この絶縁皮膜２が覆っているのは
半田ボール取り付け用パッド３０の領域の配線パターン
面であり、ボンディングパッド１０の部分及びそれより
内側の部分は覆っておらず、従ってボンディングパッド
１０は半田ボール取り付け用パッド３０と同様に露出さ
れた状態になっている。
【００２３】このＴＡＢテープ１には、さらに、上記絶
縁皮膜（ソルダーレジストＰＳＲ）２における所定パタ
ーンの厚味を、前記ボンディングパッド１０と半田ボー
ル用ビアホール（ＰＳＲビア）１２との間で、部分的に
厚く構成して、半田ボール用ビアホール１２へのモール
ド樹脂１１の流れ込みを阻止する堰部２０が設けられて
いる。この堰部２０はダム部１４（ＰＳＲダム）として
機能するもので、具体的には、２層構造のソルダーレジ
スト部分で構成されている。即ち、この堰部２０は、下
層のソルダーレジストから成る絶縁皮膜２の印刷、露
光、現像を行った後、再度その上にソルダーレジストを
印刷、露光、現像する事により形成される起立壁２１で
あって、図２に示すようにモールド樹脂部（モールド樹
脂１１）と半田ボール用ビアホール（ＰＳＲビア）１２
との間にウインドウホール（１５）の長手方向に沿って
直線状に配設された起立壁２１によって構成されてい
る。この実施形態では、起立壁２１はウインドウホール
（１５）の両側にそれぞれ設けられている。
【００２４】次に、上記テープ基材５、接着剤（銅箔接
着用）４、配線パターン３、絶縁皮膜２及び堰部２０か
ら成るＴＡＢテープ１、或いはさらに半導体チップ搭載
用の接着剤６を設けたＴＡＢテープ１には、半導体素子
とワイヤボンディングを行うための接続用ウインドウホ
ール１５が打ち抜きにより形成され、以てＢＧＡ型イン
ターポーザとしてのＴＡＢテープ１が完成される。この
ウインドウホール１５を中心としてみた場合、ＴＡＢテ
ープ１は、そのテープ基材５の片面上に、半導体チップ
７とワイヤボンディングを行うための接続用のウインド
ウホール予定部を定め、このウインドウホール予定部の
両側に金属箔で配線パターン３を形成し、この各配線パ
ターン３のウインドウホール予定部に近い側の一端部に
半導体接続用のボンディングパッド１０を形成するとと
もに、他端部又は中途部に半田ボール取り付け用パッド
３０を形成し、半田ボール取り付け用パッド３０の領域
の配線パターン面上に絶縁皮膜２を形成した構造とな
り、その後、ウインドウホール予定部に沿って打ち抜か
れてウインドウホール１５が形成される。
【００２５】次に、上記インターポーザを用いて半導体
装置を組み立てる。この半導体装置では、銅箔パターン
の存在しないテープ基材５上に半導体チップ７をエラス
トマ系接着剤６で貼り付けてあり、ウインドウホール１
５を介してボンディングパッド４と半導体チップ７の電
極８とを金ワイヤから成るボンディングワイヤ９でワイ
ヤボンディングして電気的に接続し、それらの接続部を
モールド樹脂１１で封止し、さらに半田ボール取り付け
パッド３０に、リフロー処理により形成された半田ボー
ル１３を取り付けて、アレイ状に配設し、ＢＧＡ型半導
体装置を作成した。
【００２６】上記ワイヤボンディングによる接続部の封
止処理は、モールド樹脂１１をウインドウホール１５に
注入することで行う。その際、ボンディングパッド１０
と半田ボール用ビアホール１２との間には、絶縁皮膜２
の厚味を部分的に厚く構成して、半田ボール用ビアホー
ル１２へのモールド樹脂の流れ込みを阻止する堰部２０
が設けられているので、ウインドウホール１５に注入し
たモールド樹脂１１がウインドウホール１５側から半田
ボール用ビアホール１２へ流れ込もうとした場合でも、
その流れ込みが上記堰部２０で阻止される。このため半
田ボール用ビアホール１２の底部に存在する半田ボール
取り付けパッド３０がモールド樹脂１１で覆われてしま
うことがなくなり、常に露出した状態に維持される。よ
って、これに取り付けた半田ボール１３が欠落するとい
う不良の発生が防止される。
【００２７】＜他の実施形態、変形例＞上記実施形態で
は、ソルダーレジストの印刷により所定パターンの絶縁
皮膜２を形成した後、その上に再度部分的にソルダーレ
ジストを印刷することにより、ウインドウホール１５に
沿った直線状の起立壁２１から成る堰部２０を形成し、
モールド樹脂の流れ込み阻止するダム部１４とした。し
かし、このソルダーレジストの２層構造による堰部２０
の形成は、直線状の他、波線状、破線状などの種々の起
立壁の形態にて印刷して設けることができ、それぞれモ
ールド樹脂の流れ出しを阻止するダム部として機能させ
ることができる。
【００２８】図３は、絶縁皮膜２の厚味を部分的に厚く
することで構成される起立壁２２を、ウインドウホール
１５に沿って波線状に配設することにより、上記堰部２
０を構成した実施形態であり、１つの半田ボール用ビア
ホール１２に対して、起立壁２２の１つの湾曲した防壁
部が対応するように構成されている。
【００２９】また、図４は、上記起立壁２１又は２２を
複数の小部分に区分した形の複数の独立壁部分２３を、
破線状に連続しているように配設して、上記堰部２０を
構成した実施形態を示すものであり、１つの半田ボール
用ビアホール１２に対して、１つの独立壁部分２３が対
応するように構成されている。
【００３０】また、２層構造のソルダーレジストにより
堰部２０としての起立壁を設ける代わりに、図５に示す
ように、上記ソルダーレジストの絶縁皮膜２の厚味を部
分的にゼロとすることにより、溝部２４を設け、この溝
部２４により、封止部のモールド樹脂１１が半田ボール
用ビアホール１２へ流れ込むのを阻止するダム部１４と
した形態とすることもできる。図５の実施形態では、ソ
ルダーレジストを線状に印刷しないこと、若しくはソル
ダーレジストを線状に薄くすることにより、ソルダーレ
ジストの存在しない溝部２４又はソルダーレジストの薄
肉部による溝部２４を形成し、この溝部２４にモールド
樹脂１１が流れるように仕向けることによって、半田ボ
ール用ビアホール（ＰＳＲビア）１２への流れ込みを防
止するようにしている。なお、この溝部２４も、複数の
独立溝部分が破線状に連続しているように形成すること
もできる。
【００３１】
【発明の効果】以上説明したように本発明によれば、絶
縁皮膜の厚味を部分的に厚く構成して、半田ボール用ビ
アホールへのモールド樹脂の流れ込みを阻止する堰部又
は溝部を設けているので、ワイヤボンディングに用いた
ウインドウホールにモールド樹脂を注入して封止する
際、そのモールド樹脂がウインドウホール側から半田ボ
ール用ビアホールへ流れ込もうとする事態となった場合
でも、その流れ込みが上記堰部又は溝部で阻止される。
換言すれば、上記堰部又は溝部が、半田ボール用ビアホ
ールへのモールド樹脂の流れ込みを阻止するダム部とし
て機能する。このため半田ボール取り付けパッドが露出
した状態に維持されることから、半田ボール取り付けパ
ッドに取り付けた半田ボールが欠落するという不良の発
生を防止することができる。
【００３２】また、モールド樹脂の半田ボール用ビアホ
ールへの流れ込みを防止する事により、半導体装置の組
み立ての際の歩留りを向上させ、生産性を改善すること
ができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＢＧＡ型半導体
装置の断面図である。
【図２】図１で用いたＢＧＡ型ＴＡＢテープの一部分
を、ＰＳＲ側から見た平面図である。
【図３】本発明の他の実施形態であるＰＳＲダムを波線
状に配設した半導体装置のＢＧＡ型ＴＡＢテープの部分
平面図である。
【図４】本発明の別の実施形態であるＰＳＲダムを破線
状に配設した半導体装置のＢＧＡ型ＴＡＢテープの部分
平面図である。
【図５】本発明のさらに別の実施形態である、ＰＳＲを
線状に印刷しないＰＳＲパターンを持つＴＡＢテープを
使用した半導体装置の断面図である。
【図６】従来のＴＡＢテープを用いた半導体装置の断面
図である。
【図７】従来の半導体装置に用いたＴＡＢテープをＰＳ
Ｒ側から見た平面図である。
【符号の説明】
１ ＴＡＢテープ ２ 絶縁皮膜（ＰＳＲパターン） ３ 配線パターン ４ 接着剤（銅箔接着用） ５ テープ基材 ６ 接着剤（半導体チップ搭載用） ７ 半導体チップ ８ 素子電極 ９ ボンディングワイヤ １０ ボンディングパッド １１ モールド樹脂 １２ 半田ボール用ビアホール（ＰＳＲビア） １３ 半田ボール １４ ダム部 １５ ウインドウホール ２０ 堰部 ２１ 起立壁 ２２ 起立壁 ２３ 独立壁部分 ２４ 溝部 ３０ 半田ボール取り付け用パッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 一宣 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 Ｆターム(参考） 4M109 AA01 BA04 CA05 DB07 5F061 AA01 BA03 CA06

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】樹脂製絶縁フィルムから成るテープ基材の
    片面に金属箔で配線パターンを形成し、この配線パター
    ンの一端部に半導体接続用のボンディングパッドを形成
    するとともに、他端部又は中途部に半田ボール取り付け
    用パッドを形成し、半田ボール取り付け用パッドの領域
    の配線パターン面上に、半田ボール用ビアホールを残し
    て絶縁皮膜を形成し、さらにワイヤボンディングを行う
    ためのウインドウホールを形成してＢＧＡ型インターポ
    ーザを構成し、 前記インターポーザには、前記絶縁皮膜の厚味を部分的
    に厚く構成して、半田ボール用ビアホールへのモールド
    樹脂の流れ込みを阻止する堰部を設け、 前記インターポーザのテープ基材上に半導体素子を搭載
    し、前記ウインドウホールを介して半導体素子の電極と
    ボンディングパッドとをワイヤボンディングし、それら
    を前記ウインドウホールに注入したモールド樹脂にて封
    止し、且つそのモールド樹脂の半田ボール用ビアホール
    への流れ込みを前記堰部で阻止し、さらに前記半田ボー
    ル取り付けパッドに半田ボールを取り付けて構成したこ
    とを特徴とするＢＧＡ型半導体装置。
  2. 【請求項２】前記堰部が前記ボンディングパッドと半田
    ボール用ビアホールとの間に設けられていることを特徴
    とする請求項１記載のＢＧＡ型半導体装置。
  3. 【請求項３】前記インターポーザが、前記テープ基材に
    ポリイミド樹脂を用い、前記金属箔に銅箔を用い、そし
    て前記絶縁皮膜にソルダーレジストを用いたＴＡＢテー
    プから成ることを特徴とする請求項１又は２記載のＢＧ
    Ａ型半導体装置。
  4. 【請求項４】前記堰部が、前記絶縁皮膜の厚味を部分的
    に厚く構成した起立壁であって、前記ウインドウホール
    に沿って直線状に配設した起立壁から成ることを特徴と
    する請求項１、２又は３記載のＢＧＡ型半導体装置。
  5. 【請求項５】前記堰部が、前記絶縁皮膜の厚味を部分的
    に厚く構成した起立壁であって、前記ウインドウホール
    に沿って波線状に配設した起立壁から成ることを特徴と
    する請求項１、２又は３記載のＢＧＡ型半導体装置。
  6. 【請求項６】前記堰部が、前記起立壁を構成する複数の
    独立壁部分から成り、それらの独立壁部分が破線状に連
    続していることを特徴とする請求項４又は５記載のＢＧ
    Ａ型半導体装置。
  7. 【請求項７】前記堰部として起立壁を設ける代わりに、
    前記絶縁皮膜の厚味を部分的にゼロとした溝部を設けた
    ことを特徴とする請求項４、５又は６記載のＢＧＡ型半
    導体装置。
JP2000180731A 2000-06-12 2000-06-12 Ｂｇａ型半導体装置 Pending JP2001358258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000180731A JP2001358258A (ja) 2000-06-12 2000-06-12 Ｂｇａ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000180731A JP2001358258A (ja) 2000-06-12 2000-06-12 Ｂｇａ型半導体装置

Publications (1)

Publication Number Publication Date
JP2001358258A true JP2001358258A (ja) 2001-12-26

Family

ID=18681760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000180731A Pending JP2001358258A (ja) 2000-06-12 2000-06-12 Ｂｇａ型半導体装置

Country Status (1)

Country Link
JP (1) JP2001358258A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359342A (ja) * 2001-05-31 2002-12-13 Dainippon Printing Co Ltd マルチチップモジュール用の中間基板
JP2008159911A (ja) * 2006-12-25 2008-07-10 Shinko Electric Ind Co Ltd 実装基板及び電子装置
KR100922714B1 (ko) 2007-11-15 2009-10-22 주식회사 심텍 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판 및그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359342A (ja) * 2001-05-31 2002-12-13 Dainippon Printing Co Ltd マルチチップモジュール用の中間基板
JP2008159911A (ja) * 2006-12-25 2008-07-10 Shinko Electric Ind Co Ltd 実装基板及び電子装置
KR101407564B1 (ko) * 2006-12-25 2014-06-13 신꼬오덴기 고교 가부시키가이샤 실장기판 및 전자장치
KR100922714B1 (ko) 2007-11-15 2009-10-22 주식회사 심텍 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판 및그 제조방법

Similar Documents

Publication Publication Date Title
JP3546131B2 (ja) 半導体チップパッケージ
KR100780829B1 (ko) 반도체 장치용 테이프 캐리어 및 그것을 이용한 반도체 장치
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
US5847458A (en) Semiconductor package and device having heads coupled with insulating material
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
JP2002110898A (ja) 半導体装置
JPH10321672A (ja) 半導体装置及びその製造方法
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
JP2005317998A (ja) 半導体装置
JPH09260436A (ja) 半導体装置
US6936922B1 (en) Semiconductor package structure reducing warpage and manufacturing method thereof
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JPH0846079A (ja) 半導体装置
US7315086B2 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
JP2002217354A (ja) 半導体装置
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP3529915B2 (ja) リードフレーム部材及びその製造方法
KR20020065705A (ko) 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
JP2001358258A (ja) Ｂｇａ型半導体装置
JPH11191571A (ja) 半導体装置およびその製造方法
JP2001358253A (ja) Ｂｇａ型半導体装置
JP3699271B2 (ja) 半導体パッケージ及びその製造方法
US11670574B2 (en) Semiconductor device
KR100324633B1 (ko) 반도체장치
JP3912888B2 (ja) パッケージ型半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040817