KR100337460B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100337460B1
KR100337460B1 KR1019980046572A KR19980046572A KR100337460B1 KR 100337460 B1 KR100337460 B1 KR 100337460B1 KR 1019980046572 A KR1019980046572 A KR 1019980046572A KR 19980046572 A KR19980046572 A KR 19980046572A KR 100337460 B1 KR100337460 B1 KR 100337460B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
input
board sheet
polyimide layer
Prior art date
Application number
KR1019980046572A
Other languages
English (en)
Other versions
KR20000028367A (ko
Inventor
심일권
박창규
한병준
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980046572A priority Critical patent/KR100337460B1/ko
Priority to JP11157963A priority patent/JP2000138317A/ja
Priority to US09/422,115 priority patent/US6489667B1/en
Publication of KR20000028367A publication Critical patent/KR20000028367A/ko
Application granted granted Critical
Publication of KR100337460B1 publication Critical patent/KR100337460B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로, 최종 입출력단자인 솔더볼이 반도체칩상의 외주연에도 위치하는 팬아웃형 반도체 장치에서 반도체칩의 작동중 발생하는 열을 외부로 신속히 방출시키기 위해, 상면에 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 상부에 그 반도체칩의 상면 넓이보다 넓은 폴리이미드층이 접착제로 접착되어 있고, 상기 폴리이미드층 상면에는 구리 재질의 본드핑거, 연결부 및 솔더볼랜드의 회로패턴이 형성되어 있으며, 상기 본드핑거 및 솔더볼랜드를 제외한 폴리이미드층 상부에는 커버코오트가 코팅되어 있되, 상기 반도체칩의 입출력패드와 대응되는 영역에는 소정의 관통부가 형성되어 있는 회로기판시트와; 상기 반도체칩의 입출력패드 및 회로기판시트의 본드핑거를 전기적으로 연결하는 도전성와이어와; 상기 반도체칩의 저면에 부착되어 반도체칩의 작동중 발생하는 열을 공기중으로 방출하는 히트스프레더와; 상기 관통부 내측의 도전성와이어 및 반도체칩의 입출력패드를 외부 환경으로부터 보호하기 위해 상기 관통부 내측에 충진되고, 또한 반도체칩 및 히트스프레더의 측부와 회로기판시트의 저면 사이를 감싸는 봉지재와; 상기 회로기판시트의 솔더볼랜드에 융착되어 차후 마더보드에 실장되는 솔더볼을 포함하여 이루어진 반도체 장치.

Description

반도체 장치
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게 설명하면 최종 입출력단자인 솔더볼이 반도체칩상의 외주연에도 위치하는 팬아웃형 반도체 장치에서 반도체칩의 작동중 발생하는 열을 외부로 신속히 방출시킬 수 있는 반도체 장치에 관한 것이다.
최근의 반도체 장치는 반도체칩의 경박단소화 추세에 따라 그 반도체칩을 마더보드(Mother board)상에 지지시켜 주는 동시에 입출력신호를 매개해주는 반도체 장치의 크기도 반도체칩의 크기와 유사한 칩싸이즈(Chip size) 반도체 장치의 형태로 전환되고 있다.
이러한 칩싸이즈 반도체 장치의 한 예를 도1에 도시하였으며, 이것의 구조를 간단히 설명하면 다음과 같다.
도1은 유연성 회로기판시트를 이용한 칩싸이즈반도체 장치(100')로서, 상면의 둘레에 다수의 입출력패드(41')가 구비된 반도체칩(40')과, 상기 반도체칩(40')의 입출력패드(41') 내측면에 접착된 접착제(21')와, 상기 접착제(21') 상면에 폴리이미드층(12')이 접착되고, 상기 폴리이미드층(12')상에는 본드핑거(13'), 연결부(14') 및 솔더볼랜드(15') 등의 도전성 회로패턴이 형성되어 있으며, 상기 본드핑거(13') 및 솔더볼랜드(15')를 제외한 상면에 코팅된 커버코오트(16')로 이루어진 회로기판시트(10')와, 상기 반도체칩(40')의 입출력패드(41')와 회로기판시트(10')의 본드핑거(13')를 연결하는 도전성와이어(50')와, 상기 회로기판시트(10')의 솔더볼랜드(15')에 융착되어 마더보드(도시되지 않음)에 실장되는 솔더볼(70')과, 상기 반도체칩(40')의 입출력패드(41')에 연결된 도전성와이어(50')를 외부의 환경으로부터 보호하기 위해 봉지한 봉지재(60')로 이루어져 있다.
이러한 칩싸이즈 반도체 장치(100')의 제조 방법은 웨이퍼 상태에서 회로기판시트를 웨이퍼 모양과 동일한 상태로 접착제를 개재하여 접착시키는 라미네이션(Lamination) 단계와, 상기 단계를 완료한 웨이퍼에 도전성와이어를 연결시켜 주는 와이어본딩 단계와, 와이어본딩된 부분을 보호하기 위해 봉지재로 봉지하는 봉지 단계와, 입출력패드를 외부로 연결시켜 주기 위하여 웨이퍼에 붙어 있는 회로기판시트의 상면에 솔더볼을 융착하는 솔더볼 융착 단계와, 낱개의 반도체 장치로 분리시켜주는 소잉 단계로 이루어져 있다.
그러나 최근에는 반도체칩의 집적 기술 발달로 반도체칩 상에 형성되는 입출력패드가 증가하는 추세에 있다. 따라서 반도체 장치에 형성되는 솔더볼의 갯수도 증가 추세에 있으나, 상기와 같은 칩싸이즈 반도체 장치의 회로기판시트에 형성 및 융착될 수 있는 솔더볼의 갯수에는 한계가 있다.
한편, 상기 반도체 장치의 회로기판시트 넓이를 반도체칩의 상면 넓이보다 크게 할 경우에는 상기 회로기판시트가 유연하기 때문에 그 외곽면이 쉽게 휘는 단점이 있으며, 또한 반도체칩의 외주연에 위치된 회로기판시트에 솔더볼이 융착될 경우 이 솔더볼을 회로기판시트가 확고하게 지지시켜 주지 못하는 문제점이 있다.
또한 최근에는 반도체칩의 집적도 및 동작 주파수가 커짐으로써 반도체칩으로부터 대량의 열이 발생하지만 이와 같은 열을 외부로 흡수하여 방출시킬 수 있는 구조가 개시되어 있지 않음으로써 반도체 장치의 전기적 성능을 저하시킴은 물론 반도체 장치의 오동작을 유발하고 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 발명한 것으로, 반도체칩상의 외주연에도 솔더볼을 위치시켜 종래보다 많은 수의 솔더볼을 확보하는데 있다.
본 발명의 다른 목적은 별도의 보강제 부착없이도 회로기판시트의 휨 현상을 방지함은 물론 그 상부에 융착된 솔더볼을 확고하게 지지할 수 있는 반도체 장치를 제공하는데 있다.
본 발명의 또다른 목적은 반도체칩의 열을 외부로 신속하게 방출함으로써 반도체칩의 전기적 성능을 전혀 저하시키지 않음은 물론 반도체칩의 오동작을 억제하는데 있다.
도1은 종래의 반도체 장치를 도시한 부분 절개 사시도이다.
도2a 및 도2b는 본 발명에 의한 반도체 장치의 한 실시예를 도시한 단면도이다.
도3a 및 도3b는 본 발명에 의한 반도체 장치의 다른 실시예를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
100,101,102,103 ; 본 발명에 의한 반도체 장치
100' ; 종래의 반도체 장치 10 ; 회로기판시트
12 ; 폴리이미드층(Polyimide layer) 13 ; 본드핑거(Bond finger)
14 ; 연결부
15 ; 솔더볼랜드(Solder ball land)
16 ; 커버코오트(Cover coat) 17 ; 관통부
21 ; 접착제
30 ; 히트스프레더(Heat spreader) 40 ; 반도체칩
41 ; 입출력패드(Pad)
50 ; 도전성와이어(Conductive wire) 60 ; 봉지재
70 ; 솔더볼
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 장치는 상면에 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 상부에 그 반도체칩의 상면 넓이보다 넓은 폴리이미드층이 접착제로 접착되어 있고, 상기 폴리이미드층 상면에는 구리 재질의 본드핑거, 연결부 및 솔더볼랜드의 회로패턴이 형성되어 있으며, 상기 본드핑거 및 솔더볼랜드를 제외한 폴리이미드층 상부에는 커버코오트가 코팅되어 있되, 상기 반도체칩의 입출력패드와 대응되는 영역에는 소정의 관통부가 형성되어 있는 회로기판시트와; 상기 반도체칩의 입출력패드 및 회로기판시트의 본드핑거를 전기적으로 연결하는 도전성와이어와; 상기 반도체칩의 저면에 부착되어 반도체칩의 작동중 발생하는 열을 공기중으로 방출하는 히트스프레더와; 상기 관통부 내측의 도전성와이어 및 반도체칩의 입출력패드를 외부 환경으로부터 보호하기 위해 상기 관통부 내측에 충진되고, 또한 반도체칩 및 히트스프레더의 측부와 회로기판시트의 저면 사이를 감싸는 봉지재와; 상기 회로기판시트의 솔더볼랜드에 융착되어 차후 마더보드에 실장되는 솔더볼을 포함하여 이루어진 것을 특징으로 한다.
이와 같이 하여 본 발명에 의한 반도체 장치는 별도의 보강제없이 반도체칩 및 히트스프레더 측부와 회로기판시트의 저면을 봉지재가 감싸고 있음으로써 회로기판시트를 상기 봉지재가 지지하여 회로기판시트의 휨 현상을 방지함은 물론 그 상면에 융착된 솔더볼을 확고하게 지지하게 된다.
또한 최근의 반도체칩은 집적도 및 동작 주파수가 커짐으로써 대량의 열이 발생하여도 상기 반도체칩의 저면에 부착된 히트스프레더로 인해 그 열이 외부로 신속히 방출되어 반도체칩의 전기적 성능을 저하시키지 않게 되고, 더불어 그 반도체칩의 오동작을 억제하게 된다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 및 도2b는 본 발명에 의한 반도체 장치(100,101)의 한 실시예를 도시한 단면도이고, 도3a 및 도3b는 본 발명에 의한 반도체 장치(102,103)의 다른 실시예를 도시한 단면도로서 도2a 및 도2b를 중심으로 본 발명에 의한 반도체 장치의 구성 및 작용을 설명한다.
도시된 바와 같이 상면의 가장자리에 입출력패드(41)가 형성된 반도체칩(40)이 위치되어 있다. 상기 반도체칩(40)의 상면에는 접착제(21)가 개재된채 회로기판시트(10)가 접착되어 있으며 이를 좀더 상세히 설명하면 다음과 같다.
상기 회로기판시트(10)는 상기 반도체칩(40)의 상면 넓이보다 넓게 상기 접착제(21)와 접착되는 폴리이미드층(12)이 위치되어 있고, 상기 폴리이미드층(12)상에는 구리(Cu) 재질의 본드핑거(13), 연결부(14) 및 솔더볼랜드(15) 등의 회로패턴이 형성되어 있다. 물론 상기 본드핑거(13)에는 차후 도전성와이어(50)와의 양호한 본딩을 위해 은(Ag)이 도금되어 있고, 상기 솔더볼랜드(15)에는 차후 솔더볼(70)의 양호한 융착을 위해 금(Au) 및 니켈(Ni)이 도금되어 있다. 또한 상기 폴리이미드층(12)상의 본드핑거(13) 및 솔더볼랜드(15)를 제외한 상면 전체는 절연성의 커버코오트(16)로 코팅되어 회로기판시트(10)가 외부의 먼지, 습기 및 기계적 접촉 등으로부터 보호될 수 있도록 되어 있다. 한편, 상기 회로기판시트(10)에는 반도체칩(40)의 입출력패드(41)와 대응되는 영역에 소정의 관통부(17)가 펀칭(Punching), 에칭(Etching), 레이저(Laser) 등의 수단에 의해 형성되어 있다.
다음으로 상기 반도체칩(40)의 입출력패드(41)와 회로기판시트(10)의 본드핑거(13)는 도전성와이어(50) 즉, 골드와이어(Au wire)나 알루미늄와이어(Al wire)에 의해 전기적으로 연결되어 있다.
또한, 상기 반도체칩(40)의 저면에는 반도체칩(40)의 작동중 발생하는 열을 외부의 공기중으로 신속히 방출하기 위해 열도전성이 우수한, 예를 들면 구리(Cu)나 알루미늄(Al)으로 제조된 히트스프레더(30)가 부착되어 있다. 상기 히트스프레더(30)는 적어도 반도체칩(40)의 저면 넓이보다 넓게 형성하는 것이 바람직하며 이후 설명할 봉지재(60) 영역보다 하부로 더 돌출되도록 하는 것이 열방출 측면에서 바람직하다.
다음으로 상기 관통부(17) 내측의 도전성와이어(50) 및 반도체칩(40)의 입출력패드(41)를 외부 환경으로부터 보호하기 위해 상기 관통부(17) 내측에 봉지재(60) 바람직하기로는 액상 봉지재(Glop top)가 충진되어 있다. 또한 상기 반도체칩(40) 및 히트스프레더(30)의 측부와 회로기판시트(10)의 저면을 봉지재(60) 바람직하기로는 에폭시 몰딩 컴파운드(Epoxy molding compound)가 감싸고 있음으로써 회로기판시트(10)를 지지하여 회로기판시트(10)의 휨 현상을 억제한다.
마지막으로 상기 회로기판시트(10)의 솔더볼랜드(15)에는 차후 마더보드(Mother board, 도시되지 않음)에 실장되어 반도체칩(40)의 신호 또는 마더보드의 신호를 매개하는 솔더볼(70)이 융착되어 있다. 상기 솔더볼(70)은 바람직하기로 회로기판(10)의 솔더볼랜드(15)에 안착시킨 후 고온의 퍼니스(Furnace)에서 재용융시킴으로써 융착 작업을 진행한다.
여기서 도2b에 도시된 반도체 장치는 스트립(Strip) 단위로 반도체칩(40)의 측부 및 회로기판시트(10)의 저면에 봉지재(60)를 봉지한 후 회로기판시트(10) 및 봉지재(60)를 동시에 소잉(Sawing)함으로써 제조된 반도체 장치이다.
또한 도3a 및 도3b에 도시된 반도체 장치(102,103)는 반도체칩(40)의 입출력패드(41)가 중앙부근에 형성된 경우의 실시예이며, 대부분의 구조는 도2a 및 도2b와 유사함으로 그 설명을 생략한다.
이와 같이 본 발명에 의한 반도체 장치(100,101,102,103)는 반도체칩(40)상의 외주연에도 회로기판시트(10)가 위치하고, 그 상면에는 솔더볼(70)이 융착됨으로써 종래보다 많은 수의 솔더볼을 확보할 수 있게 된다.
또한 반도체칩(40) 및 히트스프레더(30)의 측부와 회로기판시트(10) 저면에 봉지재(60)가 봉지되어 있음으로써 별도의 보강제가 필요없게 되는 동시에, 상기 봉지재(60)는 회로기판시트(10)를 지지함으로써 회로기판시트(10)의 휨 현상을 억제하고, 상기 회로기판시트(10)에 융착된 솔더볼(70)을 확고하게 지지할 수 있게 된다.
또한 상기 반도체칩(40)의 저면에는 히트스프레더(30)가 부착된 채 외부로 노출되어 있음으로써 반도체칩(40)의 작동중 발생되는 열을 상기 히트스프레더(30)가 외부의 공기중으로 신속히 방출하여 반도체칩(40)의 전기적 성능 저하를 억제하게 됨과 동시에 반도체칩(40)의 오동작을 방지하게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 당업자에 의해 여러가지로 변형된 실시예가 가능할 것이다.
따라서 본 발명에 의한 반도체 장치는 반도체칩상의 외주연에도 솔더볼이 위치함으로써 종래보다 많은 수의 솔더볼을 확보할 수 있는 효과가 있다.
또한 별도의 보강제없이 반도체칩 및 히트스프레더 측부와 회로기판시트의 저면을 봉지재가 감싸고 있음으로써 회로기판시트를 상기 봉지재가 지지하여 회로기판시트의 휨 현상을 방지함은 물론 그 상면에 융착된 솔더볼을 확고하게 지지하는 효과가 있다.
또한 최근의 반도체칩 집적도 및 동작 주파수가 커짐으로서 대량의 열이 발생하여도 상기 반도체칩의 저면에 부착된 히트스프레더로 인해 그 열이 외부로 신속히 방출됨으로써 반도체칩의 전기적 성능을 저하시키지 않고, 그 반도체칩의 오동작을 억제하는 효과가 있다.

Claims (1)

  1. 상면에 입출력패드가 형성된 반도체칩과;
    상기 반도체칩의 상부에 그 반도체칩의 상면 넓이보다 넓은 폴리이미드층이 접착제로 접착되어 있고, 상기 폴리이미드층 상면에는 구리 재질의 본드핑거, 연결부 및 솔더볼랜드의 회로패턴이 형성되어 있으며, 상기 본드핑거 및 솔더볼랜드를 제외한 폴리이미드층 상부에는 커버코오트가 코팅되어 있되, 상기 반도체칩의 입출력패드와 대응되는 영역에는 소정의 관통부가 형성되어 있는 회로기판시트와;
    상기 반도체칩의 입출력패드 및 회로기판시트의 본드핑거를 전기적으로 연결하는 도전성와이어와;
    상기 반도체칩의 저면에 부착되어 반도체칩의 작동중 발생하는 열을 공기중으로 방출하는 히트스프레더와;
    상기 관통부 내측의 도전성와이어 및 반도체칩의 입출력패드를 외부 환경으로부터 보호하기 위해 상기 관통부 내측에 충진되고, 또한 반도체칩 및 히트스프레더의 측부와 회로기판시트의 저면 사이를 감싸는 봉지재와;
    상기 회로기판시트의 솔더볼랜드에 융착되어 차후 마더보드에 실장되는 솔더볼을 포함하여 이루어진 반도체 장치.
KR1019980046572A 1998-10-31 1998-10-31 반도체 장치 KR100337460B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980046572A KR100337460B1 (ko) 1998-10-31 1998-10-31 반도체 장치
JP11157963A JP2000138317A (ja) 1998-10-31 1999-06-04 半導体装置及びその製造方法
US09/422,115 US6489667B1 (en) 1998-10-31 1999-10-20 Semiconductor device and method of manufacturing such device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980046572A KR100337460B1 (ko) 1998-10-31 1998-10-31 반도체 장치

Publications (2)

Publication Number Publication Date
KR20000028367A KR20000028367A (ko) 2000-05-25
KR100337460B1 true KR100337460B1 (ko) 2002-07-18

Family

ID=19556727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980046572A KR100337460B1 (ko) 1998-10-31 1998-10-31 반도체 장치

Country Status (1)

Country Link
KR (1) KR100337460B1 (ko)

Also Published As

Publication number Publication date
KR20000028367A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
US6642610B2 (en) Wire bonding method and semiconductor package manufactured using the same
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US8866280B2 (en) Chip package
US6798049B1 (en) Semiconductor package and method for fabricating the same
KR100411811B1 (ko) 반도체패키지
JP3627158B2 (ja) 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
KR100429885B1 (ko) 열방출 특성을 개선한 멀티 칩 패키지
US20040188818A1 (en) Multi-chips module package
US6489667B1 (en) Semiconductor device and method of manufacturing such device
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JPH09326450A (ja) 半導体装置およびその製造方法
KR100337460B1 (ko) 반도체 장치
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
KR100362501B1 (ko) 반도체장치
KR100533761B1 (ko) 반도체패키지
KR100337455B1 (ko) 반도체패키지
JP3418759B2 (ja) 半導体パッケージ
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR100379085B1 (ko) 반도체장치의봉지방법
KR100542672B1 (ko) 반도체패키지
KR200292794Y1 (ko) 가요성회로기판 및 이를 이용한 반도체패키지
KR20000028360A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080508

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee