JPH0794539A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0794539A JPH0794539A JP5233878A JP23387893A JPH0794539A JP H0794539 A JPH0794539 A JP H0794539A JP 5233878 A JP5233878 A JP 5233878A JP 23387893 A JP23387893 A JP 23387893A JP H0794539 A JPH0794539 A JP H0794539A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin package
- semiconductor device
- resin
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 本発明は半導体装置に関し、半導体チップの
下面と樹脂パッケージとの密着力を強力としたことを目
的とする。 【構成】 半導体チップ11はステージ12より張り出
している。半導体チップ11のステージ12より張り出
している部分の底面部分11a-111a-2は、紫外線洗
浄されて、親水性を有し且つ汚染物質が除去された清浄
な面18となっている。半導体チップ11の底面部分1
1a-1,11a-2と樹脂パッケージ16とは強力な力で
密着しているよう構成する。
下面と樹脂パッケージとの密着力を強力としたことを目
的とする。 【構成】 半導体チップ11はステージ12より張り出
している。半導体チップ11のステージ12より張り出
している部分の底面部分11a-111a-2は、紫外線洗
浄されて、親水性を有し且つ汚染物質が除去された清浄
な面18となっている。半導体チップ11の底面部分1
1a-1,11a-2と樹脂パッケージ16とは強力な力で
密着しているよう構成する。
Description
【0001】
【産業上の利用分野】本発明は半導体装置に係り、特に
半導体チップの下面が樹脂パッケージの一部により覆わ
れた構造の半導体装置に関する。
半導体チップの下面が樹脂パッケージの一部により覆わ
れた構造の半導体装置に関する。
【0002】樹脂パッケージ型の半導体装置において
は、信頼性を上げるためには、実装の際の熱ストレスに
よっても樹脂パッケージにクラックが入らないことが望
ましい。
は、信頼性を上げるためには、実装の際の熱ストレスに
よっても樹脂パッケージにクラックが入らないことが望
ましい。
【0003】近年、樹脂の成形性の向上、半導体装置の
小型化等のために、半導体チップの下面が樹脂パッケー
ジ内にむき出しとなっており樹脂パッケージの一部によ
って覆われた構造の半導体装置が提案され、実用化され
ている。
小型化等のために、半導体チップの下面が樹脂パッケー
ジ内にむき出しとなっており樹脂パッケージの一部によ
って覆われた構造の半導体装置が提案され、実用化され
ている。
【0004】この種の半導体装置においては、半導体チ
ップの下面全体がステージとダイス付けされた構成の半
導体装置に比べて、熱ストレスを受け易く、樹脂パッケ
ージの下面側にクラックが入り易い傾向にある。
ップの下面全体がステージとダイス付けされた構成の半
導体装置に比べて、熱ストレスを受け易く、樹脂パッケ
ージの下面側にクラックが入り易い傾向にある。
【0005】従って、樹脂パッケージのクラック防止の
対策は、上記の近年実用化されつつある型式の半導体装
置について特に必要とされる。
対策は、上記の近年実用化されつつある型式の半導体装
置について特に必要とされる。
【0006】
【従来の技術】図11は従来の半導体装置1を示す。
【0007】樹脂パッケージ2は、フィラーが充填され
たエポキシ樹脂製である。
たエポキシ樹脂製である。
【0008】
【発明が解決しようとする課題】樹脂パッケージ2は、
フィラーが充填されていることによって強度の向上が図
られているけれども、半導体チップ3の下面3aと樹脂
パッケージ2との密着強度が十分に高くない。このた
め、半導体装置1を回路基板上に実装するときに受ける
高い温度による樹脂パッケージ2内に吸い込まれていた
水分の気化膨張が原因で、半導体チップ3の下面3aと
樹脂パッケージ2とが剥離し、樹脂パッケージ2の下面
側の部分にクラック4が入ることが起きていた。
フィラーが充填されていることによって強度の向上が図
られているけれども、半導体チップ3の下面3aと樹脂
パッケージ2との密着強度が十分に高くない。このた
め、半導体装置1を回路基板上に実装するときに受ける
高い温度による樹脂パッケージ2内に吸い込まれていた
水分の気化膨張が原因で、半導体チップ3の下面3aと
樹脂パッケージ2とが剥離し、樹脂パッケージ2の下面
側の部分にクラック4が入ることが起きていた。
【0009】クラック4が入ると、クラック4が水分の
侵入路となり、耐湿性が低下し、半導体装置は寿命が短
くなる。
侵入路となり、耐湿性が低下し、半導体装置は寿命が短
くなる。
【0010】本発明は、上記課題を解決した半導体装置
を提供することを目的とする。
を提供することを目的とする。
【0011】
【課題を解決するための手段】請求項1の発明は、半導
体チップと、該半導体チップを封止する樹脂パッケージ
とを有し、該半導体チップの下面の全体又は一部が該樹
脂パッケージの一部によって覆われた構成の半導体装置
において、上記半導体チップが、その下面を紫外線洗浄
された後、樹脂封止されてなる構成としたものである。
体チップと、該半導体チップを封止する樹脂パッケージ
とを有し、該半導体チップの下面の全体又は一部が該樹
脂パッケージの一部によって覆われた構成の半導体装置
において、上記半導体チップが、その下面を紫外線洗浄
された後、樹脂封止されてなる構成としたものである。
【0012】請求項2の発明は、半導体チップと、該半
導体チップの略中央部分を支持するステージと、該半導
体チップ及び該ステージを封止する樹脂パッケージとを
有し、該半導体チップのうち上記ステージより張り出し
ている部分の下面が該樹脂パッケージの一部によって覆
われた構成の半導体装置において、上記半導体チップ
が、上記ステージ上にダイス付けされた状態で、その下
面を紫外線洗浄された後、樹脂封止されてなる構成とし
たものである。
導体チップの略中央部分を支持するステージと、該半導
体チップ及び該ステージを封止する樹脂パッケージとを
有し、該半導体チップのうち上記ステージより張り出し
ている部分の下面が該樹脂パッケージの一部によって覆
われた構成の半導体装置において、上記半導体チップ
が、上記ステージ上にダイス付けされた状態で、その下
面を紫外線洗浄された後、樹脂封止されてなる構成とし
たものである。
【0013】請求項3の発明は、半導体チップと、該半
導体チップの上面側に位置しているリードと、該半導体
チップ及び該リードを封止する樹脂パッケージとを有
し、該半導体チップの下面全体が該樹脂パッケージの一
部によって覆われた構成の半導体装置において、上記半
導体チップが上記リードによって支持された状態で、そ
の下面を紫外線洗浄された後、樹脂封止されてなる構成
としたものである。
導体チップの上面側に位置しているリードと、該半導体
チップ及び該リードを封止する樹脂パッケージとを有
し、該半導体チップの下面全体が該樹脂パッケージの一
部によって覆われた構成の半導体装置において、上記半
導体チップが上記リードによって支持された状態で、そ
の下面を紫外線洗浄された後、樹脂封止されてなる構成
としたものである。
【0014】
【作用】請求項1の半導体チップがその下面を紫外線洗
浄された後に樹脂封止された構成は、半導体チップの下
面と樹脂パッケージとの密着力を上げるように作用す
る。
浄された後に樹脂封止された構成は、半導体チップの下
面と樹脂パッケージとの密着力を上げるように作用す
る。
【0015】請求項2の半導体チップがその下面を紫外
線洗浄された後に樹脂封止された構成は、半導体チップ
のうちステージより張り出している部分の下面につい
て、樹脂パッケージとの密着力を上げるように作用す
る。
線洗浄された後に樹脂封止された構成は、半導体チップ
のうちステージより張り出している部分の下面につい
て、樹脂パッケージとの密着力を上げるように作用す
る。
【0016】請求項3の半導体チップがその下面を紫外
線洗浄された後に樹脂封止された構成は、半導体チップ
の下面全体と樹脂パッケージとの密着力を上げるように
作用する。
線洗浄された後に樹脂封止された構成は、半導体チップ
の下面全体と樹脂パッケージとの密着力を上げるように
作用する。
【0017】
【実施例】図1及び図2は本発明の第1実施例になる半
導体装置10を示す。
導体装置10を示す。
【0018】半導体装置10は、ステージを有するけれ
ども、ステージ12が半導体チップ11より小さいサイ
ズの構成である。
ども、ステージ12が半導体チップ11より小さいサイ
ズの構成である。
【0019】半導体装置10は、Si製の半導体チップ
11がステージ12上に銀ペースト層13により接着さ
れ、半導体チップ11とインナリード14とがワイヤ1
5により接続され、半導体チップ11、ステージ12、
ワイヤ15及びインナリード14がエポキシ樹脂製の樹
脂パッケージ16により封止され、アウタリード17が
樹脂パッケージ16より外部に突出した構造を有する。
11がステージ12上に銀ペースト層13により接着さ
れ、半導体チップ11とインナリード14とがワイヤ1
5により接続され、半導体チップ11、ステージ12、
ワイヤ15及びインナリード14がエポキシ樹脂製の樹
脂パッケージ16により封止され、アウタリード17が
樹脂パッケージ16より外部に突出した構造を有する。
【0020】ステージ12の幅寸法aは、半導体チップ
11の幅寸法bより小さく、半導体チップ11はステー
ジ12から張り出している。
11の幅寸法bより小さく、半導体チップ11はステー
ジ12から張り出している。
【0021】このため、半導体チップ11の下面11a
のうち、符号11a-1,11a-2で示す下面部分は、樹
脂パッケージ16内にむき出しになっている。
のうち、符号11a-1,11a-2で示す下面部分は、樹
脂パッケージ16内にむき出しになっている。
【0022】この下面部分11a-1,11a-2は、波長
が2537Å及び1849Åの紫外線を所定時間照射さ
れて紫外線洗浄がなされており、付着していた汚染有機
物が除去され、且つ親水性を有するように改質されてい
る。従って、この下面部分11a-1,11a-2は、親水
性を有する清浄な面18となっている。
が2537Å及び1849Åの紫外線を所定時間照射さ
れて紫外線洗浄がなされており、付着していた汚染有機
物が除去され、且つ親水性を有するように改質されてい
る。従って、この下面部分11a-1,11a-2は、親水
性を有する清浄な面18となっている。
【0023】このため、図3に示すように半導体チップ
11の下面部分11a-1,11a-2と樹脂パッケージ1
6の面19との密着力P1 は、下面部分11a-1,11
a-2が紫外線洗浄されていない場合の密着力より強いも
のとなっている。
11の下面部分11a-1,11a-2と樹脂パッケージ1
6の面19との密着力P1 は、下面部分11a-1,11
a-2が紫外線洗浄されていない場合の密着力より強いも
のとなっている。
【0024】これにより、半導体チップ11は、底面1
1aのうちステージ12より外側に張り出した部分11
a-1,11a-2が樹脂パッケージ16と強く密着し、樹
脂パッケージ16に強固に固定された状態となってい
る。20,21は半導体チップ11が樹脂パッケージ1
6と強固に固定されている部分を示す。
1aのうちステージ12より外側に張り出した部分11
a-1,11a-2が樹脂パッケージ16と強く密着し、樹
脂パッケージ16に強固に固定された状態となってい
る。20,21は半導体チップ11が樹脂パッケージ1
6と強固に固定されている部分を示す。
【0025】この構造の半導体装置10は、以下に述べ
る特長を有する。
る特長を有する。
【0026】半導体装置10の回路基板への実装時に受
ける熱によって樹脂パッケージ16内に吸湿されている
水分が気化し膨張し、このときの圧力が、半導体チップ
11をステージ12から剥離させるように作用し、及び
半導体チップ11の下面部分11a-1,11a-2を樹脂
パッケージ16から剥離させるように作用する。
ける熱によって樹脂パッケージ16内に吸湿されている
水分が気化し膨張し、このときの圧力が、半導体チップ
11をステージ12から剥離させるように作用し、及び
半導体チップ11の下面部分11a-1,11a-2を樹脂
パッケージ16から剥離させるように作用する。
【0027】半導体チップ11のステージ12への接着
力は従来と変わらないけれども、半導体チップ11と樹
脂パッケージ16の密着力は従来に比べて強力となって
いる。
力は従来と変わらないけれども、半導体チップ11と樹
脂パッケージ16の密着力は従来に比べて強力となって
いる。
【0028】このため、半導体チップ11の下面部分1
1a-1,11a-2と樹脂パッケージ16との界面剥離は
起きず、半導体チップ11の下面部分11a-1,11a
-2と樹脂パッケージ16とは密着した状態に保たれる。
このため、銀ペースト層13に応力が作用しにくく、銀
ペースト層13の割れ、半導体チップ11とステージ1
2との剥離も起きない。
1a-1,11a-2と樹脂パッケージ16との界面剥離は
起きず、半導体チップ11の下面部分11a-1,11a
-2と樹脂パッケージ16とは密着した状態に保たれる。
このため、銀ペースト層13に応力が作用しにくく、銀
ペースト層13の割れ、半導体チップ11とステージ1
2との剥離も起きない。
【0029】半導体チップ11の下面部分11a-1,1
1a-2と樹脂パッケージ16との剥離が起きず且つ半導
体チップ11とステージ12との剥離が起きない結果、
樹脂パッケージ16にクラックが生ずることもなくな
る。
1a-2と樹脂パッケージ16との剥離が起きず且つ半導
体チップ11とステージ12との剥離が起きない結果、
樹脂パッケージ16にクラックが生ずることもなくな
る。
【0030】従って、上記の半導体装置10は、従来の
ものに比べて耐湿性に優れ、長寿命となり、高い信頼性
を有する。
ものに比べて耐湿性に優れ、長寿命となり、高い信頼性
を有する。
【0031】次に上記半導体装置10の製造方法につい
て、図4及び図5を併せ参照して説明する。
て、図4及び図5を併せ参照して説明する。
【0032】 ダイス付け工程 30 半導体チップ11を銀ペーストによりステージ12上に
固定する。
固定する。
【0033】 キュア工程 31 150℃程度に約60分間加熱し、銀ペーストを硬化さ
せる。
せる。
【0034】 ワイヤ付け工程 32 ワイヤ15をボンディングする。
【0035】 紫外線洗浄工程 33 図5に示すように、波長が2537Å及び1849Åの
紫外線40を所定時間照射する。紫外線40は、半導体
チップ11のうちステージ12より外方に張り出してい
る部分の下面部分11a-1,11a-2に照射される。
紫外線40を所定時間照射する。紫外線40は、半導体
チップ11のうちステージ12より外方に張り出してい
る部分の下面部分11a-1,11a-2に照射される。
【0036】下面部分11a-1,11a-2は、付着して
いた汚染物質が除去されて清浄とされると共に、親水性
を有するように性質を変えられる。下面部分11a-1,
11a-2は、親水性を有する清浄な面18となる。
いた汚染物質が除去されて清浄とされると共に、親水性
を有するように性質を変えられる。下面部分11a-1,
11a-2は、親水性を有する清浄な面18となる。
【0037】 樹脂パッケージ成形工程 34 トランスファモールドにより、樹脂パッケージ16を成
形する。
形する。
【0038】 メッキ工程 35 アウタリード17にメッキをする。
【0039】 紫外線洗浄工程 36 上記工程33と同様に紫外線を照射し、樹脂パッケージ
16の表面に付着している汚染物質を除去する。
16の表面に付着している汚染物質を除去する。
【0040】 捺印工程 37 インクを付けたスタンパを使用して、型番等を樹脂パッ
ケージ16の上面に捺印する。
ケージ16の上面に捺印する。
【0041】ここで、樹脂パッケージ16の上面は清浄
な面となっているため、インクは良好に付着し、捺印は
鮮明になされる。
な面となっているため、インクは良好に付着し、捺印は
鮮明になされる。
【0042】 プログレ工程 38 プレスにより、アウタリード17を曲げて整形する。
【0043】以上により、図1の半導体装置10が製造
される。
される。
【0044】〔第2実施例〕図6及び図7は本発明の第
2実施例になる半導体装置50を示す。
2実施例になる半導体装置50を示す。
【0045】半導体装置50は、LOC(Lead On Chi
p) 構造を有する。
p) 構造を有する。
【0046】半導体装置50は、Si製の半導体チップ
51の上面が接着テープ52によってインナリード53
に接着され、半導体チップ51の上面の中央付近のパッ
ドとインナリード53とがワイヤ54によって接続さ
れ、半導体チップ51、インナリード53、及びワイヤ
54がエポキシ樹脂製の樹脂パッケージ55により封止
され、アウタリード56が樹脂パッケージ55より外部
に突出した構造を有する。
51の上面が接着テープ52によってインナリード53
に接着され、半導体チップ51の上面の中央付近のパッ
ドとインナリード53とがワイヤ54によって接続さ
れ、半導体チップ51、インナリード53、及びワイヤ
54がエポキシ樹脂製の樹脂パッケージ55により封止
され、アウタリード56が樹脂パッケージ55より外部
に突出した構造を有する。
【0047】半導体チップ51の下面51a全体が、樹
脂パッケージ55内にむき出しになっている。
脂パッケージ55内にむき出しになっている。
【0048】この下面51aは、波長が2537Å及び
1849Åの紫外線を所定時間照射れて紫外線洗浄がな
されており、付着していた汚染有機物が除去され、且つ
親水性を有するように改質されている。従って、この下
面51aは、親水性を有する清浄な面57となってい
る。
1849Åの紫外線を所定時間照射れて紫外線洗浄がな
されており、付着していた汚染有機物が除去され、且つ
親水性を有するように改質されている。従って、この下
面51aは、親水性を有する清浄な面57となってい
る。
【0049】このため、図8に示すように、半導体チッ
プ51の下面51a(57)と樹脂パッケージ55の面
58との密着力P2 は、底面51aが紫外線洗浄されて
いない場合の密着力より強いものとなっている。
プ51の下面51a(57)と樹脂パッケージ55の面
58との密着力P2 は、底面51aが紫外線洗浄されて
いない場合の密着力より強いものとなっている。
【0050】これにより、半導体チップ51は、下面5
1a全体が樹脂パッケージ55と強く密着し、樹脂パッ
ケージ55に強固に固定された状態となっている。59
は半導体チップ51が樹脂パッケージ55と強固に固定
されている部分である。
1a全体が樹脂パッケージ55と強く密着し、樹脂パッ
ケージ55に強固に固定された状態となっている。59
は半導体チップ51が樹脂パッケージ55と強固に固定
されている部分である。
【0051】この構造の半導体装置50は、以下の述べ
る特長を有する。
る特長を有する。
【0052】半導体装置50の回路基板への実装時に受
ける熱によって樹脂パッケージ55内に吸湿されている
水分が気化し膨張し、このときの圧力が、半導体チップ
51の底面51aと樹脂パッケージ55とを剥離させる
ように作用する。
ける熱によって樹脂パッケージ55内に吸湿されている
水分が気化し膨張し、このときの圧力が、半導体チップ
51の底面51aと樹脂パッケージ55とを剥離させる
ように作用する。
【0053】ここで、半導体チップ51と樹脂パッケー
ジ55とは従来に比べて強力となっている。
ジ55とは従来に比べて強力となっている。
【0054】このため、半導体チップ51の底面51a
と樹脂パッケージ55との界面剥離は起きず、半導体チ
ップ51の底面51aと樹脂パッケージ55とは密着し
た状態に保たれる。
と樹脂パッケージ55との界面剥離は起きず、半導体チ
ップ51の底面51aと樹脂パッケージ55とは密着し
た状態に保たれる。
【0055】この結果、樹脂パッケージ55にクラック
が生ずることもなくなる。
が生ずることもなくなる。
【0056】従って、上記の半導体装置50は、従来の
ものに比べて耐湿性に優れ、長寿命となり、高い信頼性
を有する。
ものに比べて耐湿性に優れ、長寿命となり、高い信頼性
を有する。
【0057】次に、上記半導体装置50の製造方法につ
いて、図9及び図10を併せ参照して説明する。
いて、図9及び図10を併せ参照して説明する。
【0058】 チップマウント工程 60 半導体チップ51の上面に、接着テープ52によってイ
ンナリード57を接着し、半導体チップ51がインナリ
ード53の下側にマウントされた状態とする。 ワイヤ付け工程 61 ワイヤ54をボンディングする。
ンナリード57を接着し、半導体チップ51がインナリ
ード53の下側にマウントされた状態とする。 ワイヤ付け工程 61 ワイヤ54をボンディングする。
【0059】 紫外線洗浄工程 62 図10に示すように、波長が2537Å及び1849Å
の紫外線40を所定時間照射する。紫外線40は、半導
体チップ51の下面51a全面に照射される。下面51
aは、付着していた汚染物質が除去されて清浄とされる
と共に、親水性を有するように性質を変えられる。下面
51aは、親水性を有する清浄な面57となる。
の紫外線40を所定時間照射する。紫外線40は、半導
体チップ51の下面51a全面に照射される。下面51
aは、付着していた汚染物質が除去されて清浄とされる
と共に、親水性を有するように性質を変えられる。下面
51aは、親水性を有する清浄な面57となる。
【0060】 樹脂パッケージ成形工程 63 トランスファモールドにより、樹脂パッケージ55を成
形する。
形する。
【0061】 メッキ工程 64 アウタリード56にメッキをする。
【0062】 紫外線洗浄工程 65 上記工程62と同様に紫外線を照射し、樹脂パッケージ
55の表面に付着している汚染物質を除去する。
55の表面に付着している汚染物質を除去する。
【0063】 捺印工程 66 インクを付けたスタンパを使用して、型番等を樹脂パッ
ケージ55の上面に捺印する。
ケージ55の上面に捺印する。
【0064】ここで、樹脂パッケージ16の上面は清浄
な面となっているため、インクは良好に付着し、捺印は
鮮明になされる。
な面となっているため、インクは良好に付着し、捺印は
鮮明になされる。
【0065】 プログレ工程 67 プレスにより、アウタリード56を曲げて整形する。
【0066】以上により、図6の半導体装置50が製造
される。
される。
【0067】
【発明の効果】以上説明したように、請求項1の発明に
よれば、半導体チップの下面と樹脂パッケージとを強力
に密着させることが出来る。これによって、半導体チッ
プの下面が樹脂パッケージ内にむき出しになっているこ
とから、樹脂パッケージの下面側にクラックが入り易い
構造の半導体装置において、樹脂パッケージの下面側に
クラックが入る事故の発生を効果的に防止することが出
来る。よって、半導体チップの下面が樹脂パッケージ1
6にむき出しとなっている構造の半導体装置の長寿命化
及び信頼性の向上を図ることが出来る。
よれば、半導体チップの下面と樹脂パッケージとを強力
に密着させることが出来る。これによって、半導体チッ
プの下面が樹脂パッケージ内にむき出しになっているこ
とから、樹脂パッケージの下面側にクラックが入り易い
構造の半導体装置において、樹脂パッケージの下面側に
クラックが入る事故の発生を効果的に防止することが出
来る。よって、半導体チップの下面が樹脂パッケージ1
6にむき出しとなっている構造の半導体装置の長寿命化
及び信頼性の向上を図ることが出来る。
【0068】請求項2の発明によれば、ステージが半導
体チップより小さいサイズである構造の半導体装置にお
いて、樹脂パッケージの下面側にクラックが入ることを
効果的に防止し得、よって、上記構造の半導体装置の長
寿命化及び信頼性の向上を図ることが出来る。
体チップより小さいサイズである構造の半導体装置にお
いて、樹脂パッケージの下面側にクラックが入ることを
効果的に防止し得、よって、上記構造の半導体装置の長
寿命化及び信頼性の向上を図ることが出来る。
【0069】請求項3の発明によれば、LOC構造であ
り、樹脂パッケージの下面側にクラックが入り易い構造
の半導体装置において、樹脂パッケージの下面側にクラ
ックが入ることう効果的に防止し得、よって、LOC構
造の半導体装置の長寿命化及び信頼性の向上を図ること
が出来る。
り、樹脂パッケージの下面側にクラックが入り易い構造
の半導体装置において、樹脂パッケージの下面側にクラ
ックが入ることう効果的に防止し得、よって、LOC構
造の半導体装置の長寿命化及び信頼性の向上を図ること
が出来る。
【図1】本発明の第1実施例になる半導体装置の断面図
を示す。
を示す。
【図2】図1の半導体装置を、その樹脂パッケージを透
視して示す平面図である。
視して示す平面図である。
【図3】図1中、半導体チップの底面と樹脂パッケージ
の密着を説明する図である。
の密着を説明する図である。
【図4】図1の半導体装置の製造工程図である。
【図5】図4中、紫外線洗浄工程33を説明する図であ
る。
る。
【図6】本発明の第2実施例になる半導体装置の断面図
である。
である。
【図7】図6の半導体装置を、その樹脂パッケージを透
視して示す断面図である。
視して示す断面図である。
【図8】図6中、半導体チップの底面と樹脂パッケージ
との密着を説明する図である。
との密着を説明する図である。
【図9】図6の半導体装置の製造工程図である。
【図10】図9中、紫外線洗浄工程62を説明する図で
ある。
ある。
【図11】従来の半導体装置の1例を示す図である。
10,50 半導体装置 11,51 半導体チップ 11a 下面 11a-1 下面部分 12 ステージ 13 銀ペースト層 14,53 インナリード 15,54 ワイヤ 16,55 樹脂パッケージ 17,56 アウタリード 18,57 親水性を有する清浄な面 19,58 樹脂パッケージの面 33,36,62,65 紫外線洗浄工程 40 紫外線
フロントページの続き (72)発明者 谷口 伸一郎 鹿児島県薩摩郡入来町副田5950番地 株式 会社九州富士通エレクトロニクス内
Claims (3)
- 【請求項1】 半導体チップと、該半導体チップを封止
する樹脂パッケージとを有し、該半導体チップの下面の
全体又は一部が該樹脂パッケージの一部によって覆われ
た構成の半導体装置において、 上記半導体チップが、その下面(11a-1,11a-2,
51a)を紫外線洗浄された後、樹脂封止されてなる構
成としたことを特徴とする半導体装置。 - 【請求項2】 半導体チップと、該半導体チップの略中
央部分を支持するステージと、該半導体チップ及び該ス
テージを封止する樹脂パッケージとを有し、該半導体チ
ップのうち上記ステージより張り出している部分の下面
が該樹脂パッケージの一部によって覆われた構成の半導
体装置において、 上記半導体チップが、上記ステージ上にダイス付けされ
た状態で、その下面(11a-1,11a-2)を紫外線洗
浄された後、樹脂封止されてなる構成としたことを特徴
とする半導体装置。 - 【請求項3】 半導体チップと、該半導体チップの上面
側に位置しているリードと、該半導体チップ及び該リー
ドを封止する樹脂パッケージとを有し、該半導体チップ
の下面全体が該樹脂パッケージの一部によって覆われた
構成の半導体装置において、 上記半導体チップが上記リードによって支持された状態
で、その下面(51a)を紫外線洗浄された後、樹脂封
止されてなる構成としたことを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5233878A JPH0794539A (ja) | 1993-09-20 | 1993-09-20 | 半導体装置 |
US08/919,170 US5821613A (en) | 1993-09-20 | 1997-08-28 | Semiconductor device in which semiconductor chip has bottom surface with reduced level of organic compounds relatively to other sufaces thereof |
US09/131,367 US6383842B1 (en) | 1993-09-20 | 1998-08-07 | Method for producing semiconductor device having increased adhesion between package and semiconductor chip bottom |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5233878A JPH0794539A (ja) | 1993-09-20 | 1993-09-20 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0794539A true JPH0794539A (ja) | 1995-04-07 |
Family
ID=16961985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5233878A Pending JPH0794539A (ja) | 1993-09-20 | 1993-09-20 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5821613A (ja) |
JP (1) | JPH0794539A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0771638A3 (en) * | 1995-10-30 | 1999-03-17 | Towa Corporation | Mold cleaning mechanism for resin sealing/molding apparatus |
JP2017143131A (ja) * | 2016-02-09 | 2017-08-17 | 株式会社ディスコ | 被加工物の樹脂被覆方法及び被加工物の加工方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100339020B1 (ko) * | 1999-08-02 | 2002-05-31 | 윤종용 | 반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법 |
US6433424B1 (en) * | 2000-12-14 | 2002-08-13 | International Rectifier Corporation | Semiconductor device package and lead frame with die overhanging lead frame pad |
TW568355U (en) * | 2002-01-16 | 2003-12-21 | Orient Semiconductor Elect Ltd | Improved leadframe structure for integrated circuit |
US7303943B2 (en) * | 2004-10-07 | 2007-12-04 | Seiko Instruments Inc | Method of manufacturing electric device |
JP5425461B2 (ja) * | 2008-12-26 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
TWI539872B (zh) * | 2013-01-09 | 2016-06-21 | 聯京光電股份有限公司 | 基板、半導體結構以及其相關製造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4028135A (en) * | 1976-04-22 | 1977-06-07 | The United States Of America As Represented By The Secretary Of The Army | Method of cleaning surfaces by irradiation with ultraviolet light |
JPS61241937A (ja) | 1985-04-19 | 1986-10-28 | Hitachi Chiyou Lsi Eng Kk | 半導体装置の製造方法 |
US4749120A (en) * | 1986-12-18 | 1988-06-07 | Matsushita Electric Industrial Co., Ltd. | Method of connecting a semiconductor device to a wiring board |
JPH07105465B2 (ja) * | 1989-01-10 | 1995-11-13 | 富士通株式会社 | ハイブリッド型集積回路装置 |
US4916519A (en) * | 1989-05-30 | 1990-04-10 | International Business Machines Corporation | Semiconductor package |
US5233220A (en) * | 1989-06-30 | 1993-08-03 | Texas Instruments Incorporated | Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer |
US5264730A (en) * | 1990-01-06 | 1993-11-23 | Fujitsu Limited | Resin mold package structure of integrated circuit |
JPH03296249A (ja) * | 1990-04-13 | 1991-12-26 | Nec Corp | 樹脂封止型半導体装置 |
EP0478240A3 (en) * | 1990-09-24 | 1993-05-05 | Texas Instruments Incorporated | Insulated lead frame for integrated circuits and method of manufacture thereof |
US5227661A (en) * | 1990-09-24 | 1993-07-13 | Texas Instruments Incorporated | Integrated circuit device having an aminopropyltriethoxysilane coating |
JPH04206855A (ja) * | 1990-11-30 | 1992-07-28 | Sony Corp | 半導体装置 |
JPH04348540A (ja) * | 1991-05-27 | 1992-12-03 | Sony Corp | フリップチップボンダー |
JP2609382B2 (ja) * | 1991-10-01 | 1997-05-14 | 三菱電機株式会社 | 半導体装置 |
KR930014916A (ko) * | 1991-12-24 | 1993-07-23 | 김광호 | 반도체 패키지 |
US5233222A (en) * | 1992-07-27 | 1993-08-03 | Motorola, Inc. | Semiconductor device having window-frame flag with tapered edge in opening |
US5302849A (en) * | 1993-03-01 | 1994-04-12 | Motorola, Inc. | Plastic and grid array semiconductor device and method for making the same |
US5327008A (en) * | 1993-03-22 | 1994-07-05 | Motorola Inc. | Semiconductor device having universal low-stress die support and method for making the same |
US5756380A (en) * | 1995-11-02 | 1998-05-26 | Motorola, Inc. | Method for making a moisture resistant semiconductor device having an organic substrate |
US5733800A (en) * | 1996-05-21 | 1998-03-31 | Micron Technology, Inc. | Underfill coating for LOC package |
JPH10303352A (ja) * | 1997-04-22 | 1998-11-13 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
-
1993
- 1993-09-20 JP JP5233878A patent/JPH0794539A/ja active Pending
-
1997
- 1997-08-28 US US08/919,170 patent/US5821613A/en not_active Expired - Fee Related
-
1998
- 1998-08-07 US US09/131,367 patent/US6383842B1/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0771638A3 (en) * | 1995-10-30 | 1999-03-17 | Towa Corporation | Mold cleaning mechanism for resin sealing/molding apparatus |
JP2017143131A (ja) * | 2016-02-09 | 2017-08-17 | 株式会社ディスコ | 被加工物の樹脂被覆方法及び被加工物の加工方法 |
Also Published As
Publication number | Publication date |
---|---|
US6383842B1 (en) | 2002-05-07 |
US5821613A (en) | 1998-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5756380A (en) | Method for making a moisture resistant semiconductor device having an organic substrate | |
KR920008249B1 (ko) | 반도체장치의 제조방법 | |
JP3429246B2 (ja) | リードフレームパターン及びこれを用いた半導体装置の製造方法 | |
JPH0794539A (ja) | 半導体装置 | |
JPH10163401A (ja) | リードフレーム、半導体パッケージ及び半導体パッケージの製造方法 | |
KR101674537B1 (ko) | 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지 | |
KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
KR100751826B1 (ko) | 반도체장치 및 그 제조방법 | |
KR100196285B1 (ko) | 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법 | |
JP2004281526A (ja) | 半導体装置の製造方法 | |
JPH10135249A (ja) | 樹脂封止型半導体装置 | |
JPH11289040A (ja) | リードフレーム及びこれを用いた半導体装置 | |
JPH0547988A (ja) | 半導体装置 | |
KR100262812B1 (ko) | 에어캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법 | |
JP3918303B2 (ja) | 半導体パッケージ | |
JP4206410B2 (ja) | 半導体装置の製造方法 | |
JPH0563112A (ja) | 半導体装置 | |
JPH06209071A (ja) | 樹脂封止半導体装置およびその製造方法 | |
JP4033969B2 (ja) | 半導体パッケージ、その製造方法及びウェハキャリア | |
KR100197876B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
JP3007891B1 (ja) | 半導体中空パッケ―ジ及びその製造方法 | |
JPH09181223A (ja) | 半導体装置 | |
JP5275159B2 (ja) | 半導体装置の製造方法 | |
US20020105095A1 (en) | Semiconductor package having a substrate including a die-attach aperture and method for packaging a semiconductor die |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010703 |