JP6401036B2 - 磁気不揮発性メモリ素子の磁気シールドパッケージ - Google Patents
磁気不揮発性メモリ素子の磁気シールドパッケージ Download PDFInfo
- Publication number
- JP6401036B2 JP6401036B2 JP2014249717A JP2014249717A JP6401036B2 JP 6401036 B2 JP6401036 B2 JP 6401036B2 JP 2014249717 A JP2014249717 A JP 2014249717A JP 2014249717 A JP2014249717 A JP 2014249717A JP 6401036 B2 JP6401036 B2 JP 6401036B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- layer
- memory element
- insulating material
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
本発明は磁気不揮発性メモリ素子の磁気シールドパッケージに関し、特に磁気不揮発性メモリ素子に対する外部磁界の影響を抑制するための磁気不揮発性メモリ素子の磁気シールドパッケージに関する。
磁性体を利用したメモリであるＭＲＡＭ（Magnetoresistive Random Access Memory）は、外部からの電力供給なしで記憶を保持することのできる不揮発性メモリであるため、待機電力を必要とせず、無限の書き換え耐性や高速性を持ち、低消費電力・大容量化が期待されるメモリである。
しかしながら、ＭＲＡＭの基本素子が磁性体の自発磁化の方向で情報を記憶しているため、ＭＲＡＭ素子の反転磁界強度である１０〜５０［Ｏｅ］程度の外部磁界が照射されると記憶情報が消されたり、書き換えられたりする可能性がある。
しかしながら、ＭＲＡＭの基本素子が磁性体の自発磁化の方向で情報を記憶しているため、ＭＲＡＭ素子の反転磁界強度である１０〜５０［Ｏｅ］程度の外部磁界が照射されると記憶情報が消されたり、書き換えられたりする可能性がある。
通常、ＭＲＡＭ素子が実装されるのは電子機器内部の基板上である。そして、基板上にはＭＲＡＭ素子の他に、半導体素子、通信用素子、超小型モーターなどが密に実装されている。また、電子機器内部にも電源やアンテナ素子等が実装されている。そのため、ＭＲＡＭ素子の周囲には１００〜３００［Ｏｅ］程度の比較的低周波の磁界が存在する為、ＭＲＡＭ実用化には磁界遮断シールドが必要である。
従来、磁界遮断シールドを備えた磁気不揮発性メモリ素子が提案されている（特許文献１〜４）。
特許文献１に記載の磁気不揮発性メモリ素子の構造を図１３に示す。図１３において、磁気シールドパッケージ１０内に、ＭＲＡＭ素子１１が、ワイヤ１２でリードフレーム１３に結線されており、ＭＲＡＭ素子１１の周囲は軟磁性材料を含んだ封止樹脂１４によって封止されている。この磁気シールドパッケージ１０は、リードフレーム１３から延びるリード１３ａで基板２０に接続されている。
特許文献１に記載の磁気不揮発性メモリ素子の構造を図１３に示す。図１３において、磁気シールドパッケージ１０内に、ＭＲＡＭ素子１１が、ワイヤ１２でリードフレーム１３に結線されており、ＭＲＡＭ素子１１の周囲は軟磁性材料を含んだ封止樹脂１４によって封止されている。この磁気シールドパッケージ１０は、リードフレーム１３から延びるリード１３ａで基板２０に接続されている。
特許文献２に記載の磁気不揮発性メモリ素子の構造を図１４に示す。
磁気不揮発性メモリ素子１１はワイヤ１２でリードフレーム１３に結線されている。そして、ＭＲＡＭ素子１１は、その周囲全体が軟磁性金属または軟磁性合金からなる軟磁性材料を用いて形成された成形体同士を接着してなる磁気的に連続した磁気シールド部材１４に囲まれて、磁気的に密閉状態で配置されている。この磁気シールド構造は、ＭＲＡＭチップを透磁率の低い材料（空気）で覆い、その外周を透磁率の高い軟磁性体材料で覆う構造である。この場合、静磁界・低周波磁場は 透磁率の高い軟磁性材料を通り、ＭＲＡＭチップと軟磁性材料の間にある透磁率の低い材料がＭＲＡＭ側への磁束の進入を阻む為、ＭＲＡＭチップに対してより高いシールド効果が得られる。
磁気不揮発性メモリ素子１１はワイヤ１２でリードフレーム１３に結線されている。そして、ＭＲＡＭ素子１１は、その周囲全体が軟磁性金属または軟磁性合金からなる軟磁性材料を用いて形成された成形体同士を接着してなる磁気的に連続した磁気シールド部材１４に囲まれて、磁気的に密閉状態で配置されている。この磁気シールド構造は、ＭＲＡＭチップを透磁率の低い材料（空気）で覆い、その外周を透磁率の高い軟磁性体材料で覆う構造である。この場合、静磁界・低周波磁場は 透磁率の高い軟磁性材料を通り、ＭＲＡＭチップと軟磁性材料の間にある透磁率の低い材料がＭＲＡＭ側への磁束の進入を阻む為、ＭＲＡＭチップに対してより高いシールド効果が得られる。
また、特許文献１に記載の磁気シールド構造では磁性体とＭＲＡＭチップが接触しており、高周波磁界に対しては効果があると思われるが、静磁界・低周波磁界に対しては磁束を磁性体領域に集中させるため、ＭＲＡＭに到達する磁界を増やす危険性がある。
特許文献２に記載の磁気シールド構造は、シールド材料としてパーマロイ等の透磁率が高い金属・合金からなる軟磁性材料を使用するため、磁性体フィラー含有樹脂やフェライト等の絶縁性軟磁性材料を用いる場合に比べて大きな磁気シールド効果が期待できる。この構造においては金属軟磁性材料によるＭＲＡＭチップの全方位シールドが望ましいが、金属で囲う為、配線の引出し方を考慮する必要がある。また、特許文献３にはＭＲＡＭチップの側面が４方向全て覆われている図（図１４）が示されているが、具体的な製造方法は記載されていない。
本発明は、作製が容易で高い磁気シールド効果を有する磁気不揮発性メモリ素子の磁気シールドパッケージ及びその製造方法を提供することを目的とする。
本発明者らは、鋭意検討を進めた結果、磁気不揮発性メモリ素子の磁気シールドパッケージを、軟磁性材料からなる支持板の上に第１の絶縁材料層を介して磁気不揮発性メモリ素子が配置され、かつ、この磁気不揮発性メモリ素子及びその周辺が第２の絶縁材料層によって封止されており、磁気不揮発性メモリ素子の側面側の第２の絶縁材料層には磁気不揮発性メモリ素子側面の一部又は全部を囲う堀形状の開口が形成されて、該開口内に軟磁性材料を含む導電部（ビア部）が形成されており、第２の絶縁材料層上に配線層が形成されている構造とすることにより、上記の課題を経穴することができることを見いだして本発明を完成させた。
すなわち、本発明は以下に記載する通りの磁気不揮発性メモリ素子の磁気シールドパッケージに係るものである。
（１）磁気不揮発性メモリ素子に対する外部磁界の影響を抑制する磁気不揮発性メモリ素子の磁気シールドパッケージであって、
軟磁性材料からなる支持板と、
前記支持板上に形成された第１の絶縁材料層と、
前記第１の絶縁材料層上に素子面と反対側の面が固着された磁気不揮発性メモリ素子と、
前記磁気不揮発性メモリ素子及びその周辺を封止する第２の絶縁材料層と、
前記第２の絶縁材料層内に設けられた配線層と、
前記第２の絶縁材料層内に設けられた軟磁性材料からなる磁性体層と、
前記第２の絶縁材料層内に設けられ、前記磁気不揮発性メモリ素子の素子回路面の電極と前記配線層とを接続するビア部と、
前記磁気不揮発性メモリ素子側面から間隔を置いて前記磁気不揮発性メモリ素子側面の一部又は全部を囲うように壁状に配置された軟磁性材料を含む磁気シールド部材と、を含み、
前記磁性体層と前記磁気シールド部材とは磁気的に接続されていることを特徴とする磁気不揮発性メモリ素子の磁気シールドパッケージ。
（２）前記配線層と前記磁性体層とが積層されて二層構造を形成していることを特徴とする上記（１）に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
（３）前記磁気シールド部材は導電性材料からなる導電体層と軟磁性材料からなる磁性体層とからなる二層構造を形成していることを特徴とする上記（１）又は（２）に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
（４）前記磁性体層は、前記磁気不揮発性メモリ素子と前記配線層との間の前記第２の絶縁材料層内に形成されており、前記磁気不揮発性メモリ素子の素子回路面の電極に対応する部分に開口を有しており、該開口に前記ビア部が配置されていることを特徴とする上記（１）に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
（５）前記壁状に配置された軟磁性材料は前記支持板と一体的に設けられていることを特徴とする上記（１）〜（４）のいずれかに記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
（６）前記支持板が平板にキャビティを設けたものであり、前記キャビティを形成する周囲の部材が前記壁状に配置された軟磁性材料を形成していることを特徴とする上記（５）に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
（７）前記第２の絶縁材料層内に設けられた配線層の材料が導電性の軟磁性材料であり、該配線層が前記磁性体層を兼ねることを特徴とする上記（１）に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
（１）磁気不揮発性メモリ素子に対する外部磁界の影響を抑制する磁気不揮発性メモリ素子の磁気シールドパッケージであって、
軟磁性材料からなる支持板と、
前記支持板上に形成された第１の絶縁材料層と、
前記第１の絶縁材料層上に素子面と反対側の面が固着された磁気不揮発性メモリ素子と、
前記磁気不揮発性メモリ素子及びその周辺を封止する第２の絶縁材料層と、
前記第２の絶縁材料層内に設けられた配線層と、
前記第２の絶縁材料層内に設けられた軟磁性材料からなる磁性体層と、
前記第２の絶縁材料層内に設けられ、前記磁気不揮発性メモリ素子の素子回路面の電極と前記配線層とを接続するビア部と、
前記磁気不揮発性メモリ素子側面から間隔を置いて前記磁気不揮発性メモリ素子側面の一部又は全部を囲うように壁状に配置された軟磁性材料を含む磁気シールド部材と、を含み、
前記磁性体層と前記磁気シールド部材とは磁気的に接続されていることを特徴とする磁気不揮発性メモリ素子の磁気シールドパッケージ。
（２）前記配線層と前記磁性体層とが積層されて二層構造を形成していることを特徴とする上記（１）に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
（３）前記磁気シールド部材は導電性材料からなる導電体層と軟磁性材料からなる磁性体層とからなる二層構造を形成していることを特徴とする上記（１）又は（２）に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
（４）前記磁性体層は、前記磁気不揮発性メモリ素子と前記配線層との間の前記第２の絶縁材料層内に形成されており、前記磁気不揮発性メモリ素子の素子回路面の電極に対応する部分に開口を有しており、該開口に前記ビア部が配置されていることを特徴とする上記（１）に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
（５）前記壁状に配置された軟磁性材料は前記支持板と一体的に設けられていることを特徴とする上記（１）〜（４）のいずれかに記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
（６）前記支持板が平板にキャビティを設けたものであり、前記キャビティを形成する周囲の部材が前記壁状に配置された軟磁性材料を形成していることを特徴とする上記（５）に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
（７）前記第２の絶縁材料層内に設けられた配線層の材料が導電性の軟磁性材料であり、該配線層が前記磁性体層を兼ねることを特徴とする上記（１）に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
本発明の磁気シールドパッケージは以下に記載する通りの効果を奏することができる。
・磁気不揮発性メモリ素子は配線の絶縁を兼用する低透磁率材料で覆われ、さらに外周を高透磁率材料で覆われている為、静磁界／低周波磁界のメモリ素子への進入を抑制するシールド効果が得られる。
・磁気不揮発性メモリ素子を囲う各軟磁性材料は、絶縁材料により適宜に絶縁された構造を有しており、絶縁性の軟磁性材料よりも高い透磁率を持ち得る金属軟磁性材料を使用出来る為、シールド効果の向上が図れる。
・半導体装置の剛性保持に必要な支持板に軟磁性材料を用いて下部シールドと兼用し、上部のシールドは配線層と同時に形成するか、又は配線層内に形成している為、余分な工程が増えず低コストを実現できる。
・磁気不揮発性メモリ素子は配線の絶縁を兼用する低透磁率材料で覆われ、さらに外周を高透磁率材料で覆われている為、静磁界／低周波磁界のメモリ素子への進入を抑制するシールド効果が得られる。
・磁気不揮発性メモリ素子を囲う各軟磁性材料は、絶縁材料により適宜に絶縁された構造を有しており、絶縁性の軟磁性材料よりも高い透磁率を持ち得る金属軟磁性材料を使用出来る為、シールド効果の向上が図れる。
・半導体装置の剛性保持に必要な支持板に軟磁性材料を用いて下部シールドと兼用し、上部のシールドは配線層と同時に形成するか、又は配線層内に形成している為、余分な工程が増えず低コストを実現できる。
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために供されるものであり、本発明はそれらの図面に示されたものに限定されるものではない。
（実施形態１）
図１に実施形態１の磁気シールドパッケージの構造を示す。
図１は本発明に係る磁気不揮発性メモリ素子の磁気シールドパッケージ（以下では単に「磁気シールドパッケージ」ともいう。）の縦断面図である。
図１に示された磁気シールドパッケージ１０は、電極１８を備えた磁気不揮発性メモリ素子１１、軟磁性材料からなる支持板１２、第１の絶縁材料層１３、第２の絶縁材料層１４、配線層１５、ビア部１６及び磁気シールド部材１７を備えている。
図１に実施形態１の磁気シールドパッケージの構造を示す。
図１は本発明に係る磁気不揮発性メモリ素子の磁気シールドパッケージ（以下では単に「磁気シールドパッケージ」ともいう。）の縦断面図である。
図１に示された磁気シールドパッケージ１０は、電極１８を備えた磁気不揮発性メモリ素子１１、軟磁性材料からなる支持板１２、第１の絶縁材料層１３、第２の絶縁材料層１４、配線層１５、ビア部１６及び磁気シールド部材１７を備えている。
磁気不揮発性メモリ素子１１は支持板１２上に形成された第１の絶縁材料層１３上に固着されている。磁気不揮発性メモリ素子１１及びその周辺は第２の絶縁材料層１４によって封止されている。配線層１５はＣｕ等の導電性の高い材料からなる導電体層１５ａと、軟磁性材料からなる軟磁性体層１５ｂとからなる積層構造を有している。
磁気シールド部材１７は導電性の高い材料からなる導電体層１７ａと軟磁性体層１７ｂとの積層構造を有している。
磁気シールド部材１７は導電性の高い材料からなる導電体層１７ａと軟磁性体層１７ｂとの積層構造を有している。
軟磁性材料は保磁力が小さく透磁率が大きいことを特徴とする材料である。導電性を有する軟磁性材料としては、Ｆｅ，Ｃｏ，Ｎｉなどの軟磁性金属やＦｅＮｉ，ＦｅＣｏ，ＦｅＡｌ，ＦｅＳｉ，ＦｅＳｉＡｌ，ＦｅＳｉＢ，ＣｏＳｉＢなどの軟磁性合金を挙げることができる。また、絶縁性の軟磁性材料としては、ＮｉＺｎフェライト、ＭｎＺｎフェライト、ＭｇＭｎフェライト、ＮｉＺｎＣｕフェライト、ＮｉＺｎＣｏフェライトなどを挙げることができる。
支持板１２に用いる軟磁性材料としては市販のパーマロイ板などを用いることができる。支持板１２の厚みは、磁気シールドパッケージ１０の製造工程中における反り等を防ぐための剛性を有する必要があるため、２００μｍ程度以上の厚みを有することが望ましい。
第１の絶縁材料層１３としてはダイボンディングフィルム（ＤＡＦ）を用いることができる。
磁気不揮発性メモリ素子（以下では「ＭＲＡＭ」ともいう）はこのダイボンディングフィルムを用いることにより支持板１２上にマウントすることができる。
ＭＲＡＭ１１の側面及び上面を覆う第２の絶縁材料層１４を形成する材料は反り防止のため、低膨張率、メッキ液への薬品耐性及び実装時の半田リフロー耐熱性等を備える必要がある。
このような材料としてはＦａｎ−Ｏｕｔパッケージチップ埋込用のエポキシ・ハイブリッド材や、真空ラミネーション用のシリコン・ハイブリッド材からなるフィルムモールド材などを使用することができる。
磁気不揮発性メモリ素子（以下では「ＭＲＡＭ」ともいう）はこのダイボンディングフィルムを用いることにより支持板１２上にマウントすることができる。
ＭＲＡＭ１１の側面及び上面を覆う第２の絶縁材料層１４を形成する材料は反り防止のため、低膨張率、メッキ液への薬品耐性及び実装時の半田リフロー耐熱性等を備える必要がある。
このような材料としてはＦａｎ−Ｏｕｔパッケージチップ埋込用のエポキシ・ハイブリッド材や、真空ラミネーション用のシリコン・ハイブリッド材からなるフィルムモールド材などを使用することができる。
配線層１５を導電体層１５ａと軟磁性体層１６ａとの二層構造とする理由は以下の通りである。
磁気シールドの性能を高める観点からすると、配線層１５は軟磁性材料で構成することが好ましい。しかしながら、パーマロイ等の軟磁性材料は高抵抗であるため、配線層１５の抵抗値を小さくするために導電体層１５ａと軟磁性体層１６ａとの二層構造とする。
図１に示したものは、配線層１５を二層構造とするために具体的にはめっき法を採用しているので、後述するように製造工程上、磁気シールド部材１７も導電性の高い材料からなる導電体層１７ａとその外側の軟磁性体層１７ｂとの積層構造を有している。
磁気シールドの性能を高める観点からすると、配線層１５は軟磁性材料で構成することが好ましい。しかしながら、パーマロイ等の軟磁性材料は高抵抗であるため、配線層１５の抵抗値を小さくするために導電体層１５ａと軟磁性体層１６ａとの二層構造とする。
図１に示したものは、配線層１５を二層構造とするために具体的にはめっき法を採用しているので、後述するように製造工程上、磁気シールド部材１７も導電性の高い材料からなる導電体層１７ａとその外側の軟磁性体層１７ｂとの積層構造を有している。
なお、配線層１５が高い抵抗値のものであっても製品上問題が無ければ配線層１５を軟磁性材料のみから構成することができる。配線層１５を軟磁性材料のみから構成する実施形態については実施形態３として後述する。
＜製造方法＞
図１に示した磁気シールドパッケージの製造方法を図２及び図３に基づいて工程順に説明する。
・素子面に電極１８を有するＭＲＡＭ１１と軟磁性材料からなる支持板１２とを準備する。ＭＲＡＭ１１の素子面と反対側の面に第１の絶縁材料層を形成する。第１の絶縁材料層としてはダイボンディングフィルムを用いる（図２Ａ）。
・支持体１２の表面にＭＲＡＭ１１を固着する（図２Ｂ）。
・ＭＲＡＭ１１及びその周辺（素子面及び支持対面）を第２の絶縁材料層１４によって封止する（図２Ｃ）。
・封止樹脂１４に対し、ＭＲＡＭ１１の電極１８の位置に合わせて導電部（ビア部）を形成するための開口２１を形成する（図３Ａ）。
また、ＭＲＡＭ１１の側面から間隔を置いてＭＲＡＭの側面の一部又は全部を囲うように溝２２を形成する。
開口２１、及び溝２２はレーザー加工によって形成しても良い。この場合、溝２２の面積が広い為、ピンポイントの加工では生産性が悪く、マスクイメージング法等によるパターン転写を使用しても良い。マスクイメージング法とは、集光前のレーザーにマスクを通した後に集光して照射する事で、マスクパターンを加工対象へ縮小転写する手法である。また、レーザーの種類は、熱影響低減の観点から短波長レーザーによるアブレーション加工が好ましい。または、溝２２はダイシングブレードや、エンドミルを取付けたミリングマシン等により機械的に形成しても良い。
・必要に応じてビア底のデスミアを実施した後、無電解メッキやスパッタ等によりＣｕ等のシード層を形成し、レジストパターニング後、パーマロイとＣｕの二層メッキを行って磁性体と導電体の埋め込みを行い、配線層１５（１５ａ、１５ｂ）を形成すると共に、開口２１（ビア）内にビア部１６を形成し、溝２２内に磁気シールド部材１７（１７ａ、１７ｂ）を形成する（図３Ｂ）。
なお、レジスト除去後、シード層はエッチングにより取り除く。
・配線層１５上にソルダレジストなどを塗布して配線保護層１９を形成したのち、配線保護層１９に開口を設け、必要に応じて、良好なはんだぬれ性を得るためにＣｕ層表面をＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理をして外部電極とする（図３Ｃ）
図１に示した磁気シールドパッケージの製造方法を図２及び図３に基づいて工程順に説明する。
・素子面に電極１８を有するＭＲＡＭ１１と軟磁性材料からなる支持板１２とを準備する。ＭＲＡＭ１１の素子面と反対側の面に第１の絶縁材料層を形成する。第１の絶縁材料層としてはダイボンディングフィルムを用いる（図２Ａ）。
・支持体１２の表面にＭＲＡＭ１１を固着する（図２Ｂ）。
・ＭＲＡＭ１１及びその周辺（素子面及び支持対面）を第２の絶縁材料層１４によって封止する（図２Ｃ）。
・封止樹脂１４に対し、ＭＲＡＭ１１の電極１８の位置に合わせて導電部（ビア部）を形成するための開口２１を形成する（図３Ａ）。
また、ＭＲＡＭ１１の側面から間隔を置いてＭＲＡＭの側面の一部又は全部を囲うように溝２２を形成する。
開口２１、及び溝２２はレーザー加工によって形成しても良い。この場合、溝２２の面積が広い為、ピンポイントの加工では生産性が悪く、マスクイメージング法等によるパターン転写を使用しても良い。マスクイメージング法とは、集光前のレーザーにマスクを通した後に集光して照射する事で、マスクパターンを加工対象へ縮小転写する手法である。また、レーザーの種類は、熱影響低減の観点から短波長レーザーによるアブレーション加工が好ましい。または、溝２２はダイシングブレードや、エンドミルを取付けたミリングマシン等により機械的に形成しても良い。
・必要に応じてビア底のデスミアを実施した後、無電解メッキやスパッタ等によりＣｕ等のシード層を形成し、レジストパターニング後、パーマロイとＣｕの二層メッキを行って磁性体と導電体の埋め込みを行い、配線層１５（１５ａ、１５ｂ）を形成すると共に、開口２１（ビア）内にビア部１６を形成し、溝２２内に磁気シールド部材１７（１７ａ、１７ｂ）を形成する（図３Ｂ）。
なお、レジスト除去後、シード層はエッチングにより取り除く。
・配線層１５上にソルダレジストなどを塗布して配線保護層１９を形成したのち、配線保護層１９に開口を設け、必要に応じて、良好なはんだぬれ性を得るためにＣｕ層表面をＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理をして外部電極とする（図３Ｃ）
上記では溝２２内への磁性体の埋め込みをメッキで行っているが、磁性体層１７ｂが薄く磁気シールド効果が十分でない場合には、メッキ前に印刷により軟磁性体粒子と熱硬化性樹脂とを含有する軟磁性体ペーストを溝２２内に埋め込んでも良い。
実際の製造工程においては大面積の支持体を用いて多数の磁気シールドパッケージを作製する。
図４は大面積の支持板１２上に多数のＭＲＡＭ１１が配列され固着されている状態を示す図である。図２Ｃは、図４の中央部の四角い破線で示した部分をＡ−Ｂで示した切断線で切断したときの断面を示している。
図４は大面積の支持板１２上に多数のＭＲＡＭ１１が配列され固着されている状態を示す図である。図２Ｃは、図４の中央部の四角い破線で示した部分をＡ−Ｂで示した切断線で切断したときの断面を示している。
図５及び図６は図３Ａに示したものの上面図であり、溝２２の形状及び電極１８と開口２１の位置を示したものである。
なお、図５、図６は、ＭＲＡＭ１１及び電極１８については透視した状態のものを示している。
図５に示したものはダイシングブレードを用いて溝２２を形成した例であり、溝２２がパッケージ外にはみ出している。
図６は、レーザー加工によって溝２２を形成した例である。レーザー加工の場合は図６に示すように溝２２をパケージ外にはみ出さないように形成することができる。
なお、図５、図６は、ＭＲＡＭ１１及び電極１８については透視した状態のものを示している。
図５に示したものはダイシングブレードを用いて溝２２を形成した例であり、溝２２がパッケージ外にはみ出している。
図６は、レーザー加工によって溝２２を形成した例である。レーザー加工の場合は図６に示すように溝２２をパケージ外にはみ出さないように形成することができる。
（実施形態２）
図７に実施形態２の磁気シールドパッケージの構造を示す。
実施形態１においては配線層を導電体層１５ａと軟磁性体層１５ｂとからなる積層構造としたが、本実施形態においては、図７に示すように導電体層と軟磁性体層とを分離し、それぞれ別の層として第２の絶縁材料層１４内に導電体層１５及び軟磁性体層２５として設けたものである。この軟磁性体層２５にはビア部１６が配置されている部分に開口２６が設けられている。
このような構造とすることにより、ＭＲＡＭの上面はビア部１６が配置されている開口２６の部分を除いて軟磁性体層で完全に覆う事ができるので静磁場・低周波磁場シールド効果が向上する。
導電体層１５及び軟磁性体層２５は実施形態１と同様にめっき法で作製することができる。
また、配線層１５は実施形態１で採用したような導電体層と軟磁性体層との二層構造のものとしても良い。
図７に実施形態２の磁気シールドパッケージの構造を示す。
実施形態１においては配線層を導電体層１５ａと軟磁性体層１５ｂとからなる積層構造としたが、本実施形態においては、図７に示すように導電体層と軟磁性体層とを分離し、それぞれ別の層として第２の絶縁材料層１４内に導電体層１５及び軟磁性体層２５として設けたものである。この軟磁性体層２５にはビア部１６が配置されている部分に開口２６が設けられている。
このような構造とすることにより、ＭＲＡＭの上面はビア部１６が配置されている開口２６の部分を除いて軟磁性体層で完全に覆う事ができるので静磁場・低周波磁場シールド効果が向上する。
導電体層１５及び軟磁性体層２５は実施形態１と同様にめっき法で作製することができる。
また、配線層１５は実施形態１で採用したような導電体層と軟磁性体層との二層構造のものとしても良い。
本実施形態における軟磁性体層２５は開口２６の部分以外はパターニングの必要が無いため、メッキ法以外の方法によっても形成することが可能であり、実施形態１に比べると軟磁性体層の厚膜化が容易である。
例えば、軟磁性体層１７及び軟磁性体層２５を共に印刷等で軟磁性体ペーストを注入することにより形成することができる。
また、軟磁性体層２５をパーマロイ等の箔によって形成することもできる。
例えば、軟磁性体層１７及び軟磁性体層２５を共に印刷等で軟磁性体ペーストを注入することにより形成することができる。
また、軟磁性体層２５をパーマロイ等の箔によって形成することもできる。
図８にパーマロイ等の箔２５’によって軟磁性体層２５を形成した磁気シールドパッケージを示す。
また、図８Ａ〜Ｄに箔２５’を用いた磁気シールドパッケージの製造工程を以下に示す。
なお、図８の断面図は図８Ｂ右図に示した破線に沿って切断した断面を示している。
・予めパターン形成した箔２５’を準備する（図８Ａ参照）。
箔２５’は図８Ａに示すように、ビア部に対応する領域をエッチング除去して開口２６を形成すると共に、領域外もダイシングブレードを通しやすいように繋ぎ部分２７を残すようにエッチングして切欠２８を設けている。
・絶縁材料層１４の上面に箔２５’を高精度貼り付け装置でラミネートして軟磁性体層２５を形成する（図８Ｂ参照）。
・磁気不揮発性メモリ素子の外周の絶縁材料層１４に磁気シールド部１７用の溝を形成する（図８Ｃ）参照。
溝の形成にはエンドミルを取付けたミリングマシンを用いることができる。
・前記溝内にディスペンサ３１を用いて軟磁性体ペースト３２を注入する。
・導電層１５及び配線保護層１９を形成したのち、ダイシング線３３に沿ってパッケージダイシングを行い、個片化する（図８Ｄ参照）。
また、図８Ａ〜Ｄに箔２５’を用いた磁気シールドパッケージの製造工程を以下に示す。
なお、図８の断面図は図８Ｂ右図に示した破線に沿って切断した断面を示している。
・予めパターン形成した箔２５’を準備する（図８Ａ参照）。
箔２５’は図８Ａに示すように、ビア部に対応する領域をエッチング除去して開口２６を形成すると共に、領域外もダイシングブレードを通しやすいように繋ぎ部分２７を残すようにエッチングして切欠２８を設けている。
・絶縁材料層１４の上面に箔２５’を高精度貼り付け装置でラミネートして軟磁性体層２５を形成する（図８Ｂ参照）。
・磁気不揮発性メモリ素子の外周の絶縁材料層１４に磁気シールド部１７用の溝を形成する（図８Ｃ）参照。
溝の形成にはエンドミルを取付けたミリングマシンを用いることができる。
・前記溝内にディスペンサ３１を用いて軟磁性体ペースト３２を注入する。
・導電層１５及び配線保護層１９を形成したのち、ダイシング線３３に沿ってパッケージダイシングを行い、個片化する（図８Ｄ参照）。
（実施形態３）
図９に実施形態３の磁気シールドパッケージの構造を示す。
本実施形態はキャビティ２７を有する支持板１２を用いて磁気シールドパッケージを構成したものである。
キャビティ２７にはＭＲＡＭ１１が第２の絶縁材料層１４ａによって封止されている。
第２の絶縁材料層１４ａの上面には図８に示した磁気シールドパッケージにおけると同様に箔２５’からなる軟磁性体層２５がラミネートされて第２の絶縁材料層１４ｂによって封止されている。
軟磁性体層２５と支持体１２とは接続部３０によって磁気的に接続されている。
本実施形態ではキャビティ２７を有する支持体１２の側壁部分を磁気シールド層として用いているので、支持体１２の側壁を厚くすることにより、より高い静磁界・低周波磁界シールド効果が得られる。
図９に実施形態３の磁気シールドパッケージの構造を示す。
本実施形態はキャビティ２７を有する支持板１２を用いて磁気シールドパッケージを構成したものである。
キャビティ２７にはＭＲＡＭ１１が第２の絶縁材料層１４ａによって封止されている。
第２の絶縁材料層１４ａの上面には図８に示した磁気シールドパッケージにおけると同様に箔２５’からなる軟磁性体層２５がラミネートされて第２の絶縁材料層１４ｂによって封止されている。
軟磁性体層２５と支持体１２とは接続部３０によって磁気的に接続されている。
本実施形態ではキャビティ２７を有する支持体１２の側壁部分を磁気シールド層として用いているので、支持体１２の側壁を厚くすることにより、より高い静磁界・低周波磁界シールド効果が得られる。
＜製造方法＞
実施形態３の磁気シールドパッケージの製造方法を図１０及び図１１に基づいて工程順に説明する。
・キャビティを有する軟磁性材料からなる支持板１２のキャビティ２７の底面に第１の絶縁性材料１３を介してＭＲＡＭ１１を固着する（図１０Ａ）。
・ＭＲＡＭ１１及びその周囲を絶縁材料層１４ａで封止する（図１０Ｂ）。
・第２の絶縁材料層１４ａの上面に、パターン形成した箔２５’をラミネートする（図１０Ｃ）。
・支持板１２の上端外周部の絶縁材料をブレード３１によって除去する（図１０Ｄ）。
・ブレード３１によって樹脂が除去された部分に軟磁性体粒子と熱硬化性樹脂を含有する軟磁性体ペースト３２をディスペンサ３１により塗布して接続部３０を形成する（図１１Ａ）。
・軟磁性体層及び接続部３０を絶縁性材料層１４ｂによって封止する（図１１Ｂ）。
・絶縁材料層１４ｂの上面に配線層１５を形成する（図１１Ｃ）。
・配線層１５の上面に配線保護層１９を形成する（図１１Ｄ）。
実施形態３の磁気シールドパッケージの製造方法を図１０及び図１１に基づいて工程順に説明する。
・キャビティを有する軟磁性材料からなる支持板１２のキャビティ２７の底面に第１の絶縁性材料１３を介してＭＲＡＭ１１を固着する（図１０Ａ）。
・ＭＲＡＭ１１及びその周囲を絶縁材料層１４ａで封止する（図１０Ｂ）。
・第２の絶縁材料層１４ａの上面に、パターン形成した箔２５’をラミネートする（図１０Ｃ）。
・支持板１２の上端外周部の絶縁材料をブレード３１によって除去する（図１０Ｄ）。
・ブレード３１によって樹脂が除去された部分に軟磁性体粒子と熱硬化性樹脂を含有する軟磁性体ペースト３２をディスペンサ３１により塗布して接続部３０を形成する（図１１Ａ）。
・軟磁性体層及び接続部３０を絶縁性材料層１４ｂによって封止する（図１１Ｂ）。
・絶縁材料層１４ｂの上面に配線層１５を形成する（図１１Ｃ）。
・配線層１５の上面に配線保護層１９を形成する（図１１Ｄ）。
上記では絶縁材料層１４ａの上面に箔２５’によって軟磁性体層２５を形成したが、めっき法によって軟磁性体層２５を形成しても良い。
また、めっき法を用いる場合には実施形態１と同様に配線層１５と磁性体層２５とを一体化し積層構造としても良い。
さらに、接続部３０はパッケージ外に露出しても良い。
また、めっき法を用いる場合には実施形態１と同様に配線層１５と磁性体層２５とを一体化し積層構造としても良い。
さらに、接続部３０はパッケージ外に露出しても良い。
（実施形態４）
図１２に実施形態４の磁気シールドパッケージの構造を示す。
本実施形態の磁気シールドパッケージは実施形態１の変形例である。
前記実施形態１では配線層１５を導電性の高い材料からなる導電体層１５ａと、軟磁性材料からなる軟磁性体層１５ｂとの積層構造とした。
しかしながら、配線層１５が高い抵抗値のものであっても製品上特に問題が無ければ配線層１５を軟磁性材料のみから構成することができる。
本実施形態では、図１２に示すように、第２の絶縁性材料層１４の上に導電性を有する軟磁性体層のみを形成して単層の配線層１５とし、この上に配線保護層１９を形成する。
この場合、配線層１５を形成する際に、ＭＲＡＭ１１の電極に接続する配線部分は銅などの低抵抗材料のみで作製することにより配線層の導電率を良好に保つことが好ましい。
また、配線層１５を軟磁性材料のみから構成する場合には、磁気シールド部材１７についても軟磁性材料のみから構成しても良い。
図１２に実施形態４の磁気シールドパッケージの構造を示す。
本実施形態の磁気シールドパッケージは実施形態１の変形例である。
前記実施形態１では配線層１５を導電性の高い材料からなる導電体層１５ａと、軟磁性材料からなる軟磁性体層１５ｂとの積層構造とした。
しかしながら、配線層１５が高い抵抗値のものであっても製品上特に問題が無ければ配線層１５を軟磁性材料のみから構成することができる。
本実施形態では、図１２に示すように、第２の絶縁性材料層１４の上に導電性を有する軟磁性体層のみを形成して単層の配線層１５とし、この上に配線保護層１９を形成する。
この場合、配線層１５を形成する際に、ＭＲＡＭ１１の電極に接続する配線部分は銅などの低抵抗材料のみで作製することにより配線層の導電率を良好に保つことが好ましい。
また、配線層１５を軟磁性材料のみから構成する場合には、磁気シールド部材１７についても軟磁性材料のみから構成しても良い。
１０ 磁気シールドパッケージ
１１ 磁気不揮発性メモリ素子
１２ 支持板
１３ 第１の絶縁材料層
１４、１４ａ、１４ｂ 第２の絶縁材料層
１５ 配線層
１５ａ 導電体層
１５ｂ 軟磁性体層
１６ 導電部（ビア部）
１７ 磁気シールド部
１７ａ 導電体層
１７ｂ 軟磁性体層
１８ 電極
１９ 配線保護層
２１ 開口
２２ 溝
２５ 軟磁性体層
２５’ 箔
２６ 開口
２７ 繋ぎ部分
２８ 切欠
３０ 接続部
３１ ディスペンサ
３２ 軟磁性体ペースト
３３ ダイシング線
１１ 磁気不揮発性メモリ素子
１２ 支持板
１３ 第１の絶縁材料層
１４、１４ａ、１４ｂ 第２の絶縁材料層
１５ 配線層
１５ａ 導電体層
１５ｂ 軟磁性体層
１６ 導電部（ビア部）
１７ 磁気シールド部
１７ａ 導電体層
１７ｂ 軟磁性体層
１８ 電極
１９ 配線保護層
２１ 開口
２２ 溝
２５ 軟磁性体層
２５’ 箔
２６ 開口
２７ 繋ぎ部分
２８ 切欠
３０ 接続部
３１ ディスペンサ
３２ 軟磁性体ペースト
３３ ダイシング線
Claims (7)
- 磁気不揮発性メモリ素子に対する外部磁界の影響を抑制する磁気不揮発性メモリ素子の磁気シールドパッケージであって、
軟磁性材料からなる支持板と、
前記支持板上に形成された第１の絶縁材料層と、
前記第１の絶縁材料層上に素子面と反対側の面が固着された磁気不揮発性メモリ素子と、
前記磁気不揮発性メモリ素子及びその周辺を封止する第２の絶縁材料層と、
前記第２の絶縁材料層内に設けられた配線層と、
前記第２の絶縁材料層内に設けられた軟磁性材料からなる磁性体層と、
前記第２の絶縁材料層内に設けられ、前記磁気不揮発性メモリ素子の素子回路面の電極と前記配線層とを接続するビア部と、
前記磁気不揮発性メモリ素子側面から間隔を置いて前記磁気不揮発性メモリ素子側面の一部又は全部を囲うように壁状に配置された軟磁性材料を含む磁気シールド部材と、を含み、
前記磁性体層と前記磁気シールド部材とは磁気的に接続されていることを特徴とする磁気不揮発性メモリ素子の磁気シールドパッケージ。 - 前記配線層と前記磁性体層とが積層されて二層構造を形成していることを特徴とする請求項１に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
- 前記磁気シールド部材は導電性材料からなる導電体層と軟磁性材料からなる磁性体層とからなる二層構造を形成していることを特徴とする請求項１又は２に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
- 前記磁性体層は、前記磁気不揮発性メモリ素子と前記配線層との間の前記第２の絶縁材料層内に形成されており、前記磁気不揮発性メモリ素子の素子回路面の電極に対応する部分に開口を有しており、該開口に前記ビア部が配置されていることを特徴とする請求項１に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
- 前記壁状に配置された軟磁性材料は前記支持板と一体的に設けられていることを特徴とする請求項１〜４のいずれかに記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
- 前記支持板が平板にキャビティを設けたものであり、前記キャビティを形成する周囲の部材が前記壁状に配置された軟磁性材料を形成していることを特徴とする請求項５に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
- 前記第２の絶縁材料層内に設けられた配線層の材料が導電性の軟磁性材料であり、該配線層が前記磁性体層を兼ねることを特徴とする請求項１に記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014249717A JP6401036B2 (ja) | 2014-12-10 | 2014-12-10 | 磁気不揮発性メモリ素子の磁気シールドパッケージ |
| TW104141077A TWI677118B (zh) | 2014-12-10 | 2015-12-08 | 不揮發性磁性記憶元件之遮磁封裝 |
| CN201510896754.4A CN105702698B (zh) | 2014-12-10 | 2015-12-08 | 非易失性磁存储元件的磁屏蔽封装体 |
| KR1020150173904A KR102509425B1 (ko) | 2014-12-10 | 2015-12-08 | 불휘발성 자기 메모리 소자의 자기 실드 패키지 |
| US14/963,970 US9553052B2 (en) | 2014-12-10 | 2015-12-09 | Magnetic shielding package of non-volatile magnetic memory element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014249717A JP6401036B2 (ja) | 2014-12-10 | 2014-12-10 | 磁気不揮発性メモリ素子の磁気シールドパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016111286A JP2016111286A (ja) | 2016-06-20 |
| JP6401036B2 true JP6401036B2 (ja) | 2018-10-03 |
Family
ID=56112007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014249717A Active JP6401036B2 (ja) | 2014-12-10 | 2014-12-10 | 磁気不揮発性メモリ素子の磁気シールドパッケージ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9553052B2 (ja) |
| JP (1) | JP6401036B2 (ja) |
| KR (1) | KR102509425B1 (ja) |
| CN (1) | CN105702698B (ja) |
| TW (1) | TWI677118B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10475985B2 (en) | 2015-03-26 | 2019-11-12 | Globalfoundries Singapore Pte. Ltd. | MRAM magnetic shielding with fan-out wafer level packaging |
| US10510946B2 (en) | 2015-07-23 | 2019-12-17 | Globalfoundries Singapore Pte. Ltd. | MRAM chip magnetic shielding |
| KR102354370B1 (ko) | 2015-04-29 | 2022-01-21 | 삼성전자주식회사 | 쉴딩 구조물을 포함하는 자기 저항 칩 패키지 |
| US10096768B2 (en) | 2015-05-26 | 2018-10-09 | Globalfoundries Singapore Pte. Ltd. | Magnetic shielding for MTJ device or bit |
| US9786839B2 (en) * | 2015-07-23 | 2017-10-10 | Globalfoundries Singapore Pte. Ltd. | 3D MRAM with through silicon vias or through silicon trenches magnetic shielding |
| CN106856358B (zh) * | 2015-12-08 | 2020-09-11 | 株式会社Wits | 磁场屏蔽用结构物及电子设备 |
| JP6634346B2 (ja) | 2016-06-02 | 2020-01-22 | Ykk株式会社 | バックル |
| US10074622B2 (en) * | 2017-02-06 | 2018-09-11 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
| US10431732B2 (en) * | 2017-05-31 | 2019-10-01 | Globalfoundries Singapore Pte. Ltd. | Shielded magnetoresistive random access memory devices and methods for fabricating the same |
| KR102442623B1 (ko) | 2017-08-08 | 2022-09-13 | 삼성전자주식회사 | 반도체 패키지 |
| US10347826B1 (en) * | 2018-01-08 | 2019-07-09 | Globalfoundries Singapore Pte. Ltd. | STT-MRAM flip-chip magnetic shielding and method for producing the same |
| US10242964B1 (en) * | 2018-01-16 | 2019-03-26 | Bridge Semiconductor Corp. | Wiring substrate for stackable semiconductor assembly and stackable semiconductor assembly using the same |
| US11495555B2 (en) * | 2018-03-14 | 2022-11-08 | Intel Corporation | Magnetic bilayer structure for a cored or coreless semiconductor package |
| US11139341B2 (en) * | 2018-06-18 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection of MRAM from external magnetic field using magnetic-field-shielding structure |
| US10559536B2 (en) * | 2018-06-26 | 2020-02-11 | Abb Schweiz Ag | Multi-layer conductors for noise reduction in power electronics |
| US11088083B2 (en) | 2018-06-29 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | DC and AC magnetic field protection for MRAM device using magnetic-field-shielding structure |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115578A (ja) * | 2001-10-05 | 2003-04-18 | Canon Inc | 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ |
| JP3879566B2 (ja) | 2002-04-03 | 2007-02-14 | ソニー株式会社 | 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料 |
| JP3879576B2 (ja) | 2002-04-16 | 2007-02-14 | ソニー株式会社 | 磁気不揮発性メモリ素子の磁気シールドパッケージ |
| JP2004047656A (ja) | 2002-07-11 | 2004-02-12 | Sony Corp | 磁気不揮発性メモリ素子およびその製造方法 |
| JP2005322760A (ja) * | 2004-05-10 | 2005-11-17 | Sony Corp | 磁気記憶装置及びその製造方法 |
| JP5425461B2 (ja) * | 2008-12-26 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5354376B2 (ja) * | 2009-11-27 | 2013-11-27 | 大日本印刷株式会社 | 半導体装置および半導体装置の製造方法 |
| JPWO2011111789A1 (ja) | 2010-03-10 | 2013-06-27 | 日本電気株式会社 | 磁性体装置及びその製造方法 |
| KR101855294B1 (ko) * | 2010-06-10 | 2018-05-08 | 삼성전자주식회사 | 반도체 패키지 |
| US8557610B2 (en) * | 2011-02-14 | 2013-10-15 | Qualcomm Incorporated | Methods of integrated shielding into MTJ device for MRAM |
| JP5829562B2 (ja) * | 2012-03-28 | 2015-12-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2014
- 2014-12-10 JP JP2014249717A patent/JP6401036B2/ja active Active
-
2015
- 2015-12-08 TW TW104141077A patent/TWI677118B/zh active
- 2015-12-08 CN CN201510896754.4A patent/CN105702698B/zh active Active
- 2015-12-08 KR KR1020150173904A patent/KR102509425B1/ko active IP Right Grant
- 2015-12-09 US US14/963,970 patent/US9553052B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105702698A (zh) | 2016-06-22 |
| JP2016111286A (ja) | 2016-06-20 |
| TW201637253A (zh) | 2016-10-16 |
| KR102509425B1 (ko) | 2023-03-13 |
| CN105702698B (zh) | 2020-06-16 |
| KR20160070695A (ko) | 2016-06-20 |
| US20160172580A1 (en) | 2016-06-16 |
| US9553052B2 (en) | 2017-01-24 |
| TWI677118B (zh) | 2019-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6401036B2 (ja) | 磁気不揮発性メモリ素子の磁気シールドパッケージ | |
| US10784039B2 (en) | Inductor component and inductor-component incorporating substrate | |
| US11557427B2 (en) | Coil component | |
| JP6750593B2 (ja) | インダクタ部品 | |
| US9070692B2 (en) | Shields for magnetic memory chip packages | |
| US9466784B2 (en) | Semiconductor device having multiple magnetic shield members | |
| US7294910B2 (en) | Electronic component with multilayered rewiring plate and method for producing the same | |
| JP2018056505A (ja) | 表面実装型のコイル部品 | |
| JP6010005B2 (ja) | 半導体装置及びその製造方法 | |
| TWI774013B (zh) | 具有磁屏蔽層的裝置及方法 | |
| US20140239475A1 (en) | Packaging substrate, semiconductor package and fabrication methods thereof | |
| JP6113510B2 (ja) | 磁気素子 | |
| WO2015033396A1 (ja) | 半導体装置及びその製造方法 | |
| JP7379066B2 (ja) | インダクタ部品 | |
| US20170290152A1 (en) | Electronic component mounting board | |
| KR20160004106A (ko) | 패키지 구조체 및 그 제조 방법 | |
| JP7411590B2 (ja) | インダクタ部品およびその製造方法 | |
| US10157857B2 (en) | Methods for fabricating semiconductor shielding structures | |
| US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
| JP2005340237A (ja) | 磁気記憶装置 | |
| JP2019083239A (ja) | 電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170919 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180906 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6401036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |