JP3879576B2 - 磁気不揮発性メモリ素子の磁気シールドパッケージ - Google Patents
磁気不揮発性メモリ素子の磁気シールドパッケージ Download PDFInfo
- Publication number
- JP3879576B2 JP3879576B2 JP2002112877A JP2002112877A JP3879576B2 JP 3879576 B2 JP3879576 B2 JP 3879576B2 JP 2002112877 A JP2002112877 A JP 2002112877A JP 2002112877 A JP2002112877 A JP 2002112877A JP 3879576 B2 JP3879576 B2 JP 3879576B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- mram element
- package
- magnetic shield
- shield member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は磁気不揮発性メモリ素子の磁気シールドパッケージに関し、特に磁気不揮発性メモリ素子に対する外部磁界の影響を抑制するための磁気不揮発性メモリ素子の磁気シールドパッケージに関する。
【０００２】
【従来の技術】
近年、半導体メモリとして、例えば日本応用磁気学会第１１６回研究会資料などで報告されているように、磁気不揮発性メモリ（Magnetic Random Access Memory，以下「ＭＲＡＭ」という）の開発が進められている。
【０００３】
ＭＲＡＭ素子は、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用した半導体メモリであり、外部からの電力供給なしで記憶を保持することのできる不揮発性メモリである。
【０００４】
このＭＲＡＭ素子における情報の書き込みは、マトリックス状に配線したビット線とワード線の交点の合成磁場により、交叉したセルの磁性スピンを反転させ、その向きを“１”，“０”の情報として記憶する。また、読み出しは、磁気抵抗効果を応用したＴＭＲ（Tunneling MagnetoResistance）効果を利用して行う。このＴＭＲ効果とは、スピンの向きによって抵抗値が変化する現象であり、抵抗の高低により情報の“１”，“０”を検出する。
【０００５】
ＭＲＡＭ素子は、省電力で、高速かつ不揮発性の大容量メモリとして期待されている。
【０００６】
【発明が解決しようとする課題】
しかし、ＭＲＡＭ素子は、記憶保持に磁性体を用いているため、外部磁界によって情報が消されたり、書き換えられたりするという問題点があった。
【０００７】
実際にＭＲＡＭ素子が使用されるのは、電子機器内部の主として高密度実装基板上である。このような高密度実装基板上には、近年の実装技術の発達により、半導体素子、通信用素子、超小型のモータなどが高密度に実装されている。また、電子機器内部には、アンテナ素子、各種メカニカル部品、電源などが高密度実装され、ひとつの機器を構成している。
【０００８】
これらの各素子、部品が近接した状態で配置されているＭＲＡＭ素子には、各素子などが形成する磁界が、外部磁界として作用するようになる。
図１４はＭＲＡＭ素子に外部から作用すると想定される磁界強度の例を示す図である。
【０００９】
実装基板上に配置されたモータからは、例えば、磁界強度２００Ｏｅ〜３００Ｏｅ程度で周波数５０Ｈｚ〜６０Ｈｚ程度の交流磁界が、また、電源部からは、磁界強度１００Ｏｅ〜３００Ｏｅ程度で周波数５０Ｈｚ〜数ＭＨｚ程度の交流磁界が、ＭＲＡＭ素子に作用してくることが想定される。モータや電源部などからは、比較的周波数の低い磁界成分が定常的に発生している。
【００１０】
また、ＭＲＡＭ素子付近に永久磁石などが配置されることもあり、この場合、例えば、磁界強度１０００Ｏｅ程度の直流（ＤＣ）の磁界がＭＲＡＭ素子に作用することがある。さらに、実装基板の近傍に形成される磁界（基板近傍磁界）は、例えば、磁界強度１００Ｏｅ程度で周波数が数ＭＨｚを超える高周波磁界となってＭＲＡＭ素子に作用してくることが想定される。
【００１１】
このように、実装されたＭＲＡＭ素子の周囲には、直流磁界成分、あるいは低周波数から高周波数に渡る広い周波数範囲の交流磁界成分が混在している。これに対し、ＭＲＡＭ素子の反転磁界強度は３０Ｏｅ〜５０Ｏｅ程度であり、ＭＲＡＭ素子の記録保持信頼性確保のためには、外部磁気の進入を防止する磁気シールド方法の確立が不可欠である。
【００１２】
本発明はこのような点に鑑みてなされたものであり、ＭＲＡＭ素子に対する外部磁界の影響を抑制して記録保持信頼性を向上したＭＲＡＭ素子の磁気シールドパッケージを提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明によれば、ＭＲＡＭ素子に対する外部磁界の影響を抑制するＭＲＡＭ素子の磁気シールドパッケージにおいて、ＭＲＡＭ素子が、軟磁性材料を用いて形成された成形体同士を接着してなる磁気的に連続した磁気シールド部材に囲まれて、磁気的に密閉状態で配置されていることを特徴とするＭＲＡＭ素子の磁気シールドパッケージが提供される。
【００１４】
このようなＭＲＡＭ素子の磁気シールドパッケージによれば、ＭＲＡＭ素子が軟磁性材料を用いて形成された磁気シールド部材で囲まれて磁気的に密閉されるので、磁気シールド部材に到達した磁束は、磁気シールド部材の内部を進行しやすくなり、または、その内部で吸収されて強度が弱められる。さらに、ＭＲＡＭ素子は、様々な方向から作用する外部磁界から保護されるようになる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１はＭＲＡＭ素子の磁気シールドパッケージの平面図、図２はＭＲＡＭ素子の磁気シールドパッケージの側面図、図３は図１のＡ−Ａ断面図である。
【００１６】
磁気シールドパッケージ１０内のＭＲＡＭ素子１１は、図１および図３に示すように、ワイヤ１２でリードフレーム１３に結線されている。そして、図１ないし図３に示すように、ＭＲＡＭ素子１１は、その周囲全体が中空の磁気シールド部材１４に囲まれている。
【００１７】
ここで、磁気シールド部材１４は、磁気シールドパッケージ１０の外部へ信号線（リード）を引き出すため、リードフレーム１３の一部が磁気シールド部材１４の外部に出るように形成されている。ＭＲＡＭ素子１１は、このような形状の磁気シールド部材１４に囲まれ、密閉された状態で配置されている。
【００１８】
このような磁気シールドパッケージ１０の磁気シールド部材１４は、絶縁性の軟磁性材料を用いて形成されている。この絶縁性軟磁性材料としては、特に、透磁率の高いものを好適に用いることができる。このように、絶縁性軟磁性材料を用いた磁気シールド部材１４でＭＲＡＭ素子１１を保護することで、ＭＲＡＭ素子１１に対する外部磁界の影響を抑制することが可能になる。
【００１９】
すなわち、従来は、通常、低周波磁界に対しては、ＭＲＡＭ素子付近に透磁率の高い物質を配置し、その物質内をより多くの磁束が流れるようにすることで、ＭＲＡＭ素子への磁束の進入を抑制する方法が採られていた。また、高周波磁界に対しては、ＭＲＡＭ素子付近に電磁波吸収材料を配置し、これに進入した磁束を熱エネルギーに変換して吸収する方法が採られていた。
【００２０】
これに対し、本発明では、ＭＲＡＭ素子１１を、絶縁性軟磁性材料を用いて形成された磁気シールド部材１４により、外部磁界から保護するようにしている。図４はＭＲＡＭ素子の磁気シールドパッケージにおける磁気シールド機構の説明図である。
【００２１】
上記構成の磁気シールドパッケージ１０が低周波磁界内に置かれた場合、軟磁性の磁気シールド部材１４に到達した磁束は、その透磁率の実部μ’項の寄与により、磁気シールド部材１４の内部を好んで進行するようになる。これにより、磁束の進路が変えられ、ＭＲＡＭ素子１１への磁束の進入が抑制される。
【００２２】
また、高周波磁界内では、磁気シールド部材１４に到達した磁束は、透磁率の虚部μ”項の寄与により、磁気シールド部材１４の内部で熱エネルギーとして吸収されるようになる。これにより、ＭＲＡＭ素子１１への磁束の進入が抑制される。
【００２３】
さらに、ＭＲＡＭ素子１１は、磁気シールド部材１４によって密閉状態になっているため、様々な方向からの磁束に対して効果的に保護される。
したがって、ＭＲＡＭ素子１１に対する外部磁界の影響を抑制することができ、ＭＲＡＭ素子１１の記録保持信頼性を向上させることができる。さらに、トランジスタのスイッチングに伴うノイズの発生も未然に抑制することができるようになる。
【００２４】
また、この磁気シールドパッケージ１０では、ＭＲＡＭ素子１１全体が外部磁界から保護されているため、例えば、ＭＲＡＭ素子１１の上部に軟磁性体プレートを形成したり、ＭＲＡＭ素子１１自体にパシベーション膜である軟磁性絶縁膜を形成したりする必要がない。
【００２５】
磁気シールドパッケージ１０の磁気シールド部材１４の形成には、種々の絶縁性軟磁性材料を用いることができる。このような絶縁性軟磁性材料としては、ＮｉＺｎフェライト、ＭｎＺｎフェライト、ＭｇＭｎフェライト、ＮｉＺｎＣｕフェライト、ＮｉＺｎＣｏフェライトなど、一般的にスピネル型構造をとる軟磁性フェライト（ＭｅＦｅ2Ｏ4，Ｍｅ＝Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｍｇ，Ｌｉ0.5Ｆｅ0.5，ＮｉxＺｎ1-x，ＭｎxＺｎ1-x，ＮｉxＺｎyＣｕ1-x-y，ＮｉxＣｕ1-x，ＮｉxＣｕyＣｏ1-x-y，ＣｕxＺｎ1-x，ＬｉxＺｎ1-x，ＭｇxＭｎ1-x，ＮｉxＺｎyＣｏ1-x-y）が好適に用いられる。
【００２６】
このような軟磁性フェライトは、その軟磁気特性により、前述のように、低周波磁界および高周波磁界に対し、磁束の進路を変え、あるいはそのエネルギーを吸収することで磁束の進入を抑制する効果を発現する。また、軟磁性フェライトは、電気抵抗が高く、磁気シールド部材１４と磁気シールドパッケージ１０外部に引き出される信号線との接触部分における短絡が防止される。
【００２７】
また、磁気シールドパッケージ１０において、信号線の磁気シールド部材１４と接触する部分に、絶縁コーティングを施した構成とすれば、磁気シールド部材１４を、導電性の軟磁性材料を用いて形成することも可能である。このような導電性軟磁性材料としては、Ｆｅ，Ｃｏ，Ｎｉなどの軟磁性金属粉末や、ＦｅＮｉ，ＦｅＣｏ，ＦｅＡｌ，ＦｅＳｉ，ＦｅＳｉＡｌ，ＦｅＳｉＢ，ＣｏＳｉＢなどの高透磁率の軟磁性合金粉末が好適に用いられる。
【００２８】
次に、具体例を挙げて磁気シールドパッケージ１０の形成および効果について説明する。
図５は形成過程における磁気シールドパッケージの斜視図である。
【００２９】
磁気シールド部材１４の絶縁性軟磁性材料としては、公知のＮｉＺｎフェライトの（Ｎｉ0.3Ｚｎ0.7）Ｆｅ2Ｏ4粉末を用いる。そして、このＮｉＺｎフェライト粉末を、リードフレーム１３のＭＲＡＭ素子１１実装面側の第１シールド部材１４ａと、ＭＲＡＭ素子１１実装面と反対の面側の第２シールド部材１４ｂとに分けて、それぞれ圧粉成形する。
【００３０】
ここで、第１シールド部材１４ａと第２シールド部材１４ｂとは、後述する方法で双方を接着して磁気シールド部材１４とした際に、リードフレーム１３の一部が磁気シールド部材１４の外側へ出るような形状および大きさで成形する。
【００３１】
このように成形された第１シールド部材１４ａおよび第２シールド部材１４ｂは、その後、温度１１００℃で５時間焼成され、焼結体とされる。この焼成時には、成形体は熱収縮するため、第１シールド部材１４ａおよび第２シールド部材１４ｂの形成にあたっては、焼成時の成形体の収縮率を見込んで所定の大きさに圧粉成形する。
【００３２】
ＭＲＡＭ素子１１は、公知の４２アロイを用いてリードフレーム１３に接着し、その後、Ａｕ線のワイヤ１２で結線する。そして、このリードフレーム１３のＭＲＡＭ素子１１実装面側とこの実装面と反対の面側とからそれぞれ第１シールド部材１４ａと第２シールド部材１４ｂとを被せ、接着する。この接着の際には、外部から磁束が進入しないように第１シールド部材１４ａおよび第２シールド部材１４ｂを密着させることが重要である。
【００３３】
この密着は、通常の接着剤を用いて行うことができるほか、絶縁性の磁性粉を含ませた接着樹脂なども好適に用いることができる。また、信号線が絶縁コーティングされている場合には、導電性の磁性粉を含ませた接着樹脂を用いることも可能である。
【００３４】
このように形成した磁気シールドパッケージ１０による外部磁界の抑制効果について検証した。ここでは、ＭＲＡＭ素子１１およびリードフレーム１３の代わりに、直径７ｍｍのループアンテナを、ＮｉＺｎフェライトで形成した磁気シールド部材１４で密閉し、その内部における磁界強度測定を行った。また、比較のため、非磁性のセラミックスのみで形成した磁気シールド部材で密閉した場合の磁界強度測定も行った。
【００３５】
その結果、ＮｉＺｎフェライトの磁気シールド部材１４では、セラミックスの磁気シールド部材に比べ、約９５％の磁界強度低減効果が得られた。磁気シールド部材１４外部に磁界強度３００Ｏｅのモータを配置した場合でも、磁気シールド部材１４内部の磁界強度を３０Ｏｅ以下まで低減することができた。
【００３６】
以上示したように、絶縁性の軟磁性材料（信号線を絶縁コーティングした場合は導電性の軟磁性材料）で形成した磁気シールド部材１４によりＭＲＡＭ素子１１を密閉することで、ＭＲＡＭ素子１１に対する外部磁界の影響を抑制することができるようになる。したがって、ＭＲＡＭ素子１１の記録保持信頼性を向上させることができる。
【００３７】
また、近年では、高密度実装の要求から、ＢＧＡ（Ball Grid Array）やＰＧＡ（Pin Grid Array）といった実装形態が採用されることも多い。
このような実装形態のＭＲＡＭ素子については、外部磁界の影響を抑制するという点から、その磁気シールドパッケージを、以下の図６ないし図１３に示すようなパッケージ構造とすることも可能である。なお、図６ないし図１３では、図３に示した構成要素と同一の要素については同一の符号を付している。
【００３８】
図６は第１のパッケージ構造の断面図、図７は第２のパッケージ構造の断面図である。
図６および図７に示す第１，第２のパッケージ構造は、ともにＢＧＡパッケージ構造になっている。
【００３９】
この第１，第２のパッケージ構造では、ＭＲＡＭ素子１１がワイヤ１２で結線されているリードフレーム１３が、複数のボール電極１５を介して基板に接続されるようになっている。そして、図６ではリードフレーム１３のＭＲＡＭ素子１１実装側の表面から上部へ、図７ではリードフレーム１３の側面からＭＲＡＭ素子１１実装側の上部へ、磁気シールド部材１４を設けている。これにより、ＭＲＡＭ素子１１が磁気シールド部材１４に囲まれて密閉され、外部磁界の磁束の進入が抑制されるようになる。
【００４０】
図８は第３のパッケージ構造の断面図である。
図８に示す第３のパッケージ構造は、ＰＧＡパッケージ構造になっており、さらに、ピン電極１６の先端部にボール電極１５が設けられたＢＧＡタイプになっている。
【００４１】
この第３のパッケージ構造では、ピン電極１６の先端部を外部に出すのみで、ワイヤ１２を含むＭＲＡＭ素子１１の周囲を囲んで磁気シールド部材１４を設けている。これにより、ＭＲＡＭ素子１１に対し、様々な方向から作用する外部磁界の磁束の進入が抑制されるようになる。
【００４２】
図９は第４のパッケージ構造の断面図、図１０は第５のパッケージ構造の断面図である。
図９および図１０に示す第４，第５のパッケージ構造は、ともにＢＧＡパッケージ構造になっている。
【００４３】
この第４，第５のパッケージ構造では、ＭＲＡＭ素子１１上面、あるいは上面および側面に、磁気シールド部材１４を設けている。これにより、ＭＲＡＭ素子１１上面側からの磁束の進入を抑制することができる。
【００４４】
図１１は第６のパッケージ構造の断面図、図１２は第７のパッケージ構造の断面図、図１３は第８のパッケージ構造の断面図である。
図１１ないし図１３に示す第６，第７，第８のパッケージ構造のうち、第６のパッケージ構造はＢＧＡパッケージ構造になっており、第７，第８のパッケージ構造はピン電極１６を有するＰＧＡパッケージ構造になっている。さらに、第８のパッケージ構造では、ピン電極１６の先端にボール電極１５が設けられたＢＧＡタイプになっている。
【００４５】
この第６，第７，第８のパッケージ構造では、いずれも電極の一部を外部に出すのみで、ＭＲＡＭ素子１１の周囲を取り囲んで磁気シールド部材１４を設けている。これにより、図８に示した第３のパッケージ構造と同様、ＭＲＡＭ素子１１の様々な方向から作用する外部磁界の磁束の進入が抑制されるようになる。
【００４６】
このように、ＭＲＡＭ素子１１がボール電極１５やピン電極１６などの形状の電極を介して基板に電気接続されるようなＢＧＡやＰＧＡといった実装形態をとるパッケージ構造であっても、外部磁界に対する磁気シールドが可能である。
【００４７】
なお、以上の説明では、ＭＲＡＭ素子１１を磁気シールド部材１４で密閉する構成としたが、ＭＲＡＭ素子１１以外の他の能動素子、部品などを組み込んだマルチチップモジュール全体を磁気シールド部材で密閉するように構成することも可能である。これにより、モジュール全体を外部磁界から保護することができ、より信頼性の高いモジュール形成が可能になる。
【００４８】
また、以上の説明では、絶縁性の軟磁性材料（信号線を絶縁コーティングした場合は導電性の軟磁性材料）で磁気シールド部材１４を形成するようにした。本発明では、このほかに、磁性または非磁性の成形体の表面に、絶縁性または導電性の軟磁性材料からなる膜を形成することによっても、ＭＲＡＭ素子１１を外部磁界から保護することが可能である。
【００４９】
【発明の効果】
以上説明したように本発明では、ＭＲＡＭ素子を、軟磁性材料を用いて形成された磁気シールド部材で囲み、密閉状態で配置する構成にした。これにより、低周波数から高周波数に渡る外部磁界に対し、ＭＲＡＭ素子への磁束の進入が抑制され、その記録保持信頼性を向上させることができる。
【図面の簡単な説明】
【図１】ＭＲＡＭ素子の磁気シールドパッケージの平面図である。
【図２】ＭＲＡＭ素子の磁気シールドパッケージの側面図である。
【図３】図１のＡ−Ａ断面図である。
【図４】ＭＲＡＭ素子の磁気シールドパッケージにおける磁気シールド機構の説明図である。
【図５】形成過程における磁気シールドパッケージの斜視図である。
【図６】第１のパッケージ構造の断面図である。
【図７】第２のパッケージ構造の断面図である。
【図８】第３のパッケージ構造の断面図である。
【図９】第４のパッケージ構造の断面図である。
【図１０】第５のパッケージ構造の断面図である。
【図１１】第６のパッケージ構造の断面図である。
【図１２】第７のパッケージ構造の断面図である。
【図１３】第８のパッケージ構造の断面図である。
【図１４】ＭＲＡＭ素子に外部から作用すると想定される磁界強度の例を示す図である。
【符号の説明】
１０……磁気シールドパッケージ、１１……ＭＲＡＭ素子、１２……ワイヤ、１３……リードフレーム、１４……磁気シールド部材、１４ａ……第１シールド部材、１４ｂ……第２シールド部材、１５……ボール電極、１６……ピン電極。
【発明の属する技術分野】
本発明は磁気不揮発性メモリ素子の磁気シールドパッケージに関し、特に磁気不揮発性メモリ素子に対する外部磁界の影響を抑制するための磁気不揮発性メモリ素子の磁気シールドパッケージに関する。
【０００２】
【従来の技術】
近年、半導体メモリとして、例えば日本応用磁気学会第１１６回研究会資料などで報告されているように、磁気不揮発性メモリ（Magnetic Random Access Memory，以下「ＭＲＡＭ」という）の開発が進められている。
【０００３】
ＭＲＡＭ素子は、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用した半導体メモリであり、外部からの電力供給なしで記憶を保持することのできる不揮発性メモリである。
【０００４】
このＭＲＡＭ素子における情報の書き込みは、マトリックス状に配線したビット線とワード線の交点の合成磁場により、交叉したセルの磁性スピンを反転させ、その向きを“１”，“０”の情報として記憶する。また、読み出しは、磁気抵抗効果を応用したＴＭＲ（Tunneling MagnetoResistance）効果を利用して行う。このＴＭＲ効果とは、スピンの向きによって抵抗値が変化する現象であり、抵抗の高低により情報の“１”，“０”を検出する。
【０００５】
ＭＲＡＭ素子は、省電力で、高速かつ不揮発性の大容量メモリとして期待されている。
【０００６】
【発明が解決しようとする課題】
しかし、ＭＲＡＭ素子は、記憶保持に磁性体を用いているため、外部磁界によって情報が消されたり、書き換えられたりするという問題点があった。
【０００７】
実際にＭＲＡＭ素子が使用されるのは、電子機器内部の主として高密度実装基板上である。このような高密度実装基板上には、近年の実装技術の発達により、半導体素子、通信用素子、超小型のモータなどが高密度に実装されている。また、電子機器内部には、アンテナ素子、各種メカニカル部品、電源などが高密度実装され、ひとつの機器を構成している。
【０００８】
これらの各素子、部品が近接した状態で配置されているＭＲＡＭ素子には、各素子などが形成する磁界が、外部磁界として作用するようになる。
図１４はＭＲＡＭ素子に外部から作用すると想定される磁界強度の例を示す図である。
【０００９】
実装基板上に配置されたモータからは、例えば、磁界強度２００Ｏｅ〜３００Ｏｅ程度で周波数５０Ｈｚ〜６０Ｈｚ程度の交流磁界が、また、電源部からは、磁界強度１００Ｏｅ〜３００Ｏｅ程度で周波数５０Ｈｚ〜数ＭＨｚ程度の交流磁界が、ＭＲＡＭ素子に作用してくることが想定される。モータや電源部などからは、比較的周波数の低い磁界成分が定常的に発生している。
【００１０】
また、ＭＲＡＭ素子付近に永久磁石などが配置されることもあり、この場合、例えば、磁界強度１０００Ｏｅ程度の直流（ＤＣ）の磁界がＭＲＡＭ素子に作用することがある。さらに、実装基板の近傍に形成される磁界（基板近傍磁界）は、例えば、磁界強度１００Ｏｅ程度で周波数が数ＭＨｚを超える高周波磁界となってＭＲＡＭ素子に作用してくることが想定される。
【００１１】
このように、実装されたＭＲＡＭ素子の周囲には、直流磁界成分、あるいは低周波数から高周波数に渡る広い周波数範囲の交流磁界成分が混在している。これに対し、ＭＲＡＭ素子の反転磁界強度は３０Ｏｅ〜５０Ｏｅ程度であり、ＭＲＡＭ素子の記録保持信頼性確保のためには、外部磁気の進入を防止する磁気シールド方法の確立が不可欠である。
【００１２】
本発明はこのような点に鑑みてなされたものであり、ＭＲＡＭ素子に対する外部磁界の影響を抑制して記録保持信頼性を向上したＭＲＡＭ素子の磁気シールドパッケージを提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明によれば、ＭＲＡＭ素子に対する外部磁界の影響を抑制するＭＲＡＭ素子の磁気シールドパッケージにおいて、ＭＲＡＭ素子が、軟磁性材料を用いて形成された成形体同士を接着してなる磁気的に連続した磁気シールド部材に囲まれて、磁気的に密閉状態で配置されていることを特徴とするＭＲＡＭ素子の磁気シールドパッケージが提供される。
【００１４】
このようなＭＲＡＭ素子の磁気シールドパッケージによれば、ＭＲＡＭ素子が軟磁性材料を用いて形成された磁気シールド部材で囲まれて磁気的に密閉されるので、磁気シールド部材に到達した磁束は、磁気シールド部材の内部を進行しやすくなり、または、その内部で吸収されて強度が弱められる。さらに、ＭＲＡＭ素子は、様々な方向から作用する外部磁界から保護されるようになる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１はＭＲＡＭ素子の磁気シールドパッケージの平面図、図２はＭＲＡＭ素子の磁気シールドパッケージの側面図、図３は図１のＡ−Ａ断面図である。
【００１６】
磁気シールドパッケージ１０内のＭＲＡＭ素子１１は、図１および図３に示すように、ワイヤ１２でリードフレーム１３に結線されている。そして、図１ないし図３に示すように、ＭＲＡＭ素子１１は、その周囲全体が中空の磁気シールド部材１４に囲まれている。
【００１７】
ここで、磁気シールド部材１４は、磁気シールドパッケージ１０の外部へ信号線（リード）を引き出すため、リードフレーム１３の一部が磁気シールド部材１４の外部に出るように形成されている。ＭＲＡＭ素子１１は、このような形状の磁気シールド部材１４に囲まれ、密閉された状態で配置されている。
【００１８】
このような磁気シールドパッケージ１０の磁気シールド部材１４は、絶縁性の軟磁性材料を用いて形成されている。この絶縁性軟磁性材料としては、特に、透磁率の高いものを好適に用いることができる。このように、絶縁性軟磁性材料を用いた磁気シールド部材１４でＭＲＡＭ素子１１を保護することで、ＭＲＡＭ素子１１に対する外部磁界の影響を抑制することが可能になる。
【００１９】
すなわち、従来は、通常、低周波磁界に対しては、ＭＲＡＭ素子付近に透磁率の高い物質を配置し、その物質内をより多くの磁束が流れるようにすることで、ＭＲＡＭ素子への磁束の進入を抑制する方法が採られていた。また、高周波磁界に対しては、ＭＲＡＭ素子付近に電磁波吸収材料を配置し、これに進入した磁束を熱エネルギーに変換して吸収する方法が採られていた。
【００２０】
これに対し、本発明では、ＭＲＡＭ素子１１を、絶縁性軟磁性材料を用いて形成された磁気シールド部材１４により、外部磁界から保護するようにしている。図４はＭＲＡＭ素子の磁気シールドパッケージにおける磁気シールド機構の説明図である。
【００２１】
上記構成の磁気シールドパッケージ１０が低周波磁界内に置かれた場合、軟磁性の磁気シールド部材１４に到達した磁束は、その透磁率の実部μ’項の寄与により、磁気シールド部材１４の内部を好んで進行するようになる。これにより、磁束の進路が変えられ、ＭＲＡＭ素子１１への磁束の進入が抑制される。
【００２２】
また、高周波磁界内では、磁気シールド部材１４に到達した磁束は、透磁率の虚部μ”項の寄与により、磁気シールド部材１４の内部で熱エネルギーとして吸収されるようになる。これにより、ＭＲＡＭ素子１１への磁束の進入が抑制される。
【００２３】
さらに、ＭＲＡＭ素子１１は、磁気シールド部材１４によって密閉状態になっているため、様々な方向からの磁束に対して効果的に保護される。
したがって、ＭＲＡＭ素子１１に対する外部磁界の影響を抑制することができ、ＭＲＡＭ素子１１の記録保持信頼性を向上させることができる。さらに、トランジスタのスイッチングに伴うノイズの発生も未然に抑制することができるようになる。
【００２４】
また、この磁気シールドパッケージ１０では、ＭＲＡＭ素子１１全体が外部磁界から保護されているため、例えば、ＭＲＡＭ素子１１の上部に軟磁性体プレートを形成したり、ＭＲＡＭ素子１１自体にパシベーション膜である軟磁性絶縁膜を形成したりする必要がない。
【００２５】
磁気シールドパッケージ１０の磁気シールド部材１４の形成には、種々の絶縁性軟磁性材料を用いることができる。このような絶縁性軟磁性材料としては、ＮｉＺｎフェライト、ＭｎＺｎフェライト、ＭｇＭｎフェライト、ＮｉＺｎＣｕフェライト、ＮｉＺｎＣｏフェライトなど、一般的にスピネル型構造をとる軟磁性フェライト（ＭｅＦｅ2Ｏ4，Ｍｅ＝Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｍｇ，Ｌｉ0.5Ｆｅ0.5，ＮｉxＺｎ1-x，ＭｎxＺｎ1-x，ＮｉxＺｎyＣｕ1-x-y，ＮｉxＣｕ1-x，ＮｉxＣｕyＣｏ1-x-y，ＣｕxＺｎ1-x，ＬｉxＺｎ1-x，ＭｇxＭｎ1-x，ＮｉxＺｎyＣｏ1-x-y）が好適に用いられる。
【００２６】
このような軟磁性フェライトは、その軟磁気特性により、前述のように、低周波磁界および高周波磁界に対し、磁束の進路を変え、あるいはそのエネルギーを吸収することで磁束の進入を抑制する効果を発現する。また、軟磁性フェライトは、電気抵抗が高く、磁気シールド部材１４と磁気シールドパッケージ１０外部に引き出される信号線との接触部分における短絡が防止される。
【００２７】
また、磁気シールドパッケージ１０において、信号線の磁気シールド部材１４と接触する部分に、絶縁コーティングを施した構成とすれば、磁気シールド部材１４を、導電性の軟磁性材料を用いて形成することも可能である。このような導電性軟磁性材料としては、Ｆｅ，Ｃｏ，Ｎｉなどの軟磁性金属粉末や、ＦｅＮｉ，ＦｅＣｏ，ＦｅＡｌ，ＦｅＳｉ，ＦｅＳｉＡｌ，ＦｅＳｉＢ，ＣｏＳｉＢなどの高透磁率の軟磁性合金粉末が好適に用いられる。
【００２８】
次に、具体例を挙げて磁気シールドパッケージ１０の形成および効果について説明する。
図５は形成過程における磁気シールドパッケージの斜視図である。
【００２９】
磁気シールド部材１４の絶縁性軟磁性材料としては、公知のＮｉＺｎフェライトの（Ｎｉ0.3Ｚｎ0.7）Ｆｅ2Ｏ4粉末を用いる。そして、このＮｉＺｎフェライト粉末を、リードフレーム１３のＭＲＡＭ素子１１実装面側の第１シールド部材１４ａと、ＭＲＡＭ素子１１実装面と反対の面側の第２シールド部材１４ｂとに分けて、それぞれ圧粉成形する。
【００３０】
ここで、第１シールド部材１４ａと第２シールド部材１４ｂとは、後述する方法で双方を接着して磁気シールド部材１４とした際に、リードフレーム１３の一部が磁気シールド部材１４の外側へ出るような形状および大きさで成形する。
【００３１】
このように成形された第１シールド部材１４ａおよび第２シールド部材１４ｂは、その後、温度１１００℃で５時間焼成され、焼結体とされる。この焼成時には、成形体は熱収縮するため、第１シールド部材１４ａおよび第２シールド部材１４ｂの形成にあたっては、焼成時の成形体の収縮率を見込んで所定の大きさに圧粉成形する。
【００３２】
ＭＲＡＭ素子１１は、公知の４２アロイを用いてリードフレーム１３に接着し、その後、Ａｕ線のワイヤ１２で結線する。そして、このリードフレーム１３のＭＲＡＭ素子１１実装面側とこの実装面と反対の面側とからそれぞれ第１シールド部材１４ａと第２シールド部材１４ｂとを被せ、接着する。この接着の際には、外部から磁束が進入しないように第１シールド部材１４ａおよび第２シールド部材１４ｂを密着させることが重要である。
【００３３】
この密着は、通常の接着剤を用いて行うことができるほか、絶縁性の磁性粉を含ませた接着樹脂なども好適に用いることができる。また、信号線が絶縁コーティングされている場合には、導電性の磁性粉を含ませた接着樹脂を用いることも可能である。
【００３４】
このように形成した磁気シールドパッケージ１０による外部磁界の抑制効果について検証した。ここでは、ＭＲＡＭ素子１１およびリードフレーム１３の代わりに、直径７ｍｍのループアンテナを、ＮｉＺｎフェライトで形成した磁気シールド部材１４で密閉し、その内部における磁界強度測定を行った。また、比較のため、非磁性のセラミックスのみで形成した磁気シールド部材で密閉した場合の磁界強度測定も行った。
【００３５】
その結果、ＮｉＺｎフェライトの磁気シールド部材１４では、セラミックスの磁気シールド部材に比べ、約９５％の磁界強度低減効果が得られた。磁気シールド部材１４外部に磁界強度３００Ｏｅのモータを配置した場合でも、磁気シールド部材１４内部の磁界強度を３０Ｏｅ以下まで低減することができた。
【００３６】
以上示したように、絶縁性の軟磁性材料（信号線を絶縁コーティングした場合は導電性の軟磁性材料）で形成した磁気シールド部材１４によりＭＲＡＭ素子１１を密閉することで、ＭＲＡＭ素子１１に対する外部磁界の影響を抑制することができるようになる。したがって、ＭＲＡＭ素子１１の記録保持信頼性を向上させることができる。
【００３７】
また、近年では、高密度実装の要求から、ＢＧＡ（Ball Grid Array）やＰＧＡ（Pin Grid Array）といった実装形態が採用されることも多い。
このような実装形態のＭＲＡＭ素子については、外部磁界の影響を抑制するという点から、その磁気シールドパッケージを、以下の図６ないし図１３に示すようなパッケージ構造とすることも可能である。なお、図６ないし図１３では、図３に示した構成要素と同一の要素については同一の符号を付している。
【００３８】
図６は第１のパッケージ構造の断面図、図７は第２のパッケージ構造の断面図である。
図６および図７に示す第１，第２のパッケージ構造は、ともにＢＧＡパッケージ構造になっている。
【００３９】
この第１，第２のパッケージ構造では、ＭＲＡＭ素子１１がワイヤ１２で結線されているリードフレーム１３が、複数のボール電極１５を介して基板に接続されるようになっている。そして、図６ではリードフレーム１３のＭＲＡＭ素子１１実装側の表面から上部へ、図７ではリードフレーム１３の側面からＭＲＡＭ素子１１実装側の上部へ、磁気シールド部材１４を設けている。これにより、ＭＲＡＭ素子１１が磁気シールド部材１４に囲まれて密閉され、外部磁界の磁束の進入が抑制されるようになる。
【００４０】
図８は第３のパッケージ構造の断面図である。
図８に示す第３のパッケージ構造は、ＰＧＡパッケージ構造になっており、さらに、ピン電極１６の先端部にボール電極１５が設けられたＢＧＡタイプになっている。
【００４１】
この第３のパッケージ構造では、ピン電極１６の先端部を外部に出すのみで、ワイヤ１２を含むＭＲＡＭ素子１１の周囲を囲んで磁気シールド部材１４を設けている。これにより、ＭＲＡＭ素子１１に対し、様々な方向から作用する外部磁界の磁束の進入が抑制されるようになる。
【００４２】
図９は第４のパッケージ構造の断面図、図１０は第５のパッケージ構造の断面図である。
図９および図１０に示す第４，第５のパッケージ構造は、ともにＢＧＡパッケージ構造になっている。
【００４３】
この第４，第５のパッケージ構造では、ＭＲＡＭ素子１１上面、あるいは上面および側面に、磁気シールド部材１４を設けている。これにより、ＭＲＡＭ素子１１上面側からの磁束の進入を抑制することができる。
【００４４】
図１１は第６のパッケージ構造の断面図、図１２は第７のパッケージ構造の断面図、図１３は第８のパッケージ構造の断面図である。
図１１ないし図１３に示す第６，第７，第８のパッケージ構造のうち、第６のパッケージ構造はＢＧＡパッケージ構造になっており、第７，第８のパッケージ構造はピン電極１６を有するＰＧＡパッケージ構造になっている。さらに、第８のパッケージ構造では、ピン電極１６の先端にボール電極１５が設けられたＢＧＡタイプになっている。
【００４５】
この第６，第７，第８のパッケージ構造では、いずれも電極の一部を外部に出すのみで、ＭＲＡＭ素子１１の周囲を取り囲んで磁気シールド部材１４を設けている。これにより、図８に示した第３のパッケージ構造と同様、ＭＲＡＭ素子１１の様々な方向から作用する外部磁界の磁束の進入が抑制されるようになる。
【００４６】
このように、ＭＲＡＭ素子１１がボール電極１５やピン電極１６などの形状の電極を介して基板に電気接続されるようなＢＧＡやＰＧＡといった実装形態をとるパッケージ構造であっても、外部磁界に対する磁気シールドが可能である。
【００４７】
なお、以上の説明では、ＭＲＡＭ素子１１を磁気シールド部材１４で密閉する構成としたが、ＭＲＡＭ素子１１以外の他の能動素子、部品などを組み込んだマルチチップモジュール全体を磁気シールド部材で密閉するように構成することも可能である。これにより、モジュール全体を外部磁界から保護することができ、より信頼性の高いモジュール形成が可能になる。
【００４８】
また、以上の説明では、絶縁性の軟磁性材料（信号線を絶縁コーティングした場合は導電性の軟磁性材料）で磁気シールド部材１４を形成するようにした。本発明では、このほかに、磁性または非磁性の成形体の表面に、絶縁性または導電性の軟磁性材料からなる膜を形成することによっても、ＭＲＡＭ素子１１を外部磁界から保護することが可能である。
【００４９】
【発明の効果】
以上説明したように本発明では、ＭＲＡＭ素子を、軟磁性材料を用いて形成された磁気シールド部材で囲み、密閉状態で配置する構成にした。これにより、低周波数から高周波数に渡る外部磁界に対し、ＭＲＡＭ素子への磁束の進入が抑制され、その記録保持信頼性を向上させることができる。
【図面の簡単な説明】
【図１】ＭＲＡＭ素子の磁気シールドパッケージの平面図である。
【図２】ＭＲＡＭ素子の磁気シールドパッケージの側面図である。
【図３】図１のＡ−Ａ断面図である。
【図４】ＭＲＡＭ素子の磁気シールドパッケージにおける磁気シールド機構の説明図である。
【図５】形成過程における磁気シールドパッケージの斜視図である。
【図６】第１のパッケージ構造の断面図である。
【図７】第２のパッケージ構造の断面図である。
【図８】第３のパッケージ構造の断面図である。
【図９】第４のパッケージ構造の断面図である。
【図１０】第５のパッケージ構造の断面図である。
【図１１】第６のパッケージ構造の断面図である。
【図１２】第７のパッケージ構造の断面図である。
【図１３】第８のパッケージ構造の断面図である。
【図１４】ＭＲＡＭ素子に外部から作用すると想定される磁界強度の例を示す図である。
【符号の説明】
１０……磁気シールドパッケージ、１１……ＭＲＡＭ素子、１２……ワイヤ、１３……リードフレーム、１４……磁気シールド部材、１４ａ……第１シールド部材、１４ｂ……第２シールド部材、１５……ボール電極、１６……ピン電極。
Claims (5)
- 磁気不揮発性メモリ素子に対する外部磁界の影響を抑制する磁気不揮発性メモリ素子の磁気シールドパッケージにおいて、
磁気不揮発性メモリ素子が、軟磁性材料を用いて形成された成形体同士を接着してなる磁気的に連続した磁気シールド部材に囲まれて、磁気的に密閉状態で配置されていることを特徴とする磁気不揮発性メモリ素子の磁気シールドパッケージ。 - 前記磁気不揮発性メモリ素子の信号線が外部に引き出されていることを特徴とする請求項１記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
- 前記軟磁性材料は、軟磁性フェライトであることを特徴とする請求項１記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
- 前記軟磁性材料は、前記信号線の前記磁気シールド部材と接触する部分に絶縁コーティングが施されているときには、軟磁性金属または軟磁性合金であることを特徴とする請求項２記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
- 前記成形体は、その表面に前記軟磁性材料の膜が形成されていることを特徴とする請求項１記載の磁気不揮発性メモリ素子の磁気シールドパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002112877A JP3879576B2 (ja) | 2002-04-16 | 2002-04-16 | 磁気不揮発性メモリ素子の磁気シールドパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002112877A JP3879576B2 (ja) | 2002-04-16 | 2002-04-16 | 磁気不揮発性メモリ素子の磁気シールドパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309196A JP2003309196A (ja) | 2003-10-31 |
| JP3879576B2 true JP3879576B2 (ja) | 2007-02-14 |
Family
ID=29395219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002112877A Expired - Fee Related JP3879576B2 (ja) | 2002-04-16 | 2002-04-16 | 磁気不揮発性メモリ素子の磁気シールドパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3879576B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160070695A (ko) | 2014-12-10 | 2016-06-20 | 가부시키가이샤 제이디바이스 | 불휘발성 자기 메모리 소자의 자기 실드 패키지 |
| US10074799B2 (en) | 2015-04-29 | 2018-09-11 | Samsung Electronics Co., Ltd. | Magneto-resistive chip package including shielding structure |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936763B2 (en) * | 2002-06-28 | 2005-08-30 | Freescale Semiconductor, Inc. | Magnetic shielding for electronic circuits which include magnetic materials |
| JP5425461B2 (ja) | 2008-12-26 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5371648B2 (ja) * | 2009-09-08 | 2013-12-18 | キヤノン株式会社 | カメラシステム及びカメラシステムの制御方法 |
| JPWO2011046091A1 (ja) * | 2009-10-13 | 2013-03-07 | 日本電気株式会社 | 磁性体装置 |
| JPWO2011046090A1 (ja) * | 2009-10-13 | 2013-03-07 | 日本電気株式会社 | 磁性体装置 |
| JP5574281B2 (ja) * | 2010-03-10 | 2014-08-20 | 日本電気株式会社 | 磁性体装置 |
| KR101855294B1 (ko) | 2010-06-10 | 2018-05-08 | 삼성전자주식회사 | 반도체 패키지 |
| JP2012109307A (ja) | 2010-11-15 | 2012-06-07 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP5829562B2 (ja) * | 2012-03-28 | 2015-12-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6430201B2 (ja) | 2014-09-30 | 2018-11-28 | 株式会社東芝 | センサ |
| JP6280014B2 (ja) * | 2014-09-30 | 2018-02-14 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP6353763B2 (ja) * | 2014-09-30 | 2018-07-04 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2017041617A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社東芝 | 電子装置基板及び磁気シールドパッケージ |
| US11139341B2 (en) * | 2018-06-18 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection of MRAM from external magnetic field using magnetic-field-shielding structure |
| US11088083B2 (en) | 2018-06-29 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | DC and AC magnetic field protection for MRAM device using magnetic-field-shielding structure |
| JP2019012087A (ja) * | 2018-10-29 | 2019-01-24 | 株式会社東芝 | センサ |
| JP2020092114A (ja) * | 2018-12-03 | 2020-06-11 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および撮像装置 |
-
2002
- 2002-04-16 JP JP2002112877A patent/JP3879576B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160070695A (ko) | 2014-12-10 | 2016-06-20 | 가부시키가이샤 제이디바이스 | 불휘발성 자기 메모리 소자의 자기 실드 패키지 |
| US9553052B2 (en) | 2014-12-10 | 2017-01-24 | J-Devices Corporation | Magnetic shielding package of non-volatile magnetic memory element |
| US10074799B2 (en) | 2015-04-29 | 2018-09-11 | Samsung Electronics Co., Ltd. | Magneto-resistive chip package including shielding structure |
| US10923650B2 (en) | 2015-04-29 | 2021-02-16 | Samsung Electronics Co., Ltd. | Magneto-resistive chip package including shielding structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003309196A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3879576B2 (ja) | 磁気不揮発性メモリ素子の磁気シールドパッケージ | |
| TWI240274B (en) | Magnetic memory device | |
| JP2004349476A (ja) | 半導体装置 | |
| TWI231975B (en) | Magnetic memory device | |
| KR101217920B1 (ko) | 자기 실드체, 자기 실드 구조 및 자기 메모리 장치 | |
| US6452253B1 (en) | Method and apparatus for magnetic shielding of an integrated circuit | |
| CN100527930C (zh) | 在相对侧面上具有磁屏蔽的电子电路 | |
| TWI235451B (en) | Magnetic nonvolatile memory device | |
| US6984867B2 (en) | Magnetic memory device | |
| CN110419116B (zh) | 自旋元件的稳定化方法及自旋元件的制造方法 | |
| CN109427965A (zh) | 自旋流磁化旋转元件、自旋轨道转矩型磁阻效应元件 | |
| CN104241286A (zh) | 存储元件、存储装置、制造存储元件的方法及磁头 | |
| WO2011046091A1 (ja) | 磁性体装置 | |
| CN110419117A (zh) | 自旋元件的稳定化方法及自旋元件的制造方法 | |
| JPH11109006A (ja) | 磁気インピーダンスセンサ | |
| JP3879566B2 (ja) | 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料 | |
| JP2015207625A (ja) | 磁気抵抗効果素子およびそれを用いた半導体回路 | |
| JP5471364B2 (ja) | 半導体パッケージ | |
| US20220344578A1 (en) | Package structure and manufacturing method thereof | |
| WO2011111789A1 (ja) | 磁性体装置及びその製造方法 | |
| CN1309430A (zh) | 磁隧道结元件和使用它的磁存储器 | |
| Guan et al. | Magnetic Shielding and Packaging of STT MRAM | |
| JP2008306094A (ja) | 磁気メモリおよびその製造方法 | |
| JP3206582B2 (ja) | スピン偏極素子 | |
| JPH11340542A (ja) | 磁気抵抗効果型素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
| LAPS | Cancellation because of no payment of annual fees |