JP5291587B2 - オペアンプ - Google Patents

オペアンプ Download PDF

Info

Publication number
JP5291587B2
JP5291587B2 JP2009221233A JP2009221233A JP5291587B2 JP 5291587 B2 JP5291587 B2 JP 5291587B2 JP 2009221233 A JP2009221233 A JP 2009221233A JP 2009221233 A JP2009221233 A JP 2009221233A JP 5291587 B2 JP5291587 B2 JP 5291587B2
Authority
JP
Japan
Prior art keywords
amplifier
offset voltage
input terminal
switch
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009221233A
Other languages
English (en)
Other versions
JP2011071752A5 (ja
JP2011071752A (ja
Inventor
敏之 津崎
晃 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2009221233A priority Critical patent/JP5291587B2/ja
Priority to TW099130321A priority patent/TWI509982B/zh
Priority to KR1020100089498A priority patent/KR101377916B1/ko
Priority to US12/887,862 priority patent/US8115539B2/en
Priority to CN201010506848.3A priority patent/CN102035483B/zh
Publication of JP2011071752A publication Critical patent/JP2011071752A/ja
Publication of JP2011071752A5 publication Critical patent/JP2011071752A5/ja
Application granted granted Critical
Publication of JP5291587B2 publication Critical patent/JP5291587B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、オペアンプに関し、より詳しくはオペアンプのオフセット電圧キャンセルに関する。
センサ素子などから発生する微小な電圧を計測する半導体装置には、微小電圧を増幅する目的でオペアンプが使用される。精度よく計測するためには、オペアンプの代表的な誤差要因であるオフセット電圧の影響を小さくする必要がある。オフセット電圧を小さくする技術として、オフセット電圧を自己補正する機能を備えたオフセット電圧キャンセル機能付きのオペアンプが発明されている。
従来のオフセット電圧キャンセル機能付きのオペアンプは、メインのオペアンプと補正用のオペアンプを備え、メインのオペアンプのオフセット電圧を計測し補正することで、オフセット電圧の補正を実現させている（例えば、特許文献１参照。）。
図４は、従来のオフセット電圧キャンセルオペアンプの回路図である。非反転入力端子１０１及び反転入力端子１０２に接続されたメインアンプ１１７は、トランスコンダクタンスアンプ１０７及び１０８と、トランスインピーダンスアンプ１１３を備える。トランスコンダクタンスアンプ１０８は、非反転入力端子にコンデンサ１１１が接続されている。反転入力端子１０２及びスイッチ１０３を介して非反転入力端子１０１に接続された補正用アンプ１１８は、トランスコンダクタンスアンプ１０９及び１１０と、トランスインピーダンスアンプ１１４を備える。二つの入力端子の間にはスイッチ１０４が接続されている。トランスコンダクタンスアンプ１１０は、反転入力端子にコンデンサ１１２が接続されている。トランスインピーダンスアンプ１１４の出力端子は、スイッチ１１５を介してコンデンサ１１１に接続され、スイッチ１１６を介してコンデンサ１１２に接続される。メインアンプ１１７は、入力端子にオフセット電圧１０５が存在する。補正用アンプ１１８は、入力端子にオフセット電圧１０６が存在する。
スイッチ１０３及び１１５は、クロックΦ２モードのときに接続される。スイッチ１０４及び１１６は、クロックΦ１モードのときに接続される。クロックΦ１モードは、補正用アンプ１１８のオフセット電圧１０６を補正するモードである。クロックΦ２モードは、メインアンプ１１７のオフセット電圧１０５を補正するモードである。
図４のオフセット電圧キャンセルオペアンプは、クロックΦ１モードとクロックΦ２モードを交互に行うことにより、補正用アンプ１１８によってメインアンプ１１７のオフセット電圧を補正する。
次に、図４のオフセット電圧キャンセルオペアンプの動作を説明する。ここで、トランスコンダクタンスアンプのトランスコンダクタンスをgm、トランスインピーダンスアンプのトランスインピーダンスをRとする。
クロックΦ１モードでは、補正用アンプのオフセット電圧１０６(Voff,n)の値を、トランスコンダクタンスアンプ１０９にて測定し、その情報をコンデンサ１１２へ保存する。
補正用アンプ１１８の出力端子１２０の出力電圧 (Vout,n)は、次式で示される。
Vout,n = (Voff,n×gm3 − Vout,n×gm4)×Rn
= Voff,n×gm3×Rn／(1＋gm4×Rn) ≒ Voff,n×gm3／gm4
よって、クロックΦ１モードでは、コンデンサ１１２へ Voff,n×gm3／gm4 の電圧が保存される。
クロックΦ２モードでは、メインアンプ１１７のオフセット電圧１０５(Voff,m)の値を、補正用アンプ１１８にて測定し、その情報をコンデンサ１１１へ保存する。このときに、補正用アンプ１１８のオフセット電圧の値は、コンデンサ１１２に保存されている。非反転入力端子１０１に電圧(Vin)が入力され、反転入力端子１０２にはメインアンプ出力端子１１９から帰還率βでフィードバックされている場合、メインアンプ１１７の出力端子１１９の出力電圧(Vout,m)は、次式で示される。
Vout,m =〔(Vin−β×Vout,m＋Voff,m)×gm1＋[ (Vin−β×Vout,m＋Voff,n)×gm3−(Voff,n×gm3／gm4)×gm4 ]×Rn×gm2〕×Rm
= (gm1＋gm2×gm3×Rn)×Rm×Vin／[1＋β×Rm×(gm1＋gm2×gm3×Rn) ]＋(gm1×Rm×Voff,m) ／[1＋β×Rm×(gm1＋gm2×gm3×Rn) ]
ここで、gm1=gm2=gm3=gm4=gmとすると、
Vout,m ≒ [ Vin＋Voff,m／(gm×Rn) ]／β
となる。上式から、補正用アンプ１１８のオフセット電圧１０６(Voff,n)の影響はなくなり、メインアンプ１１７のオフセット電圧１０５(Voff,m)は1／(gm×Rn) となり、影響は非常に小さくなる。
従って、従来のオフセット電圧キャンセルオペアンプは、自己のオフセット電圧をキャンセルすることが可能である。また、オフセット電圧は温度特性を持っているが、その温度特性も同様にキャンセルすることが可能である。
特開平３−１１７９０８号公報
オペアンプに接続されるセンサ素子は、個々のセンサ素子ごとに異なるオフセット電圧や、温度特性を有している。従って、測定精度を上るためには、センサ素子のオフセット電圧や温度特性をキャンセルしなければならない。
しかしながら、従来のオフセット電圧キャンセルオペアンプは、自己のオフセット電圧や温度特性を減少することが可能であるが、センサ素子のオフセット電圧や温度特性をキャンセルすることが出来ない。
本発明は、以上のような課題を解決するために考案されたものであり、センサ素子のオフセット電圧や温度特性をキャンセルすることが出来、測定精度のよいオフセット電圧キャンセルオペアンプを実現するものである。
従来の課題を解決するために、本発明のオフセット電圧キャンセルオペアンプは以下のような構成とした。
入力端子を共通に接続したメインアンプとオフセット補正用アンプとを備えたオペアンプであって、メインアンプは、測定用の第１トランスコンダクタンスアンプとオフセット補正用の第２トランスコンダクタンスアンプと第２トランスコンダクタンスアンプの入力端子に接続された第１の容量とを備え、オフセット補正用アンプは、測定用の第３トランスコンダクタンスアンプとオフセット補正用の第４トランスコンダクタンスアンプと第４トランスコンダクタンスアンプの一方の入力端子に接続された第２の容量とを備え、オフセット補正用アンプは第４トランスコンダクタンスアンプの他方の入力端子にオフセット電圧調整回路を備え、入力端子に接続される素子のオフセットを補正するオペアンプ。
本発明のオフセット電圧キャンセルオペアンプによれば、接続されるセンサ素子のオフセット電圧や温度特性に合わせて、オフセット電圧をキャンセルすることが出来、測定精度のよいオフセット電圧キャンセルオペアンプを実現することが可能になる。
本発明のオフセット電圧キャンセルオペアンプの回路図である。 図１のオフセット電圧キャンセルオペアンプのクロックΦ１モードを示す回路図である。 図１のオフセット電圧キャンセルオペアンプのクロックΦ２モードを示す回路図である。 従来のオフセット電圧キャンセルオペアンプを示す回路図である。
以下の添付の図面を参照して、本発明のオフセット電圧キャンセルオペアンプを説明する。
図１は、本発明のオフセット電圧キャンセルオペアンプの回路図である。非反転入力端子１０１及び反転入力端子１０２に接続されたメインアンプ１１７は、トランスコンダクタンスアンプ１０７及び１０８と、トランスインピーダンスアンプ１１３を備える。トランスコンダクタンスアンプ１０８は、非反転入力端子にコンデンサ１１１が接続されている。反転入力端子１０２及びスイッチ１０３を介して非反転入力端子１０１に接続された補正用アンプ１１８は、トランスコンダクタンスアンプ１０９及び１１０と、トランスインピーダンスアンプ１１４を備える。二つの入力端子の間にはスイッチ１０４が接続されている。トランスコンダクタンスアンプ１１０は、非反転入力端子にオフセット電圧調整回路１２４が接続され、反転入力端子にコンデンサ１１２が接続されている。トランスインピーダンスアンプ１１４の出力端子は、スイッチ１１５を介してコンデンサ１１１に接続され、スイッチ１１６を介してコンデンサ１１２に接続される。メインアンプ１１７は、入力端子にオフセット電圧１０５が存在する。補正用アンプ１１８は、入力端子にオフセット電圧１０６が存在する。
オフセット電圧調整回路１２４は、スイッチ１２１及び１２２と、電圧源１２３を備える。電圧源１２３は、スイッチ１２１を介してオフセット電圧調整回路１２４の出力端子に接続される。スイッチ１２２は、ＧＮＤと出力端子の間に接続される。従って、スイッチ１２１及び１２２を切替えることによって、トランスコンダクタンスアンプ１１０の非反転入力端子に、電圧源１２３の電圧かＧＮＤの電圧が入力される。
スイッチ１０３、１１５及び１２１は、クロックΦ２モードのときに接続される。スイッチ１０４、１１６及び１２２は、クロックΦ１モードのときに接続される。クロックΦ１モードは、補正用アンプ１１８のオフセット電圧１０６を補正するモードである。クロックΦ２モードは、メインアンプ１１７のオフセット電圧１０５を補正するモードである。
図１のオフセット電圧キャンセルオペアンプは、クロックΦ１モードとクロックΦ２モードを交互に行うことにより、補正用アンプ１１８によってメインアンプ１１７のオフセット電圧を補正する。
次に、図１のオフセット電圧キャンセルオペアンプの動作を説明する。ここで、トランスコンダクタンスアンプのトランスコンダクタンスをgm、トランスインピーダンスアンプのトランスインピーダンスをRとする。
図２は、クロックΦ１モードを示す回路図である。クロックΦ１モードでは、補正用アンプのオフセット電圧１０６(Voff,n)の値を、トランスコンダクタンスアンプ１０９にて測定し、その情報をコンデンサ１１２へ保存する。
補正用アンプ１１８の出力端子１２０の出力電圧 (Vout,n)は、次式で示される。
Vout,n = (Voff,n×gm3 − Vout,n×gm4)×Rn
= Voff,n×gm3×Rn／(1＋gm4×Rn) ≒ Voff,n×gm3／gm4
よって、クロックΦ１モードでは、コンデンサ１１２へ Voff,n×gm3／gm4 の電圧が保存される。
図３は、クロックΦ２モードを示す回路図である。クロックΦ２モードでは、メインアンプ１１７のオフセット電圧１０５(Voff,m)の値を、補正用アンプ１１８にて測定し、その情報をコンデンサ１１１へ保存する。このときに、補正用アンプ１１８のオフセット電圧の値は、コンデンサ１１２に保存されている。トランスコンダクタンスアンプ１１０の非反転入力端子には、電圧源１２３の電圧 (Vc)が接続される。
非反転入力端子１０１に電圧(Vin)が入力され、反転入力端子１０２にはメインアンプ出力端子１１９から帰還率βでフィードバックされている場合、メインアンプ１１７の出力端子１１９の出力電圧(Vout,m)は、次式で示される。
Vout,m =〔(Vin−β×Vout,m＋Voff,m)×gm1＋[ (Vin−β×Vout,m＋Voff,n)×gm3−(Voff,n×gm3／gm4−Vc)×gm4 ]×Rn×gm2〕×Rm
= (gm1＋gm2×gm3×Rn)×Rm×Vin／[1＋β×Rm×(gm1＋gm2×gm3×Rn) ]＋(gm1×Rm×Voff,m＋Vc×gm2×gm3×Rn) ／[1＋β×Rm×(gm1＋gm2×gm3×Rn) ]
ここで、gm1=gm2=gm3=gm4=gm とすると、
Vout,m ≒ [ Vin＋Voff,m／(gm×Rn)＋Vc ]／β
となる。上式から、補正用アンプ１１８のオフセット電圧１０６ (Voff,n) の影響はなくなり、メインアンプ１１７のオフセット電圧１０５(Voff,m)の影響は非常に小さくなる。そして、電圧源１２３の電圧(Vc)がオフセット電圧に加算される。これにより、電圧源１２３の電圧(Vc)を変更することにより、オフセット電圧キャンセルオペアンプにオフセット電圧調整機能を付加することが可能となる。
以上説明したように、電圧源１２３の電圧(Vc)を変えることにより、オフセット電圧の値を調整できるようになり、接続されるセンサ素子のオフセット電圧をキャンセルすることが可能となる。また、電圧源１２３の電圧(Vc)の温度特性を、接続されるセンサ素子の温度特性をキャンセルできるように設定すると、センサ素子の温度特性をキャンセルすることが可能となる。
なお、図１では、トランスコンダクタンスアンプ１１０の非反転入力端子に電圧源１２３が接続されているが、反転入力端子に接続されているコンデンサ１１２においても同様な考え方をすることが可能である。クロックΦ２モードにおいて、コンデンサ１１２に電荷を出し入れして電圧を変更することによって、センサ素子のオフセット電圧及び温度特性をキャンセルすることが可能となる。
１０１ 非反転入力端子
１０２ 反転入力端子
１０５,１０６ オフセット電圧
１０７,１０８,１０９,１１０ トランスコンダクタンスアンプ
１１３,１１４ トランスインピーダンスアンプ
１１７ メインアンプ
１１８ 補正用アンプ
１２３ 電圧源
１２４ オフセット電圧調整回路

Claims (2)

  1. 入力端子を共通に接続したメインアンプとオフセット補正用アンプとを備えたオペアンプであって、
    前記メインアンプは、測定用の第１トランスコンダクタンスアンプと、オフセット補正用の第２トランスコンダクタンスアンプと、前記第２トランスコンダクタンスアンプの入力端子に接続された第１の容量と、を備え、
    前記オフセット補正用アンプは、測定用の第３トランスコンダクタンスアンプと、オフセット補正用の第４トランスコンダクタンスアンプと、前記第４トランスコンダクタンスアンプの一方の入力端子に接続された第２の容量と、を備え、出力端子を前記第１の容量に接続してなり、
    前記第３トランスコンダクタンスアンプの一方の入力端子と他方の入力端子の間に設けられた第１のスイッチと、
    前記第１トランスコンダクタンスアンプの一方の入力端子と前記第３トランスコンダクタンスアンプの一方の入力端子の間に設けられた第２のスイッチと、
    前記出力端子と前記第２の容量の間に設けられた第３のスイッチと、
    前記出力端子と前記第１の容量の間に設けられた第４のスイッチと、
    前記第４トランスコンダクタンスアンプの他方の入力端子に接続された、電圧源と、ＧＮＤに接続された第５のスイッチと、前記電圧源に接続された第６のスイッチを有したオフセット電圧調整回路と、を備え、
    前記オペアンプの入力端子に接続される素子のオフセットを補正することを特徴とするオペアンプ。
  2. 前記オペアンプは、
    前記第１のスイッチと前記第３のスイッチと前記第５のスイッチは同時に開閉し、前記第２のスイッチと前記第４のスイッチと前記第６のスイッチは同時に開閉することを特徴とする請求項１に記載のオペアンプ。
JP2009221233A 2009-09-25 2009-09-25 オペアンプ Expired - Fee Related JP5291587B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009221233A JP5291587B2 (ja) 2009-09-25 2009-09-25 オペアンプ
TW099130321A TWI509982B (zh) 2009-09-25 2010-09-08 Operational Amplifier
KR1020100089498A KR101377916B1 (ko) 2009-09-25 2010-09-13 연산 증폭기
US12/887,862 US8115539B2 (en) 2009-09-25 2010-09-22 Operational amplifier
CN201010506848.3A CN102035483B (zh) 2009-09-25 2010-09-25 运算放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009221233A JP5291587B2 (ja) 2009-09-25 2009-09-25 オペアンプ

Publications (3)

Publication Number Publication Date
JP2011071752A JP2011071752A (ja) 2011-04-07
JP2011071752A5 JP2011071752A5 (ja) 2012-08-30
JP5291587B2 true JP5291587B2 (ja) 2013-09-18

Family

ID=43779643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009221233A Expired - Fee Related JP5291587B2 (ja) 2009-09-25 2009-09-25 オペアンプ

Country Status (5)

Country Link
US (1) US8115539B2 (ja)
JP (1) JP5291587B2 (ja)
KR (1) KR101377916B1 (ja)
CN (1) CN102035483B (ja)
TW (1) TWI509982B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6327813B2 (ja) * 2013-09-04 2018-05-23 三菱電機株式会社 可変利得増幅器
JP6555959B2 (ja) * 2015-07-24 2019-08-07 エイブリック株式会社 ボルテージレギュレータ
TWI577153B (zh) * 2015-10-08 2017-04-01 九暘電子股份有限公司 乙太網路供電設備的增益電路
KR101715630B1 (ko) * 2016-04-14 2017-03-22 주식회사 지니틱스 두 개의 피드백 커패시터 간의 피드백 연결 전환을 이용하여 터치입력을 감지하는 방법 및 이를 위한 장치
US20220123701A1 (en) * 2018-11-19 2022-04-21 Mitsubishi Electric Corporation Offset correction circuit
CN109805920A (zh) * 2019-03-15 2019-05-28 浙江诺尔康神经电子科技股份有限公司 一种快速人工耳蜗神经遥测电路及***

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4605907A (en) * 1985-05-20 1986-08-12 Teledyne Industries, Inc. Precisely adjustable voltage controlled current mirror amplifier
DE59007921D1 (de) 1989-09-20 1995-01-19 Itt Ind Gmbh Deutsche Offsetspannungsabgleichender Operationsverstärker.
WO1999019983A1 (en) * 1997-10-15 1999-04-22 Maxim Integrated Products, Inc. Single supply voltage to frequency converter optimized for low voltage sensing above and below ground
JP3884174B2 (ja) * 1998-07-08 2007-02-21 三菱農機株式会社 制御ユニットの接続正誤判定方法
JP4255564B2 (ja) * 1999-04-05 2009-04-15 誠 石田 増幅回路
JP4515241B2 (ja) * 2004-12-16 2010-07-28 Ｏｋｉセミコンダクタ株式会社 出力増幅回路及びそれを用いたセンサ装置
DE102005020803B4 (de) * 2005-05-04 2010-04-01 Infineon Technologies Ag Schaltungsanordnung mit einer Verstärkeranordnung und einer Offset-Kompensationsanordnung
US7535295B1 (en) * 2006-09-15 2009-05-19 Maxim Integrated Products, Inc. Chopper stabilized amplifiers combining low chopper noise and linear frequency characteristics
US7973596B2 (en) * 2009-05-12 2011-07-05 Number 14 B.V. Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers

Also Published As

Publication number Publication date
TW201125285A (en) 2011-07-16
CN102035483B (zh) 2016-03-16
TWI509982B (zh) 2015-11-21
CN102035483A (zh) 2011-04-27
US8115539B2 (en) 2012-02-14
KR20110033779A (ko) 2011-03-31
US20110074503A1 (en) 2011-03-31
KR101377916B1 (ko) 2014-03-25
JP2011071752A (ja) 2011-04-07

Similar Documents

Publication Publication Date Title
JP5291587B2 (ja) オペアンプ
KR101127891B1 (ko) 출력증폭회로 및 그것을 사용한 센서 장치
JP5551626B2 (ja) 演算増幅回路
JP2011071752A5 (ja)
US8810311B2 (en) Auto-zeroed amplifier with low input leakage
JP2010220195A (ja) カレントコンベアベースの計器増幅器
JP5440521B2 (ja) 感度温特補正回路
KR102153872B1 (ko) 비교 회로
JP2007208924A (ja) スイッチドキャパシタアンプ及びスイッチドキャパシタアンプの動作方法
JP4192795B2 (ja) 電子ボリューム
JP2004222018A (ja) スイッチトキャパシタ増幅回路
WO2019097870A1 (ja) 計装アンプ
JP2008227712A (ja) 可変ゲイン増幅回路
JP5538465B2 (ja) サンプル・ホールド回路
JP4369820B2 (ja) スイッチトキャパシタ増幅回路
JP5538466B2 (ja) サンプル・ホールド回路
WO2024090239A1 (ja) 差動入力差動出力型の反転増幅回路および測定装置
CN110225425B (zh) 一种麦克风输入电路
JP2012169820A (ja) プリアンプ回路、及びマイクロフォン
JP2013207697A (ja) サンプル・ホールド回路
KR20170062194A (ko) 차동 적분 회로 및 그를 이용한 센서 신호 처리 장치
WO2019097871A1 (ja) 計装アンプ
CN116846344A (zh) 放大电路以及传感器电路
JP2013021527A (ja) 感度温度特性調整回路
JP2013106125A (ja) Ａｄ変換回路及びその補正方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130607

R150 Certificate of patent or registration of utility model

Ref document number: 5291587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees