KR20110033779A - 연산 증폭기 - Google Patents

연산 증폭기 Download PDF

Info

Publication number
KR20110033779A
KR20110033779A KR1020100089498A KR20100089498A KR20110033779A KR 20110033779 A KR20110033779 A KR 20110033779A KR 1020100089498 A KR1020100089498 A KR 1020100089498A KR 20100089498 A KR20100089498 A KR 20100089498A KR 20110033779 A KR20110033779 A KR 20110033779A
Authority
KR
South Korea
Prior art keywords
amplifier
input terminal
offset voltage
switch
transconductance
Prior art date
Application number
KR1020100089498A
Other languages
English (en)
Other versions
KR101377916B1 (ko
Inventor
도시유키 츠자키
아키라 다케다
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20110033779A publication Critical patent/KR20110033779A/ko
Application granted granted Critical
Publication of KR101377916B1 publication Critical patent/KR101377916B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

입력 단자에 접속되는 소자의 오프셋 전압을 보정할 수 있는 연산 증폭기를 제공한다.
입력 단자를 공통으로 접속한 메인 증폭기와 오프셋 보정용 증폭기를 구비한 연산 증폭기로서, 메인 증폭기는, 측정용의 제1 트랜스 컨덕턴스 증폭기와 오프셋 보정용 제2 트랜스 컨덕턴스 증폭기와 제2 트랜스 컨덕턴스 증폭기의 입력 단자에 접속된 제1 용량을 구비하고, 오프셋 보정용 증폭기는, 측정용의 제3 트랜스 컨덕턴스 증폭기와 오프셋 보정용의 제4 트랜스 컨덕턴스 증폭기와 제4 트랜스 컨덕턴스 증폭기의 한쪽의 입력 단자에 접속된 제2 용량을 구비하며, 오프셋 보정용 증폭기는 제4 트랜스 컨덕턴스 증폭기의 다른 쪽의 입력 단자에 오프셋 전압 조정 회로를 설치하였다.

Description

연산 증폭기{OPERATIONAL AMPLIFIER}
본 발명은, 연산 증폭기에 관한 것으로, 보다 상세하게는 연산 증폭기의 오프셋 전압 캔슬에 관한 것이다.
센서 소자 등으로부터 발생하는 미소한 전압을 계측하는 반도체 장치에는, 미소 전압을 증폭하는 목적으로 연산 증폭기가 사용된다. 정밀도 좋게 계측하기 위해서는, 연산 증폭기의 대표적인 오차 요인인 오프셋 전압의 영향을 작게 할 필요가 있다. 오프셋 전압을 작게 하는 기술로서, 오프셋 전압을 자기 보정하는 기능을 구비한 오프셋 전압 캔슬 기능이 부가된 연산 증폭기가 발명되어 있다.
종래의 오프셋 전압 캔슬 기능이 부가된 연산 증폭기는, 메인의 연산 증폭기와 보정용의 연산 증폭기를 구비하고, 메인의 연산 증폭기의 오프셋 전압을 계측하여 보정함으로써, 오프셋 전압의 보정을 실현시키고 있다(예를 들면, 특허문헌 1 참조).
도 4는, 종래의 오프셋 전압 캔슬 연산 증폭기의 회로도이다. 비반전 입력 단자(101) 및 반전 입력 단자(102)에 접속된 메인 증폭기(117)는, 트랜스 컨덕턴스 증폭기(107 및 108)와, 트랜스 임피던스 증폭기(113)를 구비한다. 트랜스 컨덕턴스 증폭기(108)는, 비반전 입력 단자에 콘덴서(111)가 접속되어 있다. 반전 입력 단자(102) 및 스위치(103)를 통해 비반전 입력 단자(101)에 접속된 보정용 증폭기(118)는, 트랜스 컨덕턴스 증폭기(109 및 110)와, 트랜스 임피던스 증폭기(114)를 구비한다. 트랜스 컨덕턴스 증폭기(109)의 2개의 입력 단자의 사이에는 스위치(104)가 접속되어 있다. 트랜스 컨덕턴스 증폭기(110)는, 반전 입력 단자에 콘덴서(112)가 접속되어 있다. 트랜스 임피던스 증폭기(114)의 출력 단자는, 스위치(115)를 통해 콘덴서(111)에 접속되고, 스위치(116)를 통해 콘덴서(112)에 접속된다. 메인 증폭기(117)는, 입력 단자에 오프셋 전압(105)이 존재한다. 보정용 증폭기(118)는, 입력 단자에 오프셋 전압(106)이 존재한다.
스위치(103 및 115)는, 클록 φ2 모드일 때에 접속된다. 스위치(104 및 116)는, 클록 φ1 모드일 때에 접속된다. 클록 φ1 모드는, 보정용 증폭기(118)의 오프셋 전압(106)을 보정하는 모드이다. 클록 φ2 모드는, 메인 증폭기(117)의 오프셋 전압(105)을 보정하는 모드이다.
도 4의 오프셋 전압 캔슬 연산 증폭기는, 클록 φ1 모드와 클록 φ2 모드를 교대로 행함으로써, 보정용 증폭기(118)에 의해 메인 증폭기(117)의 오프셋 전압을 보정한다.
다음에, 도 4의 오프셋 전압 캔슬 연산 증폭기의 동작을 설명한다. 여기에서, 트랜스 컨덕턴스 증폭기의 트랜스 컨덕턴스를 gm, 트랜스 임피던스 증폭기의 트랜스 임피던스를 R로 한다.
클록 φ1 모드에서는, 보정용 증폭기의 오프셋 전압(106)(Voff, n)의 값을, 트랜스 컨덕턴스 증폭기(109)로 측정하고, 그 정보를 콘덴서(112)에 보존한다. 보정용 증폭기(118)의 출력 단자(120)의 출력전압(Vout, n)은, 다음 식으로 표시된다.
Vout, n=(Voff, n×gm3-Vout, n×gm4)×Rn
=Voff, n×gm3×Rn/(1+gm4×Rn)≒Voff, n×gm3/gm4
따라서, 클록 φ1 모드에서는, 콘덴서(112)에 Voff, n×gm3/gm4의 전압이 보존된다.
클록 φ2 모드에서는, 메인 증폭기(117)의 오프셋 전압(105)(Voff, m)의 값을, 보정용 증폭기(118)로 측정하고, 그 정보를 콘덴서(111)에 보존한다. 이 때에, 보정용 증폭기(118)의 오프셋 전압의 값은, 콘덴서(112)에 보존되어 있다. 비반전 입력 단자(101)에 전압(Vin)이 입력되고, 반전 입력 단자(102)에는 메인 증폭기 출력 단자(119)로부터 귀환률(β)로 피드백되고 있는 경우, 메인 증폭기(117)의 출력 단자(119)의 출력 전압(Vout, m)은, 다음 식으로 표시된다.
Vout, m=[(Vin-β×Vout, m+Voff, m)×gm1+[(Vin-β×Vout, m+Voff, n)×gm3-(Voff, n×gm3/gm4)×gm4]×Rn×gm2]×Rm
=(gm1+gm2×gm3×Rn)×Rm×Vin/[1+β×Rm×(gm1+gm2×gm3×Rn)]+(gm1×Rm×Voff, m)/[1+β×Rm×(gm1+gm2×gm3×Rn)]
여기에서, gm1=gm2=gm3=gm4=gm으로 하면,
Vout, m≒[Vin+Voff, m/(gm×Rn)]/β
가 된다. 상기 식으로부터, 보정용 증폭기(118)의 오프셋 전압(106)(Voff, n)의 영향은 없어지고, 메인 증폭기(117)의 오프셋 전압(105)(Voff, m)은 1/(gm×Rn)이 되어, 영향은 매우 작아진다.
따라서, 종래의 오프셋 전압 캔슬 연산 증폭기는, 자기의 오프셋 전압을 캔슬하는 것이 가능하다. 또, 오프셋 전압은 온도 특성을 갖고 있지만, 그 온도 특성도 동일하게 캔슬하는 것이 가능하다.
[특허문헌 1] 일본국 특허공개 평3-117908호 공보
연산 증폭기에 접속되는 센서 소자는, 각각의 센서 소자마다 상이한 오프셋 전압이나, 온도 특성을 갖고 있다. 따라서, 측정 정밀도를 올리기 위해서는, 센서 소자의 오프셋 전압이나 온도 특성을 캔슬하지 않으면 안 된다.
그러나, 종래의 오프셋 전압 캔슬 연산 증폭기는, 자기의 오프셋 전압이나 온도 특성을 감소하는 것이 가능하지만, 센서 소자의 오프셋 전압이나 온도 특성을 캔슬할 수 없다.
본 발명은, 이상과 같은 과제를 해결하기 위해 고안된 것이며, 센서 소자의 오프셋 전압이나 온도 특성을 캔슬할 수 있으며, 측정 정밀도가 좋은 오프셋 전압 캔슬 연산 증폭기를 실현하는 것이다.
종래의 과제를 해결하기 위해, 본 발명의 오프셋 전압 캔슬 연산 증폭기는 이하와 같은 구성으로 하였다.
입력 단자를 공통으로 접속한 메인 증폭기와 오프셋 보정용 증폭기를 구비한 연산 증폭기로서, 메인 증폭기는, 측정용의 제1 트랜스 컨덕턴스 증폭기와 오프셋 보정용의 제2 트랜스 컨덕턴스 증폭기와 제2 트랜스 컨덕턴스 증폭기의 입력 단자에 접속된 제1 용량을 구비하고, 오프셋 보정용 증폭기는, 측정용의 제3 트랜스 컨덕턴스 증폭기와 오프셋 보정용의 제4 트랜스 컨덕턴스 증폭기와 제4 트랜스 컨덕턴스 증폭기의 한쪽의 입력 단자에 접속된 제2 용량을 구비하며, 오프셋 보정용 증폭기는 제4 트랜스 컨덕턴스 증폭기의 다른 쪽의 입력 단자에 오프셋 전압 조정 회로를 구비하여, 입력 단자에 접속되는 소자의 오프셋을 보정하는 연산 증폭기이다.
본 발명의 오프셋 전압 캔슬 연산 증폭기에 의하면, 접속되는 센서 소자의 오프셋 전압이나 온도 특성에 맞추어, 오프셋 전압을 캔슬할 수 있으며, 측정 정밀도가 좋은 오프셋 전압 캔슬 연산 증폭기를 실현하는 것이 가능해진다.
도 1은 본 발명의 오프셋 전압 캔슬 연산 증폭기의 회로도이다.
도 2는 도 1의 오프셋 전압 캔슬 연산 증폭기의 클록 φ1 모드를 도시한 회로도이다.
도 3은 도 1의 오프셋 전압 캔슬 연산 증폭기의 클록 φ2 모드를 도시한 회로도이다.
도 4는 종래의 오프셋 전압 캔슬 연산 증폭기를 도시한 회로도이다.
이하의 첨부 도면을 참조하여, 본 발명의 오프셋 전압 캔슬 연산 증폭기를 설명한다.
도 1은, 본 발명의 오프셋 전압 캔슬 연산 증폭기의 회로도이다. 비반전 입력 단자(101) 및 반전 입력 단자(102)에 접속된 메인 증폭기(117)는, 트랜스 컨덕턴스 증폭기(107 및 108)와, 트랜스 임피던스 증폭기(113)를 구비한다. 트랜스 컨덕턴스 증폭기(108)는, 비반전 입력 단자에 콘덴서(111)가 접속되어 있다. 반전 입력 단자(102) 및 스위치(103)를 통해 비반전 입력 단자(101)에 접속된 보정용 증폭기(118)는, 트랜스 컨덕턴스 증폭기(109 및 110)와, 트랜스 임피던스 증폭기(114)를 구비한다. 트랜스 컨덕턴스 증폭기(109)의 2개의 입력 단자의 사이에는 스위치(104)가 접속되어 있다. 트랜스 컨덕턴스 증폭기(110)는, 비반전 입력 단자에 오프셋 전압 조정 회로(124)가 접속되고, 반전 입력 단자에 콘덴서(112)가 접속되어 있다. 트랜스 임피던스 증폭기(114)의 출력 단자는, 스위치(115)를 통해 콘덴서(111)에 접속되고, 스위치(116)를 통해 콘덴서(112)에 접속된다. 메인 증폭기(117)는, 입력 단자에 오프셋 전압(105)이 존재한다. 보정용 증폭기(118)는, 입력 단자에 오프셋 전압(106)이 존재한다.
오프셋 전압 조정 회로(124)는, 스위치(121 및 122)와, 전압원(123)을 구비한다. 전압원(123)은, 스위치(121)를 통해 오프셋 전압 조정 회로(124)의 출력 단자에 접속된다. 스위치(122)는, GND와 출력 단자의 사이에 접속된다. 따라서, 스위치(121 및 122)를 전환함으로써, 트랜스 컨덕턴스 증폭기(110)의 비반전 입력 단자에, 전압원(123)의 전압이나 GND의 전압이 입력된다.
스위치(103, 115 및 121)는, 클록 φ2 모드일 때에 접속된다. 스위치(104, 116 및 122)는, 클록 φ1 모드일 때에 접속된다. 클록 φ1 모드는, 보정용 증폭기(118)의 오프셋 전압(106)을 보정하는 모드이다. 클록 φ2 모드는, 메인 증폭기(117)의 오프셋 전압(105)을 보정하는 모드이다.
도 1의 오프셋 전압 캔슬 연산 증폭기는, 클록 φ1 모드와 클록 φ2 모드를 교대로 행함으로써, 보정용 증폭기(118)에 의해 메인 증폭기(117)의 오프셋 전압을 보정한다.
다음에, 도 1의 오프셋 전압 캔슬 연산 증폭기의 동작을 설명한다. 여기에서, 트랜스 컨덕턴스 증폭기의 트랜스 컨덕턴스를 gm, 트랜스 임피던스 증폭기의 트랜스 임피던스를 R로 한다.
도 2는, 클록 φ1 모드를 도시한 회로도이다. 클록 φ1 모드에서는, 보정용 증폭기의 오프셋 전압(106)(Voff, n)의 값을, 트랜스 컨덕턴스 증폭기(109)로 측정하고, 그 정보를 콘덴서(112)에 보존한다.
보정용 증폭기(118)의 출력 단자(120)의 출력 전압(Vout, n)은, 다음 식으로 표시된다.
Vout, n=(Voff, n×gm3-Vout, n×gm4)×Rn
=Voff, n×gm3×Rn/(1+gm4×Rn)≒Voff, n×gm3/gm4
따라서, 클록 φ1 모드에서는, 콘덴서(112)에 Voff, n×gm3/gm4의 전압이 보존된다.
도 3은, 클록 φ2 모드를 도시한 회로도이다. 클록 φ2 모드에서는, 메인 증폭기(117)의 오프셋 전압(105)(Voff, m)의 값을, 보정용 증폭기(118)로 측정하고, 그 정보를 콘덴서(111)에 보존한다. 이 때에, 보정용 증폭기(118)의 오프셋 전압의 값은, 콘덴서(112)에 보존되어 있다. 트랜스 컨덕턴스 증폭기(110)의 비반전 입력 단자에는, 전압원(123)의 전압(Vc)이 접속된다.
비반전 입력 단자(101)에 전압(Vin)이 입력되고, 반전 입력 단자(102)에는 메인 증폭기 출력 단자(119)로부터 귀환률(β)로 피드백되고 있는 경우, 메인 증폭기(117)의 출력 단자(119)의 출력 전압(Vout, m)은, 다음 식으로 표시된다.
Vout, m=[(Vir-β×Vout, m+Voff, m)×gm1+[(Vin-β×Vout, m+Voff, n)×gm3-(Voff, n×gm3/gm4-Vc)×gm4]×Rn×gm2]×Rm
=(gm1+gm2×gm3×Rn)×Rm×Vin/[1+β×Rm×(gm1+gm2×gm3×Rn)]+(gm1×Rm×Voff, m+Vc×gm2×gm3×Rn)/[1+β×Rm×(gm1+gm2×gm3×Rn)]
여기에서, gm1=gm2=gm3=gm4=gm으로 하면,
Vout, m≒[Vin+Voff, m/(gm×Rn)+Vc]/β
가 된다. 상기 식으로부터, 보정용 증폭기(118)의 오프셋 전압(106)(Voff, n)의 영향은 없어지고, 메인 증폭기(117)의 오프셋 전압(105)(Voff, m)의 영향은 매우 작아진다. 그리고, 전압원(123)의 전압(Vc)이 오프셋 전압에(105)에 가산된다. 이에 의해, 전압원(123)의 전압(Vc)을 변경함으로써, 오프셋 전압 캔슬 연산 증폭기에 오프셋 전압 조정 기능을 부가하는 것이 가능해진다.
이상 설명한 바와 같이, 전압원(123)의 전압(Vc)을 변경함으로써, 오프셋 전압의 값을 조정할 수 있게 되고, 접속되는 센서 소자의 오프셋 전압을 캔슬하는 것이 가능해진다. 또, 전압원(123)의 전압(Vc)의 온도 특성을, 접속되는 센서 소자의 온도 특성을 캔슬할 수 있도록 설정하면, 센서 소자의 온도 특성을 캔슬하는 것이 가능해진다.
또한, 도 1에서는, 트랜스 컨덕턴스 증폭기(110)의 비반전 입력 단자에 전압원(123)이 접속되어 있지만, 반전 입력 단자에 접속되어 있는 콘덴서(112)에서도 동일한 생각을 하는 것이 가능하다. 클록 φ2 모드에 있어서, 콘덴서(112)에 전하를 출입시켜 전압을 변경함으로써, 센서 소자의 오프셋 전압 및 온도 특성을 캔슬하는 것이 가능해진다.
101 : 비반전 입력 단자
102 : 반전 입력 단자
105, 106 : 오프셋 전압
107, 108, 109, 110 : 트랜스 컨덕턴스 증폭기
113, 114 : 트랜스 임피던스 증폭기
117 : 메인 증폭기
118 : 보정용 증폭기
123 : 전압원
124 : 오프셋 전압 조정 회로

Claims (3)

  1. 입력 단자를 공통으로 접속한 메인 증폭기와 오프셋 보정용 증폭기를 구비한 연산 증폭기로서,
    상기 메인 증폭기는, 측정용의 제1 트랜스 컨덕턴스 증폭기와, 오프셋 보정용의 제2 트랜스 컨덕턴스 증폭기와, 상기 제2 트랜스 컨덕턴스 증폭기의 입력 단자에 접속된 제1 용량을 구비하고,
    상기 오프셋 보정용 증폭기는, 측정용의 제3 트랜스 컨덕턴스 증폭기와, 오프셋 보정용의 제4 트랜스 컨덕턴스 증폭기와, 상기 제4 트랜스 컨덕턴스 증폭기의 한쪽의 입력 단자에 접속된 제2 용량을 구비하며, 출력 단자를 상기 제1 용량에 접속하여 이루어지고,
    상기 오프셋 보정용 증폭기의 상기 제4 트랜스 컨덕턴스 증폭기의 다른 쪽의 입력 단자에 오프셋 전압 조정 회로를 구비하여, 상기 입력 단자에 접속되는 소자의 오프셋을 보정하는 것을 특징으로 하는 연산 증폭기.
  2. 청구항 1에 있어서,
    상기 연산 증폭기는, 상기 제3 트랜스 컨덕턴스 증폭기의 한쪽의 입력 단자와 다른 쪽의 입력 단자의 사이에 설치된 제1 스위치와, 상기 제1 트랜스 컨덕턴스 증폭기의 한쪽의 입력 단자와 상기 제3 트랜스 컨덕턴스 증폭기의 한쪽의 입력 단자의 사이에 설치된 제2 스위치를 구비하고,
    상기 오프셋 보정용 증폭기는, 상기 출력 단자와 상기 제2 용량의 사이에 설치된 제3 스위치와, 상기 출력 단자와 상기 제1 용량의 사이에 설치된 제4 스위치를 구비하며,
    상기 오프셋 전압 조정 회로는, 전압원과, GND에 접속된 제5 스위치와, 상기 전압원에 접속된 제6 스위치를 구비하고,
    상기 제1 스위치와 상기 제3 스위치와 상기 제5 스위치는 동시에 개폐하며, 상기 제2 스위치와 상기 제4 스위치와 상기 제6 스위치는 동시에 개폐하는 것을 특징으로 하는 연산 증폭기.
  3. 입력 단자를 공통으로 접속한 메인 증폭기와 오프셋 보정용 증폭기를 구비한 연산 증폭기로서,
    상기 메인 증폭기는, 측정용의 제1 트랜스 컨덕턴스 증폭기와, 오프셋 보정용의 제2 트랜스 컨덕턴스 증폭기와, 상기 제2 트랜스 컨덕턴스 증폭기의 입력 단자에 접속된 제1 용량을 구비하고,
    상기 오프셋 보정용 증폭기는, 측정용의 제3 트랜스 컨덕턴스 증폭기와, 오프셋 보정용의 제4 트랜스 컨덕턴스 증폭기와, 상기 제4 트랜스 컨덕턴스 증폭기의 한쪽의 입력 단자에 접속된 제2 용량을 구비하며, 출력 단자를 상기 제1 용량에 접속하여 이루어지고,
    상기 제2 용량에 접속된 오프셋 전압 조정 회로를 구비하여, 상기 입력 단자에 접속되는 소자의 오프셋을 보정하는 것을 특징으로 하는 연산 증폭기.
KR1020100089498A 2009-09-25 2010-09-13 연산 증폭기 KR101377916B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009221233A JP5291587B2 (ja) 2009-09-25 2009-09-25 オペアンプ
JPJP-P-2009-221233 2009-09-25

Publications (2)

Publication Number Publication Date
KR20110033779A true KR20110033779A (ko) 2011-03-31
KR101377916B1 KR101377916B1 (ko) 2014-03-25

Family

ID=43779643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100089498A KR101377916B1 (ko) 2009-09-25 2010-09-13 연산 증폭기

Country Status (5)

Country Link
US (1) US8115539B2 (ko)
JP (1) JP5291587B2 (ko)
KR (1) KR101377916B1 (ko)
CN (1) CN102035483B (ko)
TW (1) TWI509982B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101715630B1 (ko) * 2016-04-14 2017-03-22 주식회사 지니틱스 두 개의 피드백 커패시터 간의 피드백 연결 전환을 이용하여 터치입력을 감지하는 방법 및 이를 위한 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6327813B2 (ja) * 2013-09-04 2018-05-23 三菱電機株式会社 可変利得増幅器
JP6555959B2 (ja) * 2015-07-24 2019-08-07 エイブリック株式会社 ボルテージレギュレータ
TWI577153B (zh) * 2015-10-08 2017-04-01 九暘電子股份有限公司 乙太網路供電設備的增益電路
US20220123701A1 (en) * 2018-11-19 2022-04-21 Mitsubishi Electric Corporation Offset correction circuit
CN109805920A (zh) * 2019-03-15 2019-05-28 浙江诺尔康神经电子科技股份有限公司 一种快速人工耳蜗神经遥测电路及***

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4605907A (en) * 1985-05-20 1986-08-12 Teledyne Industries, Inc. Precisely adjustable voltage controlled current mirror amplifier
EP0418753B1 (de) 1989-09-20 1994-12-07 Deutsche ITT Industries GmbH Offsetspannungsabgleichender Operationsverstärker
WO1999019983A1 (en) * 1997-10-15 1999-04-22 Maxim Integrated Products, Inc. Single supply voltage to frequency converter optimized for low voltage sensing above and below ground
JP3884174B2 (ja) * 1998-07-08 2007-02-21 三菱農機株式会社 制御ユニットの接続正誤判定方法
JP4255564B2 (ja) * 1999-04-05 2009-04-15 誠 石田 増幅回路
JP4515241B2 (ja) * 2004-12-16 2010-07-28 Ｏｋｉセミコンダクタ株式会社 出力増幅回路及びそれを用いたセンサ装置
DE102005020803B4 (de) * 2005-05-04 2010-04-01 Infineon Technologies Ag Schaltungsanordnung mit einer Verstärkeranordnung und einer Offset-Kompensationsanordnung
US7535295B1 (en) * 2006-09-15 2009-05-19 Maxim Integrated Products, Inc. Chopper stabilized amplifiers combining low chopper noise and linear frequency characteristics
US7973596B2 (en) * 2009-05-12 2011-07-05 Number 14 B.V. Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101715630B1 (ko) * 2016-04-14 2017-03-22 주식회사 지니틱스 두 개의 피드백 커패시터 간의 피드백 연결 전환을 이용하여 터치입력을 감지하는 방법 및 이를 위한 장치

Also Published As

Publication number Publication date
CN102035483B (zh) 2016-03-16
TW201125285A (en) 2011-07-16
US20110074503A1 (en) 2011-03-31
KR101377916B1 (ko) 2014-03-25
US8115539B2 (en) 2012-02-14
JP2011071752A (ja) 2011-04-07
JP5291587B2 (ja) 2013-09-18
TWI509982B (zh) 2015-11-21
CN102035483A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
KR101377916B1 (ko) 연산 증폭기
KR101127891B1 (ko) 출력증폭회로 및 그것을 사용한 센서 장치
US7948314B2 (en) Tunable linear operational transconductance amplifier
Carrillo et al. A family of low-voltage bulk-driven CMOS continuous-time CMFB circuits
CN112083212B (zh) 电流传感器及其频率补偿方法
JP4978022B2 (ja) 演算増幅器
CN110225425B (zh) 一种麦克风输入电路
JP2010220195A (ja) カレントコンベアベースの計器増幅器
JP5440521B2 (ja) 感度温特補正回路
JP5538465B2 (ja) サンプル・ホールド回路
JP2007208924A (ja) スイッチドキャパシタアンプ及びスイッチドキャパシタアンプの動作方法
KR102153872B1 (ko) 비교 회로
JP5538466B2 (ja) サンプル・ホールド回路
US20120207331A1 (en) Preamplifier circuit and microphone having the same
JP4369820B2 (ja) スイッチトキャパシタ増幅回路
JP2005217710A (ja) 電子ボリューム
JP2019092103A (ja) 計装アンプ
JP6847249B2 (ja) 演算増幅回路およびａｄ変換器
JP2013207697A (ja) サンプル・ホールド回路
JP6413269B2 (ja) 回路装置、検出装置及び電子機器
CN116846344A (zh) 放大电路以及传感器电路
Peddiraju et al. Performance Comparison of Instrumentation Amplifiers–A Beginner’s View
JP2019092104A (ja) 計装アンプ
JP2013021527A (ja) 感度温度特性調整回路
JPS6144241B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 7