JP2004222018A

JP2004222018A - スイッチトキャパシタ増幅回路

Info

Publication number: JP2004222018A
Application number: JP2003007857A
Authority: JP
Inventors: Hirokazu Yoshizawa; 浩和吉澤
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2003-01-16
Filing date: 2003-01-16
Publication date: 2004-08-05
Anticipated expiration: 2023-01-16
Also published as: JP4094436B2

Abstract

【課題】従来のスイッチトキャパシタ増幅回路では入力電圧それ自身がオフセットＤＮ圧をもつとき、そのオフセット電圧を増幅してしまうという欠点をもっていた。本発明はオフセット電圧の影響を低減可能なスイッチトキャパシタ増幅回路を提供する。
【解決手段】サンプリングフェーズにおいて入力端子に接続される容量を、リセットフェーズにおいて参照電圧に接続し、この参照電圧とスイッチに与えられる基準電圧との差を制御する構成をとることにより、入力信号に含まれるオフセット電圧をキャンセルすることができる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、オフセット電圧をキャンセルするスイッチトキャパシタ増幅回路に関する。
【０００２】
【従来の技術】
従来のオフセットキャンセル型スイッチトキャパシタ増幅回路は、オペアンプの持っているオフセット電圧を容量に蓄えることで、オフセット電圧を出力に生じないように構成されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
米国特許第４５４３５３４号明細書（第１−３項、第１図）
従来のオフセットキャンセル型スイッチトキャパシタ増幅回路の回路構成の例を図４に示す。
【０００４】
リセットフェーズΦ１においてスイッチ回路１２３、１２４、１２５、１２８、１２９、１３２が閉じる。このとき容量１０１、１０２、１０３、１０４は、スイッチ回路１２３、１２４、１２５、１２９を通じて放電される。一定の時間の後、スイッチ回路１２３、１２４、１２５、１２８、１２９、１３２が開いて、リセットフェーズΦ１が終了する。
【０００５】
次にサンプリングフェーズΦ２に移る。スイッチ回路１２１、１２２、１２６、１３０、１２８、１３２が閉じる。入力端子１４１の電圧は容量１０１に、入力端子１４２の電圧は容量１０２に電荷として蓄えられる。容量１０１の電荷の変化分に等しいだけ容量１０３の電荷が変化する。同時に容量１０２の電荷の変化分に等しいだけ容量１０４の電荷が変化する。これによって、出力端子１５１の電圧が変化する。出力端子１５１の電圧は、式（１）で与えられる。
【０００６】
Ｖｏｕｔ＝ −（Ｃ１／Ｃ２）＊（Ｖｉｎ１−Ｖｉｎ２）・・・（１）
オペアンプの持っている入力オフセット電圧はリセットフェーズ？１において容量１０１、１０２に蓄えられる。サンプリングフェーズΦ２のときの容量１０１の両端間の電位の変化分は入力端子１４１の電圧とスイッチ１２３に与えられる基準電圧の差となる。同様にサンプリングフェーズΦ２のときの容量１０２の両端間の電位の変化分は入力端子１４２の電圧とスイッチ１２４に与えられる基準電圧の差となる。したがって、容量１０１、１０２の両端間に蓄えられる電圧の変化分は、入力電圧と基準電圧の差となり、オフセット電圧は含まれない。そのため、オペアンプの持つオフセット電圧は増幅されず、キャンセルされる。
【０００７】
【発明が解決しようとする課題】
しかし従来のスイッチトキャパシタ増幅回路では、オペアンプの持つオフセット電圧はキャンセルできるものの、入力電圧それ自身がオフセット電圧をもつとき、そのオフセット電圧を増幅して出力してしまうという欠点を有していた。
【０００８】
【課題を解決するための手段】
上記問題点を解決するために、この発明は、基準電圧の他に参照電圧を用い、これら参照電圧と基準電圧の差を制御することによって、入力電圧のもつオフセット電圧をキャンセルできる構成とした。上記のように構成されたスイッチトキャパシタ増幅回路では、入力電圧のもつオフセット電圧がキャンセルされるため、出力にオフセットを誤差を生じない。
【０００９】
また、２つの参照電圧を設けて、それら参照電圧の差が入力電圧のもつオフセット電圧と等しくなるような構成にしても、出力にオフセット誤差を生じない。これら２つの参照電圧を与えるノードを互いに入れ替えることにより、オフセット電圧の極性が正のとき、負のとき両方に対応させることが可能である。
【００１０】
【発明の実施の形態】
本願発明にかかるスイッチトキャパシタ増幅回路は、第１の入力信号が入力される第１の入力端子と、第２の入力信号が入力される第２の入力端子と、第１の入力端子の出力に基づいた信号が入力される第１の容量と、第２の入力端子の出力に基づいた信号が入力される第２の容量と、第１の容量の出力に基づいた信号と前記第２の出力に基づいた信号を比較し、信号を出力する演算増幅器と、を有する。さらに、第１及び第２の容量に電荷を供給する第１の参照電圧が印加される第１の参照電圧端子と、第１及び第２の容量に電荷を供給する第２の参照電圧が印加される第２の参照電圧端子と、を有する。そして、第１の参照電圧と第２の参照電圧の電圧値の差が、第１の入力端子と第２の入力端子間のオフセット電圧に一致するように、前記第１又は２の参照電圧の一方又は両方を調整することを特徴とする。これにより、入力電圧の持つオフセット電圧をキャンセルして、信号成分のみを増幅することができる。
【００１１】
さらに、本願発明にかかるスイッチトキャパシタ増幅回路は、第１の参照電圧は温度特性を有し、第１の入力端子と前記第２の入力端子間のオフセット電圧が温度特性を有する場合に、第１の参照電圧と第２の参照電圧の電圧値の差が、第１の入力端子と第２の入力端子間のオフセット電圧に一致するように、第１の参照電圧は温度特性を設定することを特徴とする。これにより、入力電圧の持つオフセット電圧が温度特性を持つ場合、温度特性を含めてオフセット電圧をキャンセルすることができる。
【００１２】
【実施例】
以下に、この発明の実施例を図面に基づいて説明する。図１は、この発明によるスイッチトキャパシタ増幅回路の構成図の一例である。リセットフェーズΦ１においてスイッチ回路１２３が閉じ、容量１０１は参照電圧１１１に接続され、スイッチ回路１２４が閉じ、容量１０２は参照電圧１１２に接続される。同時にスイッチ回路１２５、１２９が閉じ容量１０３、１０４は電荷が放電される。一定の時間の後、スイッチ回路１２３、１２４、１２５、１２９が開いて、リセットフェーズΦ１が終了する。リセットフェーズΦ１の間に、容量１０１に蓄えられた電荷はｑ＝Ｃ１＊ＶＲＥＦ１容量１０２に蓄えられた電荷はｑ＝Ｃ１＊ＶＲＥＦ２となる。
【００１３】
次にサンプリングフェーズΦ２に移る。スイッチ回路１２１、１２２、１２６、１３０、１２８、１３２が閉じる。入力端子１４１の電圧は容量１０１に、入力端子１４２の電圧は容量１０２に電荷として蓄えられる。容量１０１の電荷の変化分に等しいだけ容量１０３の電荷が変化する。同時に容量１０２の電荷の変化分に等しいだけ容量１０４の電荷が変化する。
【００１４】
これによって、出力端子１５１の電圧が変化する。サンプリングフェーズΦ２において容量１０１に蓄えられた電荷はｑ＝Ｃ１＊Ｖｉｎ１容量１０２に蓄えられた電荷はｑ＝Ｃ１＊Ｖｉｎ２となる。
【００１５】
したがって、リセットフェーズΦ１からサンプリングフェーズΦ２に変わった後の容量１０１の電荷量の変化分は、Δｑ＝Ｃ１＊（Ｖｉｎ１−ＶＲＥＦ１）となり、容量１０２の電荷量の変化分は、Δｑ＝Ｃ１＊（Ｖｉｎ２−ＶＲＥＦ２）となる。
【００１６】
入力端子１４１の電圧Ｖｉｎ１が信号電圧Ｖｉｎｐとオフセット電圧Ｖｏｓから成り、入力端子１４２の電圧Ｖｉｎ２が信号電圧Ｖｉｎｎのみから成るとき、出力端子１５１の電圧は、
Ｖｏｕｔ＝ −（Ｃ１／Ｃ２）＊｛（Ｖｉｎ１−Ｖｉｎ２）−（ＶＲＥＦ１−ＶＲＥＦ２）｝
＝ −（Ｃ１／Ｃ２）＊｛（Ｖｉｎｐ＋Ｖｏｓ −Ｖｉｎｎ）−（ＶＲＥＦ１−ＶＲＥＦ２）｝
＝ −（Ｃ１／Ｃ２）＊｛（Ｖｉｎｐ−Ｖｉｎｎ）＋（Ｖｏｓ−（ＶＲＥＦ１−ＶＲＥＦ２））｝
で与えられる。
【００１７】
Ｖｏｓ＝ＶＲＥＦ１−ＶＲＥＦ２となるように、ＶＲＥＦ１、ＶＲＥＦ２を調整することで、
Ｖｏｕｔ＝−（Ｃ１／Ｃ２）＊（Ｖｉｎｐ−Ｖｉｎｎ）となり、入力信号Ｖｉｎ１のもつオフセット電圧Ｖｏｓをキャンセルすることができる。
【００１８】
このように本発明の回路方式では、入力電圧の持つオフセット電圧をキャンセルして、信号成分のみを増幅することができる。
【００１９】
この例では、２つの参照電圧１１１、１１２を用いているが、図２、図３に示すように２つの参照電圧のうちの１つを基準電圧に置き換えて、１つの参照電圧と、基準電圧の差を用いて入力電圧の持つオフセット電圧をキャンセルすることが可能であることは明白である。たとえば、図３の例では、出力端子１５１の電圧は、
Ｖｏｕｔ＝−（Ｃ１／Ｃ２）＊｛（Ｖｉｎｐ−Ｖｉｎｎ）＋（Ｖｏｓ−ＶＲＥＦ）｝となる。
【００２０】
参照電圧１１１をＶｏｓと等しくなるように調整することで、Ｖｏｕｔ＝（Ｃ１／Ｃ２）＊（Ｖｉｎｐ−Ｖｉｎｎ）となり、入力信号Ｖｉｎ１のもつオフセット電圧Ｖｏｓをキャンセルすることができる。
【００２１】
ここで言う基準電圧は、通常アナロググラウンドと呼ばれるものであり、他のスイッチにも接続されている。出力電圧はこの基準電圧を中心にして、振幅する。上述した例では、説明を簡単にするため、基準電圧を０Ｖとして計算を行っている。
【００２２】
図１のように２つの参照電圧を持つことの利点を以下に示す。たとえば、参照電圧１１１は温度特性をもたない参照電圧で、参照電圧１１２は温度特性をもつものとする。このようにすることで、入力電圧のオフセット電圧が温度特性をもつ場合、温度特性をもつ参照電圧１１２を用いて、入力電圧のオフセット電圧の温度特性をキャンセルし、参照電圧１１１を用いて、入力電圧のオフセット電圧と参照電圧１１２を与えることで生じるオフセット電圧の絶対値を合わせこむことができるようになる。
【００２３】
図７に示すように、２つの入力電圧に対し、２つの参照電圧１１１、１１２を与えるノードをスイッチで切り替えることで参照電圧１１２の温度特性の極性と逆向きの極性の温度補正を与えることが可能になる。たとえば図７の参照電圧１１２が図８に示すような負の温度特性をもっているとする。入力電圧のオフセット電圧が正の温度特性をもっている場合は、図９（ａ）に示すようにクロック１ａを用いて、入力電圧のオフセット電圧の正の温度特性をキャンセルする。逆に入力電圧のオフセット電圧が負の温度特性をもっている場合は、図９（ｂ）に示すようにクロック１ｂを用いて、入力電圧のオフセット電圧の負の温度特性をキャンセルする。
【００２４】
図７の回路は、図１０に示すように２段増幅回路構成にして用いることもできる。このときは、入力電圧のもつオフセット電圧の温度特性は１段目の増幅回路の利得倍される。入力電圧のもつオフセット電圧の温度特性が、参照電圧の温度特性に比べて小さい場合はこのような２段増幅構成をとることにより、温度特性の合わせこみを行いやすくなる。
【００２５】
本発明の記述において用いられるスイッチは、Ｎ型ＭＯＳＦＥＴやＰ型ＭＯＳＦＥＴ、またはこれら２つを並列に接続したＣＭＯＳトランスミッションゲートで構成される。
【００２６】
図１の回路は、図５に示すような２入力２出力を持つ完全差動回路においても、実施することができる。また図１の回路に限らず本発明の記述に用いた回路は図１の回路と同様に２入力２出力を持つ完全差動回路においても実施することができることは明白である。完全差動回路構成をとることにより、同相ノイズを低減する効果が得られる。
【００２７】
図６の回路は、スイッチトキャパシタ増幅回路を２段構成にし、２段目でオフセットキャンセルを行っている例である。
【００２８】
また、この実施例に示した回路はスイッチトキャパシタ増幅回路の一例であり、他の形式のスイッチトキャパシタ増幅回路においても、実施することが可能である。
【００２９】
入力電圧に含まれるオフセット電圧の値があらかじめわかっており、一定の場合は、参照電圧は、固定電圧でもよいが、入力電圧に含まれるオフセット電圧の値が不明の場合は、参照電圧を入力電圧のオフセット電圧に合わせて調整できる可変電圧とすることで、出力電圧を見ながらオフセット電圧の調整を行うことが可能である。
【００３０】
この調整可能な可変電圧をつくるひとつの例として次の方法が考えられる。電源電圧間を抵抗分割した抵抗ラダーを構成する抵抗のいくつかに並列にスイッチを接続し、そのスイッチを、ＥＥＰＲＯＭに書き込んだデータを元に開閉することで、所望の電圧を得ることができる。
【００３１】
以上のようなスイッチトキャパシタ増幅回路を有する電子機器は、信号のノイズが低減されるため、正確な動作が可能となる。
【００３２】
【発明の効果】
入力電圧の持つオフセット電圧をキャンセルして、信号成分のみを増幅することができる。また入力電圧の持つオフセット電圧が温度特性を持つ場合、温度特性を含めてオフセット電圧をキャンセルすることができる。
【図面の簡単な説明】
【図１】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図２】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図３】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図４】従来のスイッチトキャパシタ増幅回路の構成図である。
【図５】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図６】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図７】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図８】参照電圧のもつ温度依存性の一例である。
【図９】本発明のスイッチトキャパシタ増幅回路で用いるクロック波形を示す。
【図１０】本発明のスイッチトキャパシタ増幅回路の構成図である。
【符号の説明】
１００演算増幅器
１０１、１０２、１０３、１０４、１０５、１０６容量
１１１、１１２参照電圧
１２３、１２４スイッチ回路
１４１、１４２入力端子
１５１、１５２出力端子

Claims

第１の入力信号が入力される第１の入力端子と、
第２の入力信号が入力される第２の入力端子と、
前記第１の入力端子の出力に基づいた信号が入力される第１の容量と、
前記第２の入力端子の出力に基づいた信号が入力される第２の容量と、
前記第１の容量の出力に基づいた信号と前記第２の出力に基づいた信号を比較し、信号を出力する演算増幅器と、
前記第１及び第２の容量に電荷を供給する第１の参照電圧が印加される第１の参照電圧端子と、
前記第１及び第２の容量に電荷を供給する第２の参照電圧が印加される第２の参照電圧端子と、を有し、
前記第１の参照電圧と第２の参照電圧の電圧値の差が、前記第１の入力端子と前記第２の入力端子間のオフセット電圧に一致するように、前記第１又は２の参照電圧の一方又は両方を調整することを特徴とするスイッチトキャパシタ増幅回路。
前記第１の参照電圧は温度特性を有し、
前記第１の入力端子と前記第２の入力端子間のオフセット電圧が温度特性を有する場合に、前記第１の参照電圧と第２の参照電圧の電圧値の差が、前記第１の入力端子と前記第２の入力端子間のオフセット電圧に一致するように、前記第１の参照電圧は温度特性を設定することを特徴とする請求項１に記載のスイッチトキャパシタ増幅回路。
請求項１ないし２に記載のスイッチトキャパシタ増幅回路を有することを特徴とする電子機器。