KR20170062194A - 차동 적분 회로 및 그를 이용한 센서 신호 처리 장치 - Google Patents

차동 적분 회로 및 그를 이용한 센서 신호 처리 장치 Download PDF

Info

Publication number
KR20170062194A
KR20170062194A KR1020150167703A KR20150167703A KR20170062194A KR 20170062194 A KR20170062194 A KR 20170062194A KR 1020150167703 A KR1020150167703 A KR 1020150167703A KR 20150167703 A KR20150167703 A KR 20150167703A KR 20170062194 A KR20170062194 A KR 20170062194A
Authority
KR
South Korea
Prior art keywords
node
amplifier
end connected
side switch
integrator
Prior art date
Application number
KR1020150167703A
Other languages
English (en)
Inventor
김민규
김강주
정문숙
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150167703A priority Critical patent/KR20170062194A/ko
Publication of KR20170062194A publication Critical patent/KR20170062194A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 일 기술적 측면에 따른 차동 적분 회로를 제안한다. 상기 차동 적분 회로는, 제1 적분기, 제2 적분기 및 경로 조절부를 포함할 수 있다. 제1 적분기는 제1 시간동안 제1 증폭기를 이용하여 적분할 수 있다. 제2 적분기는 상기 제1 시간동안 제2 증폭기를 이용하여 적분할 수 있다. 상기 경로 조절부는 제2 시간동안 상기 제1 적분기는 상기 제2 증폭기를 이용하고 상기 제2 적분기는 상기 제1 증폭기를 이용하도록 상기 제1 및 제2 증폭기의 전기적인 경로를 변경할 수 있다.

Description

차동 적분 회로 및 그를 이용한 센서 신호 처리 장치 {DIFFERENTIAL INTEGRATION CIRCUIT AND SENSOR SIGNAL PROCESSING APPARATUS USING THE SAEM}
본 발명은 차동 적분 회로 및 그를 이용한 센서 신호 처리 장치에 관한 것이다.
전자 기기의 발전에 따라, 다양한 센서들이 전자 기기에 적용되고 있다. 예를 들어, 터치 센서, 지문센서, 압력센서, 조도 센서 등 다양한 센서가 전자 기기에 적용된다.
이러한 센서의 신호를 처리하기 위하여 센서 신호 처리 장치가 사용되고 있다. 센서 신호 처리 장치는 센서 신호를 외부 신호와 선별하여 처리하는 장치이다. 예를 들어, 센서 신호 장치는 센서 신호를 적분하여 누적시킴으로서 센서 신호를 극대화 할 수 있다.
종래의 센서 신호 처리 장치는 복수의 적분기를 포함한다. 그러나, 복수의 적분기는 각각 서로 다른 증폭기를 사용하므로, 서로 다른 증폭기 간의 오프셋 전압의 차이에 의하여 센서 신호 처리 장치에 오차가 발생하는 문제가 있다.
한국 공개특허공보 제2013-0048714호 일본 등록특허공보 제4425518호 한국 공개특허공보 제2002-0014597호
본 발명에 따른 일 실시형태의 목적은, 증폭기의 오프셋 차이를 보상하여 복수의 증폭기를 사용하는 경우에도 정확하게 적분을 수행할 수 있는 차동 적분 회로 및 그를 이용한 센서 신호 처리 장치를 제공하는데 있다.
본 발명의 일 기술적 측면은 차동 적분 회로를 제안한다. 상기 차동 적분 회로는, 제1 적분기, 제2 적분기 및 경로 조절부를 포함할 수 있다. 제1 적분기는 제1 시간동안 제1 증폭기를 이용하여 적분할 수 있다. 제2 적분기는 상기 제1 시간동안 제2 증폭기를 이용하여 적분할 수 있다. 상기 경로 조절부는 제2 시간동안 상기 제1 적분기는 상기 제2 증폭기를 이용하고 상기 제2 적분기는 상기 제1 증폭기를 이용하도록 상기 제1 및 제2 증폭기의 전기적인 경로를 변경할 수 있다.
본 발명의 다른 일 기술적 측면은 센서 신호 처리 장치를 제안한다. 상기 센서 신호 처리 장치는, 파형 변경부, 차동 적분부 및 증폭부를 포함할 수 있다. 파형 변경부는 센서 신호의 파형을 변경할 수 있다. 차동 적분부는 상기 파형 변경부의 출력을 입력받고, 제1 및 제2 증폭기를 이용하여 차동 적분할 수 있다. 증폭부는 상기 차동 적분부의 출력을 증폭할 수 있다. 상기 차동 적분부는 전체 동작 시간 중 적어도 일부 동작 시간 동안, 상기 제1 증폭기의 전기적인 연결 경로와 상기 제2 증폭기의 전기적인 연결 경로를 서로 바꿀 수 있다.
상기한 과제의 해결 수단은, 본 발명의 특징을 모두 열거한 것은 아니다. 본 발명의 과제 해결을 위한 다양한 수단들은 이하의 상세한 설명의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 따른 차동 적분 회로 및 그를 이용한 센서 신호 처리 장치는 증폭기의 오프셋 차이를 보상하여 복수의 증폭기를 사용하는 경우에도 정확하게 적분을 수행할 수 있는 효과를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 차동 적분 회로를 도시하는 회로도이다.
도 2는 도 1에 도시된 차동 적분 회로의 타이밍 그래프의 일 예이다.
도 3은 도 1에 도시된 차동 적분 회로의, 제1 시간동안의 전기적인 경로의 일 예를 도시하는 도면이다.
도 4는 도 1에 도시된 차동 적분 회로의, 제2 시간동안의 전기적인 경로의 일 예를 도시하는 도면이다.
도 5는 본 발명의 일 실시예에 따른 센서 신호 처리 장치를 도시하는 블록 구성도이다.
도 6은 도 5에 도시된 센서 신호 처리 장치의 일 예를 도시하는 회로도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
본 명세서에서 어떤 구성요소가 다른 구성요소에 "연결되어"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어"있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 차동 적분 회로를 도시하는 회로도이다.
도 1을 참조하면, 차동 적분 회로(100)는 제1 적분기(120), 제2 적분기(130) 및 경로 조절부(140)를 포함할 수 있다. 실시예에 따라, 차동 적분 회로(100)는 스위치부(110)를 더 포함할 수 있다.
입력 신호는 제1 및 제2 노드 커패시터(CN1, CN2)에 제공될 수 있다. 입력 신호는 전압 신호 또는 전류 신호일 수 있으며, 따라서, 제1 및 제2 노드 커패시터(CN1, CN2)는 입력 신호가 입력됨에 따라 전하를 충전할 수 있다.
스위치부(110)는 제1 적분기(120)와 제2 적분기(130)가 교번적으로 동작하도록 스위칭 동작하는 복수의 스위치를 포함할 수 있다.
스위치부(110)는 제1 스위치 내지 제4 스위치(S1, S2, S3, S4)를 포함할 수 있다.
제1 스위치(S1)는 제1 노드 커패시터(CN1)와 제1 적분기(120) 사이에 연결될 수 있고, 제2 스위치(S2)는 제1 노드 커패시터(CN1)와 접지단 사이에 연결될 수 있다.
제3 스위치(S3)는 제2 노드 커패시터(CN2)와 접지단 사이에 연결될 수 있고, 제4 스위치(S4)는 제2 노드 커패시터(CN2)와 제2 적분기(130) 사이에 연결될 수 있다.
제1 스위치(S1)는 제2 스위치(S2)와 교번적으로 동작될 수 있다.
제1 스위치(S1)와 제3 스위치(S3)는 동기되어 동작되고, 제2 스위치(S2)와 제4 스위치(S4) 또한 동기되어 동작될 수 있다.
도시된 예와 같이, 제1 스위치(S1)와 제3 스위치(S3)가 OFF 상태일 때, 제2 스위치(S2)와 제4 스위치(S4)는 ON 상태이다. 따라서, 이 때는 제2 적분기(130)가 적분 동작을 수행한다.
한편, 제1 스위치(S1)와 제3 스위치(S3)가 ON 상태가 되면, 제2 스위치(S2)와 제4 스위치(S4)는 OFF 상태로 된다. 이 때는 제1 적분기(120)가 적분 동작을 수행한다.
제1 적분기(120)는 제1 증폭기(OP1)를 이용하여 적분할 수 있다. 즉, 제1 적분기(120)는 제1 노드 커패시터(CN1)에 충전된 전하를 이용하여 적분을 수행할 수 있다.
제1 적분기(120)는 제1 노드 커패시터(CN1), 제1 증폭기(OP1) 및 제1 피드백 커패시터(CF1)를 포함할 수 있다.
제1 노드 커패시터(CN1)는 일단이 입력단에 연결되고, 타단이 제1 노드(ND1)에 연결될 수 있다.
제1 증폭기(OP1)는 반전 입력단이 제1 노드(ND1)에 연결되고, 출력단이 제2 노드(ND2)에 연결될 수 있다. 제1 증폭기(OP1)의 비반전 입력단에는 공통 전압(VCM)이 입력될 수 있다.
제1 피드백 커패시터(CF1)는 일단이 상기 제1 노드에 연결되고, 타단이 상기 제2 노드에 연결될 수 있다.
제1 노드 커패시터(CN1)에 충전된 전하는 제1 피드백 커패시터(CF1) 및 제1 증폭기(OP1)에 의해 적분될 수 있다. 제1 증폭기(OP1)의 출력 전압은 제1 노드 커패시터(CN1)와 제1 피드백 커패시터(CF1)의 용량에 따라 결정될 수 있다. 일 예로, 제1 노드 커패시터(CN1)보다 제1 피드백 커패시터(CF1)가 큰 용량을 갖도록 구성함으로써, 제1 적분기(120)의 출력이 포화(saturation)되는 것을 방지할 수 있다.
도시되지는 않았으나, 제1 적분기(120)는 제1 피드백 커패시터(CF1)와 병렬 연결되는 -즉, 노드 1(ND1) 및 노드 2(ND2)에 연결되는- 방전용 스위치를 더 포함할 수 있다. 상기 방전용 스위치는 ON 상태에서 제1 적분기(120)를 리셋할 수 있다.
마찬가지로, 제2 적분기(130)는 제2 증폭기(OP2)를 이용하여 적분할 수 있다. 즉, 제2 적분기(130)는 제2 노드 커패시터(CN2)에 충전된 전하를 이용하여 적분을 수행할 수 있다.
제2 적분기(130)는 제2 노드 커패시터(CN2), 제2 증폭기(OP2) 및 제2 피드백 커패시터(CF1)를 포함할 수 있다.
제2 노드 커패시터(CN2)는 일단이 입력단에 연결되고, 타단이 제3 노드(ND3)에 연결될 수 있다.
제2 증폭기(OP2)는 반전 입력단이 제3 노드(ND3)에 연결되고, 출력단이 제4 노드(ND4)에 연결될 수 있다. 제2 증폭기(OP2)의 비반전 입력단에는 공통 전압(VCM)이 입력될 수 있다.
제2 피드백 커패시터(CF1)는 일단이 상기 제3 노드에 연결되고, 타단이 상기 제4 노드에 연결될 수 있다.
제2 노드 커패시터(CN2)에 충전된 전하는 제2 피드백 커패시터(CF2) 및 제2 증폭기(OP2)에 의해 적분될 수 있다. 제2 증폭기(OP2)의 출력 전압은 제2 노드 커패시터(CN2)와 제2 피드백 커패시터(CF2)의 용량에 따라 결정될 수 있다. 일 예로, 제2 노드 커패시터(CN2)보다 제2 피드백 커패시터(CF2)가 큰 용량을 갖도록 구성함으로써, 제2 적분기(130)의 출력이 포화(saturation)되는 것을 방지할 수 있다.
도시되지는 않았으나, 제2 적분기(130)는 제2 피드백 커패시터(CF2)와 병렬 연결되는 -즉, 노드 3(ND3) 및 노드 4(ND4)에 연결되는- 방전용 스위치를 더 포함할 수 있다. 상기 방전용 스위치는 ON 상태에서 제2 적분기(130)를 리셋할 수 있다.
상술한 설명에서는, 제1 적분기(120)는 제1 증폭기(OP1)를 이용하여 적분하고, 제2 적분기(130)는 제2 증폭기(OP2)를 이용하여 적분하는 것으로 설명하였다. 그러나, 본 발명의 일 실시예에서는, 제1 증폭기의 전기적인 연결 경로와 상기 제2 증폭기의 전기적인 연결 경로를 서로 뒤바꾸어 적분을 수행할 수 있다.
즉, 제1 시간동안은, 상술한 바와 같이, 제1 적분기(120)는 제1 증폭기(OP1)를 이용하여, 제2 적분기(130)는 제2 증폭기(OP2)를 이용하여 적분할 수 있다. 그러나, 제2 시간동안은, 제1 적분기(120)는 제2 증폭기(OP2)를 이용하고, 제2 적분기(130)는 제1 증폭기(OP1)를 이용하여 적분할 수 있다.
경로 조절부(140)는 이러한 증폭기들와 적분기들의 전기적인 연결 경로를 변경할 수 있다.
경로 조절부(140)는 4개의 입력측 스위치(SI1 내지 SI4) 및 4개의 출력측 스위치(SO1 내지 SO4)를 포함할 수 있다.
제1 입력측 스위치(SI1)는 일단이 제1 노드(ND1)에 연결되고, 타단이 제1 증폭기(OP1)의 반전 입력단에 연결될 수 있다. 제2 입력측 스위치(SI2)는 일단이 제3 노드(ND3)에 연결되고, 타단이 제1 증폭기(OP1)의 반전 입력단에 연결될 수 있다. 제3 입력측 스위치(SI3)는 일단이 제3 노드(ND3)에 연결되고, 타단이 제2 증폭기(OP2)의 반전 입력단에 연결될 수 있다. 제4 입력측 스위치(SI4)는 일단이 제1 노드(ND1)에 연결되고, 타단이 제2 증폭기(OP2)의 반전 입력단에 연결될 수 있다.
제1 출력측 스위치(SO1)는 일단이 제1 증폭기(OP1)의 출력단에 연결되고 타단이 제2 노드(ND2)에 연결될 수 있다. 제2 출력측 스위치(SO2)는 일단이 제2 증폭기(OP2)의 출력단에 연결되고 타단이 제2 노드(ND2)에 연결될 수 있다. 제3 출력측 스위치(SO3)는 일단이 제2 증폭기(OP2)의 출력단에 연결되고 타단이 제4 노드(ND4)에 연결될 수 있다. 제4 출력측 스위치는 일단이 제1 증폭기(OP1)의 출력단에 연결되고 타단이 제4 노드(ND4)에 연결될 수 있다.
제1 입력측 스위치(SI1)는 제2 입력측 스위치(SI2)와 교번적으로 동작되고, 제1 입력측 스위치(SI1)는 제3 입력측 스위치(SI3)와 동기될 수 있다. 제2 입력측 스위치(SI2)는 제4 입력측 스위치(SI4)와 동기될 수 있다.
또한, 제1 출력측 스위치(SO1)는 제1 입력측 스위치(SI1) 및 제3 출력측 스위치(SO3)와 동기될 수 있다. 제2 출력측 스위치(SO2)는 제1 입력측 스위치(SI1)와 교번적으로 동작되고, 제4 출력측 스위치(SO4)와 동기될 수 있다.
경로 조절부(140)는 증폭기들와 적분기들의 전기적인 연결 경로를 변경할 수 있다.
예를 들어, 제1 시간동안, 제1 적분기(120)는 제1 증폭기(OP1)를 이용하여 적분하고, 제2 적분기(130)는 제2 증폭기(OP2)를 이용하여 적분할 수 있다. 경로 조절부(140)는 제2 시간이 되면, 제1 적분기(120)는 제2 증폭기(OP2)를 이용하고 제2 적분기(130)는 제1 증폭기(OP1)를 이용하도록, 제1 및 제2 증폭기의 전기적인 경로를 변경할 수 있다.
경로 조절부(140)는 차동 적분 회로(100)의 전체 동작 시간 중 절반은 제1 시간에 대응되고 나머지 절반은 상기 제2 시간에 대응되도록, 제1 및 제2 증폭기(OP2)의 전기적인 경로를 변경할 수 있다.
이와 같이 증폭기들의 전기적인 경로를 서로 뒤바꿈에 따라, 증폭기가 가지는 오프셋 전압에 의한 영향을 최소화할 수 있다.
즉, 증폭기들(OP1, OP2)은 각각 서로 다른 오프셋 전압 특성을 가질 수 있기 때문에, 본 발명에서는 차동 적분 회로의 전체 동작 중 적어도 일부에서 한 쌍의 증폭기의 전기적 연결을 서로 뒤바꿀 수 있다. 이에 의하여, 증폭기의 오프셋 전압이 평균화된 효과를 가지므로, 증폭기의 오프셋 전압에 의한 적분기의 출력의 영향이 상쇄될 수 있다. 따라서, 서로 다른 오프셋 전압을 가지는 증폭기를 사용하는 환경에서도, 증폭기의 오프셋 전압에 의한 영향이 최소화될 수 있으며, 따라서 적분기의 출력이 정확하게 된다.
한편, 본 발명의 일 실시예에서는 적분기의 구성 요소 중 증폭기의 위치만을 변경할 수 있다. 이는, 각 적분기의 출력을 유지하기 위하여, 커패시터 등 다른 구성 요소는 그대로하고, 증폭기의 위치만 서로 바꾸는 것이다. 따라서, 각 적분기들은 증폭기가 바뀌더라도 출력이 변하지 않고 연속적으로 출력할 수 있다.
도 2는 도 1에 도시된 차동 적분 회로의 타이밍 그래프의 일 예이다.
도 1 및 도 2를 참조하면, 입력 신호에 해당하는 주파수로 스위치부(110)의 스위치들이 동작하고 있음을 알 수 있다. 즉, 입력 신호에 해당하는 주파수로 제1 적분기(120) 및 제2 적분기(130)가 교번 동작함을 알 수 있다.
도 2에 도시된 차동 적분 회로는 제1 적분기(120) 및 제2 적분기(130)가 각각 8회 동작함을 알 수 있다.
8회 동작 중 전반에 연속되는 4회 동작에서는, 상기 제1 시간과 같이, 제1 적분기(120)가 제1 증폭기(OP1)를 사용하고 제2 적분기(130)가 제2 증폭기(OP2)를 사용하고 있다. 즉, 경로 조절부(140)의 제1 및 제3 입력측 스위치(SI1, SI3)가 ON 상태임을 알 수 있다. 제1 및 제3 출력측 스위치(SO1, SO3) 또한 ON 상태일 수 있다.
한편, 상기 8회 동작 중 후반에 연속되는 4회 동작에서는, 상기 제2 시간과 같이, 제1 적분기(120)는 제2 증폭기(OP2)를 사용하고 제2 적분기(130)는 제1 증폭기(OP1)를 사용하고 있다. 즉, 경로 조절부(140)의 제2 및 제4 입력측 스위치(SI2, SI4)가 ON 상태임을 알 수 있다. 제2 및 제4 출력측 스위치(SO2, SO4) 또한 ON 상태일 수 있다. 한편, 제2 및 제4 입력측 스위치(SI2, SI4)와 교번적으로 동작하는 제1 및 제3 입력측 스위치(SI1, SI3)는 OFF 상태이며, 또한, 제1 및 제3 출력측 스위치(SO1, SO3) 또한 OFF 상태일 수 있다.
이와 같이, 전체 동작 횟수의 전반과 후반에서, 증폭기들의 전기적인 연결 위치를 서로 뒤바꿈으로써, 전체 차동 적분 회로(100)의 출력에서 증폭기의 오프셋에 의한 영향을 최소화할 수 있다.
한편, 도시된 예에서는 8회 동작하는 차동 적분 회로(100)의 1프레임의 동작에서 증폭기들의 전기적인 연결 위치를 바꾸는 것을 예로 설명하였으나, 이는 예시적인 것에 불과하다. 따라서, 프레임이 바뀔 때, 증폭기들의 전기적인 연결 위치를 바꾸는 것 등과 같이 다양한 변형 실시가 가능하다.
도 3은 도 1에 도시된 차동 적분 회로의, 제1 시간동안의 전기적인 경로의 일 예를 도시하는 도면이다. 도 3에서는 설명의 편의를 위하여 도 1에 도시된 스위치부는 생략하였다.
도 3에 도시된 상태에서, 제1 및 제3 입력측 스위치(SI1, SI3)과, 제1 및 제3 출력측 스위치(SO1, SO3)는 ON 상태이다. 따라서, 제1 적분기는 제1 증폭기(OP1)를, 제2 적분기는 제2 증폭기(OP2)를 사용하여 적분하고 있다.
한편, 도 4는 도 1에 도시된 차동 적분 회로의, 제2 시간동안의 전기적인 경로의 일 예를 도시하는 도면이다.
도 4에 도시된 상태에서, 제1 및 제3 입력측 스위치(SI1, SI3)과, 제1 및 제3 출력측 스위치(SO1, SO3)는 OFF 상태로 변경되고, 제2 및 제4 입력측 스위치(SI2, SI4)과, 제2 및 제4 출력측 스위치(SO2, SO4)는 ON 상태가 된다.
따라서, 제1 적분기는 제2 증폭기(OP2)를, 제2 적분기는 제1 증폭기(OP1)를 사용하여 적분하고 있다.
도 3 및 도 4에 도시된 도면에서는, 증폭기의 전기적 연결 경로를 명시적으로 표시하고 있다. 따라서, 커패시터들은 경로 표시되지 않았으나, 실제 동작시에는 커패시터들도 상기 전기적인 경로에 의하여 통전될 수 있다.
이상에서는 도 1 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 차동 적분 회로에 대하여 설명하였다.
이하에서는 도 5 내지 도 6을 참조하여, 상술한 차동 적분 회로를 이용하는 센서 신호 처리 장치에 대하여 설명한다. 따라서, 이하에서 설명하는 차동 적분부는, 도 1 내지 도 4를 참조하여 상술한 차동 적분 회로가 적용될 수 있다.
도 5는 본 발명의 일 실시예에 따른 센서 신호 처리 장치를 도시하는 블록 구성도이다.
도 5를 참조하면, 센서 신호 처리 장치(200)는 파형 변경부(210), 차동 적분부(220) 및 증폭부(230)를 포함할 수 있다. 실시예에 따라, 센서 신호 처리 장치(200)는 아날로그 디지털 컨버터(240)를 더 포함할 수 있다.
파형 변경부(210)는 센서 신호를 입력받고, 센서 신호의 파형을 변경할 수 있다.
파형 변경부(210)는 차동 적분부(220)에서 처리 가능한 형태로 센서 신호의 파형을 변경할 수 있다. 이러한 파형 변경부(210)의 출력 신호의 일 예로서 도 2에 도시된 입력 신호를 참조할 수 있다.
차동 적분부(220)는 파형 변경부(210)의 출력을 입력받고, 제1 및 제2 증폭기를 이용하여 차동 적분할 수 있다. 차동 적분부(220)는 전체 동작 시간 중 적어도 일부 동작 시간 동안, 제1 증폭기의 전기적인 연결 경로와 제2 증폭기의 전기적인 연결 경로를 서로 바꿀 수 있다.
이러한 차동 적분부(220)에 대해서는 도 1 내지 도 4를 참조하여 상술한 바로부터 이해할 수 있다.
증폭부(230)는 차동 적분부(220)의 출력을 증폭하고, 증폭된 신호는 아날로그 디지털 컨버터(240)에 의하여 디지털 값으로 변환되어 출력될 수 있다.
도 6은 도 5에 도시된 센서 신호 처리 장치의 일 예를 도시하는 회로도이다.
도 6에서는 파형 변경부(210)와 차동 적분부(220)의 회로도를 도시하고 있다. 파형 변경부(210)와 차동 적분부(220)는 하나의 집적 회로에 포함될 수 있다.
도 6을 참조하면, 센서(10)는 센서 신호를 출력할 수 있다. 도시된 센서(10)는 등가 회로로서, 특정 센서로 한정하지 아니한다. 따라서, 지문센서, 터치스크린센서, 이미지센서 등 다양한 센서가 적용될 수 있다.
센서 신호는 파형 변경부(210)에 입력될 수 있다. 입력측 스위치(Q2)는 일정한 클럭으로 동작할 수 있다. 예를 들어, 입력측 스위치(Q2)의 스위칭 주파수는 차동 적분부(220)의 교번적인 스위칭 주파수의 배수일 수 있다.
입력 신호와 입력측 스위치(Q2)의 스위칭 동작에 따라 입력된 신호는, 파형 변경부(210)의 증폭기(OP)의 반전 입력단에 입력될 수 있다. 도시된 바와 같이, 파형 변경부(210)는 적분기의 형태로 구성될 수 있으며, 파형 변경부(210)의 출력은 차동 적분부(220)의 제1 및 제2 노드 커패시터(CN1, CN2)로 입력될 수 있다.
파형 변경부(210)의 회로 동작에 대해서는 도 1 내지 도 4를 참조하여 상술한 바로부터 이해할 수 있다.
이상에서는, 한 쌍의 증폭기를 이용한 차동 적분 회로의 예로 설명하였다. 그러나 실시예에 따라, 차동 증폭기를 이용하는 경우에도 상술한 본 발명에 따른 실시예들이 적용될 수 있음은 자명하다. 즉, 차동 증폭기의 반전 및 비반전 입력단과, 반전 및 비반전 출력단 사이의 경로를 변경하여 실시할 수 있다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
100 : 차동 적분 회로
110 : 스위치부
120 : 제1 적분기
130 : 제2 적분기
140 : 경로 조절부
200 : 센서 신호 처리 장치
210 : 파형 변경부
220 : 차동 적분부
230 : 증폭부
240 : 디지털 아날로그 컨버터

Claims (16)

  1. 제1 시간동안, 제1 증폭기를 이용하여 적분하는 제1 적분기;
    상기 제1 시간동안, 제2 증폭기를 이용하여 적분하는 제2 적분기; 및
    제2 시간동안, 상기 제1 적분기는 상기 제2 증폭기를 이용하고 상기 제2 적분기는 상기 제1 증폭기를 이용하도록, 상기 제1 및 제2 증폭기의 전기적인 경로를 변경하는 경로 조절부;
    를 포함하는 차동 적분 회로.
  2. 제1항에 있어서, 상기 경로 조절부는
    상기 차동 적분 회로의 전체 동작 시간 중 절반은 상기 제1 시간에 대응되고 나머지 절반은 상기 제2 시간에 대응되도록, 상기 제1 및 제2 증폭기의 전기적인 경로를 변경하는 차동 적분 회로.
  3. 제1항에 있어서, 상기 차동 적분 회로는
    상기 제1 적분기와 상기 제2 적분기가 교번적으로 동작하도록 스위칭 동작하는 복수의 스위치를 포함하는 스위치부;
    를 더 포함하는 차동 적분 회로.
  4. 제1항에 있어서, 상기 제1 적분기는
    일단이 입력단에 연결되고, 타단이 제1 노드에 연결되는 제1 노드 커패시터;
    반전 입력단이 상기 제1 노드에 연결되고, 출력단이 제2 노드에 연결되는 상기 제1 증폭기; 및
    일단이 상기 제1 노드에 연결되고, 타단이 상기 제2 노드에 연결되는 제1 피드백 커패시터;
    를 포함하는 차동 적분 회로.
  5. 제4항에 있어서, 상기 제2 적분기는
    일단이 입력단에 연결되고, 타단이 제3 노드에 연결되는 제2 노드 커패시터;
    반전 입력단이 상기 제3 노드에 연결되고, 출력단이 제4 노드에 연결되는 상기 제2 증폭기; 및
    일단이 상기 제3 노드에 연결되고, 타단이 상기 제4 노드에 연결되는 제2 피드백 커패시터;
    를 포함하는 차동 적분 회로.
  6. 제5항에 있어서, 상기 경로 조절부는
    일단이 상기 제1 노드에 연결되고, 타단이 상기 제1 증폭기의 상기 반전 입력단에 연결되는 제1 입력측 스위치;
    일단이 상기 제3 노드에 연결되고, 타단이 상기 제1 증폭기의 상기 반전 입력단에 연결되는 제2 입력측 스위치;
    일단이 상기 제3 노드에 연결되고, 타단이 상기 제2 증폭기의 상기 반전 입력단에 연결되는 제3 입력측 스위치; 및
    일단이 상기 제1 노드에 연결되고, 타단이 상기 제2 증폭기의 상기 반전 입력단에 연결되는 제4 입력측 스위치;
    를 포함하는 차동 적분 회로.
  7. 제6항에 있어서, 상기 경로 조절부는
    일단이 상기 제1 증폭기의 출력단에 연결되고 타단이 상기 제2 노드에 연결되는 제1 출력측 스위치;
    일단이 상기 제2 증폭기의 출력단에 연결되고 타단이 상기 제2 노드에 연결되는 제2 출력측 스위치;
    일단이 상기 제2 증폭기의 출력단에 연결되고 타단이 상기 제4 노드에 연결되는 제3 출력측 스위치; 및
    일단이 상기 제1 증폭기의 출력단에 연결되고 타단이 상기 제4 노드에 연결되는 제4 출력측 스위치;
    를 더 포함하는 차동 적분 회로.
  8. 제6항에 있어서,
    상기 제1 입력측 스위치는 상기 제2 입력측 스위치와 교번적으로 동작되고,
    상기 제1 입력측 스위치는 상기 제3 입력측 스위치와 동기되고, 상기 제2 입력측 스위치는 상기 제4 입력측 스위치와 동기되는 차동 적분 회로.
  9. 제7항에 있어서,
    상기 제1 출력측 스위치는 상기 제1 입력측 스위치 및 상기 제3 출력측 스위치와 동기되고,
    상기 제2 출력측 스위치는 상기 제1 입력측 스위치와 교번적으로 동작되고, 상기 제4 출력측 스위치와 동기되는 차동 적분 회로.
  10. 센서 신호의 파형을 변경하는 파형 변경부;
    상기 파형 변경부의 출력을 입력받고, 제1 증폭기 및 제2 증폭기를 이용하여 차동 적분하는 차동 적분부; 및
    상기 차동 적분부의 출력을 증폭하는 증폭부; 를 포함하고,
    상기 차동 적분부는
    전체 동작 시간 중 적어도 일부 동작 시간 동안, 상기 제1 증폭기의 전기적인 연결 경로와 상기 제2 증폭기의 전기적인 연결 경로를 서로 바꾸는 센서 신호 처리 장치.
  11. 제10항에 있어서, 상기 차동 적분부는
    제1 시간동안, 상기 제1 증폭기를 이용하여 적분하는 제1 적분기;
    상기 제1 시간동안, 상기 제2 증폭기를 이용하여 적분하는 제2 적분기; 및
    제2 시간동안, 상기 제1 적분기는 상기 제2 증폭기를 이용하고 상기 제2 적분기는 상기 제1 증폭기를 이용하도록, 상기 제1 및 제2 증폭기의 전기적인 경로를 변경하는 경로 조절부;
    를 포함하는 센서 신호 처리 장치.
  12. 제11항에 있어서, 상기 경로 조절부는
    상기 차동 적분 회로의 전체 동작 시간 중 절반은 상기 제1 시간에 대응되고 나머지 절반은 상기 제2 시간에 대응되도록, 상기 제1 및 제2 증폭기의 전기적인 경로를 변경하는 센서 신호 처리 장치.
  13. 제11항에 있어서, 상기 제1 적분기는
    일단이 입력단에 연결되고, 타단이 제1 노드에 연결되는 제1 노드 커패시터;
    반전 입력단이 상기 제1 노드에 연결되고, 출력단이 제2 노드에 연결되는 상기 제1 증폭기; 및
    일단이 상기 제1 노드에 연결되고, 타단이 상기 제2 노드에 연결되는 제1 피드백 커패시터;
    를 포함하는 센서 신호 처리 장치.
  14. 제13항에 있어서, 상기 제2 적분기는
    일단이 입력단에 연결되고, 타단이 제3 노드에 연결되는 제2 노드 커패시터;
    반전 입력단이 상기 제3 노드에 연결되고, 출력단이 제4 노드에 연결되는 상기 제2 증폭기; 및
    일단이 상기 제3 노드에 연결되고, 타단이 상기 제4 노드에 연결되는 제2 피드백 커패시터;
    를 포함하는 센서 신호 처리 장치.
  15. 제14항에 있어서, 상기 경로 조절부는
    일단이 상기 제1 노드에 연결되고, 타단이 상기 제1 증폭기의 상기 반전 입력단에 연결되는 제1 입력측 스위치;
    일단이 상기 제3 노드에 연결되고, 타단이 상기 제1 증폭기의 상기 반전 입력단에 연결되는 제2 입력측 스위치;
    일단이 상기 제3 노드에 연결되고, 타단이 상기 제2 증폭기의 상기 반전 입력단에 연결되는 제3 입력측 스위치; 및
    일단이 상기 제1 노드에 연결되고, 타단이 상기 제2 증폭기의 상기 반전 입력단에 연결되는 제4 입력측 스위치;
    를 포함하는 센서 신호 처리 장치.
  16. 제15항에 있어서,
    상기 제1 입력측 스위치는 상기 제2 입력측 스위치와 교번적으로 동작되고,
    상기 제1 입력측 스위치는 상기 제3 입력측 스위치와 동기되고, 상기 제2 입력측 스위치는 상기 제4 입력측 스위치와 동기되는 센서 신호 처리 장치.
KR1020150167703A 2015-11-27 2015-11-27 차동 적분 회로 및 그를 이용한 센서 신호 처리 장치 KR20170062194A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150167703A KR20170062194A (ko) 2015-11-27 2015-11-27 차동 적분 회로 및 그를 이용한 센서 신호 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150167703A KR20170062194A (ko) 2015-11-27 2015-11-27 차동 적분 회로 및 그를 이용한 센서 신호 처리 장치

Publications (1)

Publication Number Publication Date
KR20170062194A true KR20170062194A (ko) 2017-06-07

Family

ID=59223765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150167703A KR20170062194A (ko) 2015-11-27 2015-11-27 차동 적분 회로 및 그를 이용한 센서 신호 처리 장치

Country Status (1)

Country Link
KR (1) KR20170062194A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109787572A (zh) * 2017-11-10 2019-05-21 比亚迪股份有限公司 开关电容减法装置以及具有其的图像传感器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109787572A (zh) * 2017-11-10 2019-05-21 比亚迪股份有限公司 开关电容减法装置以及具有其的图像传感器

Similar Documents

Publication Publication Date Title
JP6823932B2 (ja) 電圧検出装置および組電池監視システム
RU2553086C1 (ru) Усилитель и устройство обработки сигналов
US10706250B2 (en) Capacitive image sensing device
TWI524074B (zh) 偏移補償電路及其補償方法
US9863808B2 (en) Output-current detection chip for diode sensors, and diode sensor device
JP2011091572A (ja) 可変利得増幅回路
KR101377916B1 (ko) 연산 증폭기
US10461769B2 (en) ΔΣ modulator
US10938408B2 (en) Semiconductor device for reading and outputting signal from a sensor
KR20170062194A (ko) 차동 적분 회로 및 그를 이용한 센서 신호 처리 장치
US20230188105A1 (en) Analog signal processing circuit and method for eliminating dc offset voltage
KR20180111642A (ko) 차동 증폭 장치
JP4978022B2 (ja) 演算増幅器
US7444252B2 (en) Linearizer circuit
TWI661680B (zh) 電容處理電路及微機電系統裝置
KR101397252B1 (ko) 하이브리드 아날로그 디지털 변환 장치 및 이를 이용한 센싱 장치
JP2010279000A (ja) 出力回路
WO2015037550A1 (ja) 静電容量－電圧変換装置
JP2004222018A (ja) スイッチトキャパシタ増幅回路
CN112015223B (zh) 用于半导体集成电路的基准电流源
JP2011166419A (ja) スイッチドキャパシタ回路
KR101693111B1 (ko) 스위치 커패시터 증폭기 및 그 구동 방법
KR20100093667A (ko) Ｒｃ 시정수 보상기를 이용한 아날로그 디지털 변환방법 및이를 위한 아날로그 디지털 변환 장치
JP2023006637A (ja) 増幅装置
JP2008047997A (ja) スイッチトキャパシタ回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant