WO2019097870A1 - 計装アンプ - Google Patents
計装アンプ Download PDFInfo
- Publication number
- WO2019097870A1 WO2019097870A1 PCT/JP2018/036816 JP2018036816W WO2019097870A1 WO 2019097870 A1 WO2019097870 A1 WO 2019097870A1 JP 2018036816 W JP2018036816 W JP 2018036816W WO 2019097870 A1 WO2019097870 A1 WO 2019097870A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- differential
- amplifier
- resistor
- signal
- offset adjustment
- Prior art date
Links
- 238000004088 simulation Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- YBIDYTOJOXKBLO-USLOAXSXSA-N (4-nitrophenyl)methyl (5r,6s)-6-[(1r)-1-hydroxyethyl]-3,7-dioxo-1-azabicyclo[3.2.0]heptane-2-carboxylate Chemical compound C([C@@H]1[C@H](C(N11)=O)[C@H](O)C)C(=O)C1C(=O)OCC1=CC=C([N+]([O-])=O)C=C1 YBIDYTOJOXKBLO-USLOAXSXSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Definitions
- the present invention relates to an in-amp for adjusting an offset component included in an input differential signal.
- the in-amp is an amplifier connected to a Wheatstone bridge circuit or the like that is a sensor (a torque sensor or a pressure sensor or the like) to amplify a differential signal input from the Wheatstone bridge circuit or the like.
- the instrumentation amplifier is suitable for connection to a Wheatstone bridge circuit in which the common mode is generated in principle, since the common mode component is removed and only the signal component is amplified.
- This instrumentation amplifier comprises a differential amplifier and a single-ended amplifier.
- the torque sensor is used for force control of the smart robot, but is affected by the stress generated during the assembly of the torque sensor or the smart robot. As a result, the torque detected by the torque sensor becomes larger than the actual torque, that is, the offset becomes larger.
- the offset component included in the differential signal input from the Wheatstone bridge circuit or the like is adjusted by the in-amp, generally, as shown in FIG. The way is taken. In this case, since the offset component is also amplified together with the signal component by the differential amplifier, there is a problem that the gain of the instrumentation amplifier can not be made very large.
- the present invention has been made to solve the problems as described above, and it is an object of the present invention to provide an instrumentation amplifier having an offset adjustment function and capable of taking a large gain.
- An instrumentation amplifier includes a differential amplifier for amplifying an input differential signal, and a voltage of a common mode component included in the differential signal input to the differential amplifier as a bias voltage, and an input offset
- the offset component included in the differential signal input to the differential amplifier is connected to the bias voltage generation circuit that biases the adjustment signal and the offset adjustment signal connected to the differential amplifier and biased by the bias voltage generation circuit.
- the offset adjustment signal input to the bias voltage generation circuit is characterized by comprising two signals having different polarities and the same absolute value.
- FIG. 1 is a view showing a configuration example of an in-amp (amplifier) 1 according to Embodiment 1 of the present invention.
- FIG. 1 also shows a Wheatstone bridge circuit 2 to which the instrumentation amplifier 1 is connected.
- the instrumentation amplifier 1 is connected to a Wheatstone bridge circuit 2 or the like which is a sensor (torque sensor or pressure sensor etc.) and removes common mode components from differential signals input from the Wheatstone bridge circuit 2 etc. Perform amplification.
- the instrumentation amplifier 1 also has a function of adjusting the offset component included in the differential signal. Below, the case where the instrumentation amplifier 1 is connected to the Wheatstone bridge circuit 2 is shown.
- the instrumentation amplifier 1 includes a differential amplifier 11, a differential ADC 12, an offset adjustment circuit 13, and a bias voltage generation circuit 14, as shown in FIG.
- the differential amplifier 11 amplifies the differential signal input from the Wheatstone bridge circuit 2.
- the differential amplifier 11 includes operational amplifiers 1101 and 1102, feedback resistors 1103 and 1104, and a gain setting resistor 1105.
- the non-inverting input terminal of the operational amplifier 1101 is connected to one of the pair of output terminals of the Wheatstone bridge circuit 2.
- the voltage of the signal input to the non-inverting input terminal of the operational amplifier 1101 is Vi1
- the voltage of the signal output from the output terminal of the operational amplifier 1101 is Vo1.
- the non-inverting input terminal of the operational amplifier 1102 is connected to the other of the pair of output terminals of the Wheatstone bridge circuit 2.
- the voltage of the signal input to the non-inverting input terminal of the operational amplifier 1102 is Vi2
- the voltage of the signal output from the output terminal of the operational amplifier 1102 is Vo2.
- One end of the feedback resistor 1103 is connected to the inverting input terminal of the operational amplifier 1101, and the other end is connected to the output terminal of the operational amplifier 1101. Note that the resistance value of the feedback resistor 1103 is Rf.
- One end of the feedback resistor 1104 is connected to the inverting input terminal of the operational amplifier 1102, and the other end is connected to the output terminal of the operational amplifier 1102.
- the resistance value of the feedback resistor 1104 is taken as Rf.
- One end of the gain setting resistor 1105 is connected to the inverting input terminal of the operational amplifier 1101 and one end of the feedback resistor 1103, and the other end is connected to the inverting input terminal of the operational amplifier 1102 and one end of the feedback resistor 1104.
- the resistance value of the gain setting resistor 1105 is Rg.
- the differential ADC (analog-digital converter) 12 converts the differential signal input from the differential amplifier 11 into a differential signal.
- the differential ADC 12 has a noninverting input terminal connected to the output terminal of the operational amplifier 1101 and the other end of the feedback resistor 1103, and an inverting input terminal connected to the output terminal of the operational amplifier 1102 and the other end of the feedback resistor 1104.
- the offset adjustment circuit 13 is connected to the differential amplifier 11 and adjusts an offset component included in the differential signal input from the Wheatstone bridge circuit 2 to the differential amplifier 11 by the input offset adjustment signal.
- the offset adjustment circuit 13 includes adjustment resistors 1301 and 1302.
- One end of the adjustment resistor 1301 is connected to the inverting input terminal of the operational amplifier 1101, one end of the feedback resistor 1103, and one end of the gain setting resistor 1105.
- the voltage of the signal input to the other end of the adjustment resistor 1301 is Vt1, and the resistance value of the adjustment resistor 1301 is Rt.
- One end of the adjustment resistor 1302 is connected to the inverting input terminal of the operational amplifier 1102, one end of the feedback resistor 1104, and the other end of the gain setting resistor 1105.
- the voltage of the signal input to the other end of the adjustment resistor 1302 is Vt2, and the resistance value of the adjustment resistor 1302 is Rt.
- the signal input to the adjustment resistor 1301 and the signal input to the adjustment resistor 1302 constitute an offset adjustment signal which is a differential signal.
- the voltage of the offset adjustment signal is three times the voltage of the offset component included in the differential signal input from the Wheatstone bridge circuit 2.
- the bias voltage generation circuit 14 sets the voltage of the common mode component included in the differential signal input from the Wheatstone bridge circuit 2 to the differential amplifier 11 as a bias voltage, and biases the offset adjustment signal input to the offset adjustment circuit 13. Call.
- the bias voltage generation circuit 14 includes operational amplifiers 1401-1404 and resistors 1405-1411.
- the non-inverting input terminal of the operational amplifier 1401 is connected to one of the pair of output terminals of the Wheatstone bridge circuit 2, and the inverting input terminal is connected to the output terminal.
- the non-inverting input terminal of the operational amplifier 1402 is connected to the other of the pair of output terminals of the Wheatstone bridge circuit 2, and the inverting input terminal is connected to the output terminal.
- One end of the resistor 1405 is connected to the output terminal of the operational amplifier 1401.
- One end of the resistor 1406 is connected to the output terminal of the operational amplifier 1402.
- One end of the resistor 1407 is connected to the other end of the resistor 1405 and the other end of the resistor 1406, and the other end is connected to the ground.
- the non-inverting input terminal of the operational amplifier 1403 is connected to the other end of the resistor 1405, the other end of the resistor 1406, and one end of the resistor 1407, and the output terminal is connected to the other end of the adjustment resistor 1301.
- the non-inverting input terminal of the operational amplifier 1404 is connected to the other end of the resistor 1405, the other end of the resistor 1406, and one end of the resistor 1407, and the output terminal is connected to the other end of the adjustment resistor 1302.
- One end of the resistor 1408 is connected to the inverting input terminal of the operational amplifier 1403, and the other end is connected to the other end of the adjustment resistor 1301 and the output terminal of the operational amplifier 1403.
- One end of the resistor 1409 is connected to the inverting input terminal of the operational amplifier 1404, and the other end is connected to the other end of the adjustment resistor 1302 and the output terminal of the operational amplifier 1404.
- One end of the resistor 1410 is connected to the inverting input terminal of the operational amplifier 1403 and one end of the resistor 1408. Note that the voltage of the signal input to the other end of the resistor 1410 is Vt1 ′.
- One end of the resistor 1411 is connected to the inverting input terminal of the operational amplifier 1404 and one end of the resistor 1409. Note that the voltage of the signal input to the other end of the resistor 1411 is Vt2 ′.
- the signal input to the resistor 1410 and the signal input to the resistor 1411 constitute an offset adjustment signal which is a differential signal. Further, the signal input to the resistor 1410 and the signal input to the resistor 1411 have different polarities and the same absolute value (includes substantially the same meaning).
- the voltage of the offset adjustment signal is three times the voltage of the offset component included in the differential signal input from the Wheatstone bridge circuit 2. Note that the signal input to the resistor 1410 and the signal input to the resistor 1411 may be generated using, for example, a trimmer resistor as shown in FIG. 9 or generated using a DAC (digital analog converter) You may
- the differential ADC 12 and the bias voltage generation circuit 14 are not shown.
- the current flowing through the feedback resistor 1103 is set to If1
- the current flowing through the gain setting resistor 1105 is set to Ig1
- the current flowing through the adjustment resistor 1301 is set to It1.
- the current flowing through the feedback resistor 1104 is set to If2, and the current flowing through the adjustment resistor 1302 is set to It2.
- Vo1-Vo2 ⁇ 1+ (Rf / Rt) + (Rf / Rg) ⁇ * Vi1- (Rf / Rg) * Vi2- (Rf / Rt) * Vt1 ⁇ - ⁇ 1+ (Rf / Rt) + (Rf) / Rg) ⁇ * Vi2- (Rf / Rg) * Vi1- (Rf / Rt) * Vt2 ⁇ (10)
- equation (11) becomes the following equation (12).
- Vo1-Vo2 ⁇ 1 + 3 * (Rf / Rg) ⁇ * (Vi1-Vi2)-(Rf / Rg) * (Vt1-Vt2) (12)
- Vs1 and Vs2 represent voltages of signal components included in the differential signal input to the differential amplifier 11
- Voff represents voltages of offset components included in the differential signal
- Vcom represents the differential Represents the voltage of the common mode component contained in the signal.
- voltages Vi1 and Vi2 of differential signals input to the differential amplifier 11 are expressed by the following equations (13) and (14), respectively.
- Vi1 Vs1 + Voff + Vcom (13)
- Vi2 Vs2 + Vcom (14)
- the instrumentation amplifier 1 can amplify only the signal component of the differential signal input to the differential amplifier 11 without amplifying the offset component.
- the gain can be made larger than that of the conventional instrumentation amplifier.
- G1 represents the gain in the instrumentation amplifier 1 according to the first embodiment
- G2 represents the gain in the conventional instrumentation amplifier.
- G1 1 + 3 ⁇ (Rf / Rg) (18)
- G2 1 + 2 ⁇ (Rf / Rg) (19)
- the offset adjustment signal input to the offset adjustment circuit 13 may not be any value as long as equation (16) is satisfied.
- the bias voltage generation circuit 14 the voltage of the common mode component included in the differential signal input from the Wheatstone bridge circuit 2 to the differential amplifier 11 is used as a bias voltage, and the offset adjustment signal is input to the offset adjustment circuit 13.
- voltages Vt1 and Vt2 represented by the following equations (21) and (22) are obtained.
- (Vt1-Vi1) and (Vt2-Vi2) can be reduced, and saturation of the voltages Vo1 and Vo2 of the signal output from the differential amplifier 11 can be avoided.
- VB is a bias voltage, which is expressed by the following equation (23).
- Vt1 VB ⁇ Vt1 ′ (21)
- Vt2 VB ⁇ Vt2 ′ (22)
- VB (Vi1 + Vi2) / 2 (23)
- the offset adjustment circuit 13 and the bias voltage generation circuit 14 to input an offset adjustment signal of a voltage satisfying the equations (16), (21) and (22) to the differential amplifier 11, a differential
- the offset component contained in the differential signal input to the amplifier 11 can amplify only the signal component without amplification.
- the gain can be further increased.
- the offset adjustment signal is divided equally (including substantially equal meaning), and voltages Vt1 ′ and Vt2 ′ are set to values having different polarities and the same absolute value. That is, the voltages Vt1 ′ and Vt2 ′ are set to values satisfying the following equations (35) and (36).
- Vt1 ′ ⁇ (3/2) ⁇ Voff (35)
- Vt2 ' (3/2) x Voff (36)
- the equations (30) and (32) become the following equations (37) and (38), and the voltage obtained by amplifying the offset component can be adjusted from the voltages Vo1 and Vo2 of the signals output from the differential amplifier 11.
- the gain can be made large as compared with the case where the offset adjustment signal is not divided evenly.
- FIGS. FIG. 4 shows the case where the offset adjustment signal is not divided equally
- FIG. 5 shows the case where the offset adjustment signal is divided equally.
- the differential signal input to the differential amplifier 11 is 30 mVpp of 1 KHz sine wave
- the voltage of the offset component included in the differential signal is 100 mV
- the voltage of the common mode component included in the differential signal is The gain of the instrumentation amplifier 1 is 46 times that of 2.5 V. Since the voltage of the offset component is 100 mV, an offset adjustment signal of 300 mV is injected from equation (16).
- reference numerals 401 and 501 indicate differential signals input to the differential amplifier 11
- reference numerals 402 and 502 indicate voltages of offset components
- reference numerals 403 and 503 indicate voltage Vo1
- reference numeral 404 indicate voltage Vo2
- reference numerals 405, 505 indicate differential signals output from the differential amplifier 11.
- the method of using the voltage of the common mode component contained in the differential signal as the bias voltage is not limited to the circuit shown in FIG. 1, and for example, the circuit shown in FIG. 6 may be used.
- the differential ADC 12 is not shown.
- the operational amplifier 1401 and the resistor 1405 are removed from the instrumentation amplifier 1 shown in FIG.
- the differential amplifier 11 for amplifying the input differential signal and the voltage of the common mode component included in the differential signal input to the differential amplifier 11 are biased.
- a bias voltage generation circuit 14 for applying a voltage to the input offset adjustment signal and a bias voltage generation circuit 14 connected to the differential amplifier 11 and biased by the bias voltage generation circuit 14 are input to the differential amplifier 11 by the offset adjustment signal.
- an offset adjustment circuit 13 for adjusting an offset component included in the differential signal, and the offset adjustment signal input to the bias voltage generation circuit 14 is formed of two signals having different polarities and the same absolute value. Therefore, it is possible to amplify only the signal component of the differential signal input to the differential amplifier 11 without amplifying the offset component. That.
- the gain is large compared to the case where the offset adjustment circuit is connected to the single end amplifier as in the prior art. It is possible to take. Furthermore, by dividing the offset adjustment signal evenly, it is possible to further increase the gain.
- the differential ADC 12 By connecting the differential ADC 12 to the subsequent stage of the differential amplifier 11, a single-ended amplifier as in the prior art can be omitted. As a result, the differential signal can be processed as it is, and the noise resistance performance is improved.
- FIG. 1 shows the case where the differential ADC 12 is used, the present invention is not limited to this, and as shown in FIG. 7, a single end amplifier 15 may be used instead of the differential ADC 12.
- the single end amplifier 15 converts the differential signal input from the differential amplifier 11 into a single end signal.
- the single end amplifier 15 includes an operational amplifier 1501, input resistors 1502 to 1504, and a feedback resistor 1505.
- One end of the input resistor 1502 is connected to the output terminal of the operational amplifier 1101 and the other end of the feedback resistor 1103, and the other end is connected to the non-inverting input terminal of the operational amplifier 1501.
- One end of the input resistor 1503 is connected to the output terminal of the operational amplifier 1102 and the other end of the feedback resistor 1104, and the other end is connected to the inverting input terminal of the operational amplifier 1501.
- One end of the input resistor 1504 is connected to the non-inverting input terminal of the operational amplifier 1501 and the other end of the input resistor 1502, and the other end is connected to the ground.
- One end of the feedback resistor 1505 is connected to the inverting input terminal of the operational amplifier 1501 and the other end of the input resistor 1503, and the other end is connected to the output terminal of the operational amplifier 1501.
- the bias voltage generation circuit 14 shown in FIG. 7 may be changed to the bias voltage generation circuit 14 shown in FIG.
- the instrumentation amplifier according to the present invention has an offset adjustment function and can take a large gain, it is used in the instrumentation amplifier for adjusting the offset component included in the input differential signal. Is suitable.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
入力された差動信号を増幅する差動アンプ(11)と、差動アンプ(11)に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、入力されたオフセット調整信号にバイアスをかけるバイアス電圧生成回路(14)と、差動アンプ(11)に接続され、バイアス電圧生成回路(14)によりバイアスがかけられたオフセット調整信号により、差動アンプ(11)に入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路(13)とを備え、バイアス電圧生成回路(14)に入力されるオフセット調整信号は、互いに極性が異なり絶対値が同一である2つの信号から構成された。
Description
この発明は、入力された差動信号に含まれるオフセット成分を調整する計装アンプに関する。
計装アンプは、図8に示すように、センサ(トルクセンサ又は圧力センサ等)であるホイートストンブリッジ回路等に接続され、ホイートストンブリッジ回路等から入力された差動信号を増幅する増幅器である。計装アンプは、コモンモード成分を除去して信号成分のみを増幅するため、原理的にコモンモードが発生するホイートストンブリッジ回路への接続に適している。この計装アンプは、差動アンプ及びシングルエンドアンプを備えている。
一方、トルクセンサは、スマートロボットの力制御に使用されるが、トルクセンサの組立又はスマートロボットの組立の際に生じる応力の影響を受ける。その結果、トルクセンサにより検出されるトルクが、実際のトルクより大きくなり、すなわちオフセットが大きくなる。
これに対し、ホイートストンブリッジ回路等から入力された差動信号に含まれるオフセット成分を計装アンプで調整する場合、図9に示すように、一般的に、シングルエンドアンプにオフセット調整回路を接続する方法が取られる。この場合、差動アンプで信号成分と共にオフセット成分も増幅されるため、計装アンプのゲインをあまり大きく取れないという課題がある。
これに対し、ホイートストンブリッジ回路等から入力された差動信号に含まれるオフセット成分を計装アンプで調整する場合、図9に示すように、一般的に、シングルエンドアンプにオフセット調整回路を接続する方法が取られる。この場合、差動アンプで信号成分と共にオフセット成分も増幅されるため、計装アンプのゲインをあまり大きく取れないという課題がある。
この発明は、上記のような課題を解決するためになされたもので、オフセット調整機能を有し、且つ、ゲインを大きく取ることが可能な計装アンプを提供することを目的としている。
この発明に係る計装アンプは、入力された差動信号を増幅する差動アンプと、差動アンプに入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、入力されたオフセット調整信号にバイアスをかけるバイアス電圧生成回路と、差動アンプに接続され、バイアス電圧生成回路によりバイアスがかけられたオフセット調整信号により、差動アンプに入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路とを備え、バイアス電圧生成回路に入力されるオフセット調整信号は、互いに極性が異なり絶対値が同一である2つの信号から構成されたことを特徴とする。
この発明によれば、上記のように構成したので、オフセット調整機能を有し、且つ、ゲインを大きく取ることが可能である。
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態1.
図1はこの発明の実施の形態1に係る計装アンプ(増幅器)1の構成例を示す図である。図1では、計装アンプ1が接続されるホイートストンブリッジ回路2も図示されている。
計装アンプ1は、センサ(トルクセンサ又は圧力センサ等)であるホイートストンブリッジ回路2等に接続され、ホイートストンブリッジ回路2等から入力された差動信号に対し、コモンモード成分を除去して信号成分の増幅を行う。また、計装アンプ1は、差動信号に含まれるオフセット成分を調整する機能も有している。以下では、計装アンプ1がホイートストンブリッジ回路2に接続された場合を示す。この計装アンプ1は、図1に示すように、差動アンプ11、差動ADC12、オフセット調整回路13及びバイアス電圧生成回路14を備えている。
実施の形態1.
図1はこの発明の実施の形態1に係る計装アンプ(増幅器)1の構成例を示す図である。図1では、計装アンプ1が接続されるホイートストンブリッジ回路2も図示されている。
計装アンプ1は、センサ(トルクセンサ又は圧力センサ等)であるホイートストンブリッジ回路2等に接続され、ホイートストンブリッジ回路2等から入力された差動信号に対し、コモンモード成分を除去して信号成分の増幅を行う。また、計装アンプ1は、差動信号に含まれるオフセット成分を調整する機能も有している。以下では、計装アンプ1がホイートストンブリッジ回路2に接続された場合を示す。この計装アンプ1は、図1に示すように、差動アンプ11、差動ADC12、オフセット調整回路13及びバイアス電圧生成回路14を備えている。
差動アンプ11は、ホイートストンブリッジ回路2から入力された差動信号を増幅する。この差動アンプ11は、オペアンプ1101,1102、帰還抵抗1103,1104及びゲイン設定抵抗1105を有している。
オペアンプ1101は、非反転入力端子が、ホイートストンブリッジ回路2が有する一対の出力端子のうちの一方に接続されている。なお、オペアンプ1101の非反転入力端子に入力される信号の電圧をVi1とし、オペアンプ1101の出力端子から出力される信号の電圧をVo1とする。
オペアンプ1102は、非反転入力端子が、ホイートストンブリッジ回路2が有する一対の出力端子のうちの他方に接続されている。なお、オペアンプ1102の非反転入力端子に入力される信号の電圧をVi2とし、オペアンプ1102の出力端子から出力される信号の電圧をVo2とする。
帰還抵抗1103は、一端がオペアンプ1101の反転入力端子に接続され、他端がオペアンプ1101の出力端子に接続されている。なお、帰還抵抗1103の抵抗値をRfとする。
帰還抵抗1104は、一端がオペアンプ1102の反転入力端子に接続され、他端がオペアンプ1102の出力端子に接続されている。なお、帰還抵抗1104の抵抗値をRfとする。
ゲイン設定抵抗1105は、一端がオペアンプ1101の反転入力端子及び帰還抵抗1103の一端に接続され、他端がオペアンプ1102の反転入力端子及び帰還抵抗1104の一端に接続されている。なお、ゲイン設定抵抗1105の抵抗値をRgとする。
差動ADC(アナログデジタルコンバータ)12は、差動アンプ11から入力された差動信号を差分信号に変換する。差動ADC12は、非反転入力端子がオペアンプ1101の出力端子及び帰還抵抗1103の他端に接続され、反転入力端子がオペアンプ1102の出力端子及び帰還抵抗1104の他端に接続されている。
オフセット調整回路13は、差動アンプ11に接続され、入力されたオフセット調整信号により、ホイートストンブリッジ回路2から差動アンプ11に入力される差動信号に含まれるオフセット成分を調整する。このオフセット調整回路13は、調整抵抗1301,1302を有している。
調整抵抗1301は、一端がオペアンプ1101の反転入力端子、帰還抵抗1103の一端及びゲイン設定抵抗1105の一端に接続されている。なお、調整抵抗1301の他端に入力される信号の電圧をVt1とし、調整抵抗1301の抵抗値をRtとする。
調整抵抗1302は、一端がオペアンプ1102の反転入力端子、帰還抵抗1104の一端及びゲイン設定抵抗1105の他端に接続されている。なお、調整抵抗1302の他端に入力される信号の電圧をVt2とし、調整抵抗1302の抵抗値をRtとする。
この調整抵抗1301に入力される信号及び調整抵抗1302に入力される信号は、差動信号であるオフセット調整信号を構成する。このオフセット調整信号の電圧は、ホイートストンブリッジ回路2から入力される差動信号に含まれるオフセット成分の電圧の3倍である。
バイアス電圧生成回路14は、ホイートストンブリッジ回路2から差動アンプ11に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、オフセット調整回路13に入力されるオフセット調整信号にバイアスをかける。このバイアス電圧生成回路14は、オペアンプ1401~1404及び抵抗1405~1411を有している。
オペアンプ1401は、非反転入力端子が、ホイートストンブリッジ回路2が有する一対の出力端子のうちの一方に接続され、反転入力端子が出力端子に接続されている。
オペアンプ1402は、非反転入力端子が、ホイートストンブリッジ回路2が有する一対の出力端子のうちの他方に接続され、反転入力端子が出力端子に接続されている。
オペアンプ1402は、非反転入力端子が、ホイートストンブリッジ回路2が有する一対の出力端子のうちの他方に接続され、反転入力端子が出力端子に接続されている。
抵抗1405は、一端がオペアンプ1401の出力端子に接続されている。
抵抗1406は、一端がオペアンプ1402の出力端子に接続されている。
抵抗1407は、一端が抵抗1405の他端及び抵抗1406の他端に接続され、他端がグランドに接続されている。
抵抗1406は、一端がオペアンプ1402の出力端子に接続されている。
抵抗1407は、一端が抵抗1405の他端及び抵抗1406の他端に接続され、他端がグランドに接続されている。
オペアンプ1403は、非反転入力端子が抵抗1405の他端、抵抗1406の他端及び抵抗1407の一端に接続され、出力端子が調整抵抗1301の他端に接続されている。
オペアンプ1404は、非反転入力端子が抵抗1405の他端、抵抗1406の他端及び抵抗1407の一端に接続され、出力端子が調整抵抗1302の他端に接続されている。
オペアンプ1404は、非反転入力端子が抵抗1405の他端、抵抗1406の他端及び抵抗1407の一端に接続され、出力端子が調整抵抗1302の他端に接続されている。
抵抗1408は、一端がオペアンプ1403の反転入力端子に接続され、他端が調整抵抗1301の他端及びオペアンプ1403の出力端子に接続されている。
抵抗1409は、一端がオペアンプ1404の反転入力端子に接続され、他端が調整抵抗1302の他端及びオペアンプ1404の出力端子に接続されている。
抵抗1409は、一端がオペアンプ1404の反転入力端子に接続され、他端が調整抵抗1302の他端及びオペアンプ1404の出力端子に接続されている。
抵抗1410は、一端がオペアンプ1403の反転入力端子及び抵抗1408の一端に接続されている。なお、抵抗1410の他端に入力される信号の電圧をVt1’とする。
抵抗1411は、一端がオペアンプ1404の反転入力端子及び抵抗1409の一端に接続されている。なお、抵抗1411の他端に入力される信号の電圧をVt2’とする。
抵抗1411は、一端がオペアンプ1404の反転入力端子及び抵抗1409の一端に接続されている。なお、抵抗1411の他端に入力される信号の電圧をVt2’とする。
この抵抗1410に入力される信号及び抵抗1411に入力される信号は、差動信号であるオフセット調整信号を構成する。また、抵抗1410に入力される信号及び抵抗1411に入力される信号は、互いに極性が異なり絶対値が同一(略同一の意味を含む)である。このオフセット調整信号の電圧は、ホイートストンブリッジ回路2から入力される差動信号に含まれるオフセット成分の電圧の3倍である。
なお、抵抗1410に入力される信号及び抵抗1411に入力される信号は、例えば、図9に示されるようなトリマ抵抗を用いて生成してもよいし、DAC(デジタルアナログコンバータ)を用いて生成してもよい。
なお、抵抗1410に入力される信号及び抵抗1411に入力される信号は、例えば、図9に示されるようなトリマ抵抗を用いて生成してもよいし、DAC(デジタルアナログコンバータ)を用いて生成してもよい。
次に、上記のように構成された計装アンプ1によるオフセット調整の原理について、図2を参照しながら説明する。図2に示す計装アンプ1では、差動ADC12及びバイアス電圧生成回路14の図示を省略している。
この図2に示すように、帰還抵抗1103を流れる電流をIf1とし、ゲイン設定抵抗1105を流れる電流をIg1とし、調整抵抗1301を流れる電流をIt1とする。また、帰還抵抗1104を流れる電流をIf2とし、調整抵抗1302を流れる電流をIt2とする。
この図2に示すように、帰還抵抗1103を流れる電流をIf1とし、ゲイン設定抵抗1105を流れる電流をIg1とし、調整抵抗1301を流れる電流をIt1とする。また、帰還抵抗1104を流れる電流をIf2とし、調整抵抗1302を流れる電流をIt2とする。
まず、図2に示すa点についての回路方程式を解くと、下式(1)~(4)が得られる。
If1=-(It1+Ig1) (1)
If1=(Vo1-Vi1)/Rf (2)
It1=(Vt1-Vi1)/Rt (3)
Ig1=(Vi2-Vi1)/Rg (4)
If1=-(It1+Ig1) (1)
If1=(Vo1-Vi1)/Rf (2)
It1=(Vt1-Vi1)/Rt (3)
Ig1=(Vi2-Vi1)/Rg (4)
式(1)に対し、式(2)~(4)を代入すると、下式(5),(6)を経て、下式(7)が得られる。
(Vo1-Vi1)/Rf=-{(Vt1-Vi1)/Rt+(Vi2-Vi1)/Rg} (5)
(Vo1-Vi1)=-Rf×{(Vt1-Vi1)/Rt+(Vi2-Vi1)/Rg}
=-{(Rf/Rt)×(Vt1-Vi1)+(Rf/Rg)×(Vi2-Vi1)} (6)
Vo1=Vi1-(Rf/Rt)×Vt1+(Rf/Rt)×Vi1-(Rf/Rg)×Vi2+(Rf/Rg)×Vi1 (7)
(Vo1-Vi1)/Rf=-{(Vt1-Vi1)/Rt+(Vi2-Vi1)/Rg} (5)
(Vo1-Vi1)=-Rf×{(Vt1-Vi1)/Rt+(Vi2-Vi1)/Rg}
=-{(Rf/Rt)×(Vt1-Vi1)+(Rf/Rg)×(Vi2-Vi1)} (6)
Vo1=Vi1-(Rf/Rt)×Vt1+(Rf/Rt)×Vi1-(Rf/Rg)×Vi2+(Rf/Rg)×Vi1 (7)
式(7)を更に整理すると、下式(8)が得られる。
Vo1={1+(Rf/Rt)+(Rf/Rg)}×Vi1-(Rf/Rg)×Vi2-(Rf/Rt)×Vt1 (8)
Vo1={1+(Rf/Rt)+(Rf/Rg)}×Vi1-(Rf/Rg)×Vi2-(Rf/Rt)×Vt1 (8)
図2に示すb点についても同様に回路方程式を解いて整理すると、下式(9)が得られる。
Vo2={1+(Rf/Rt)+(Rf/Rg)}×Vi2-(Rf/Rg)×Vi1-(Rf/Rt)×Vt2 (9)
Vo2={1+(Rf/Rt)+(Rf/Rg)}×Vi2-(Rf/Rg)×Vi1-(Rf/Rt)×Vt2 (9)
ここで、最終的に必要な出力信号は電圧Vo1と電圧Vo2との差であるため、式(8),(9)の差分を取ると、下式(10)が得られる。
Vo1-Vo2={{1+(Rf/Rt)+(Rf/Rg)}×Vi1-(Rf/Rg)×Vi2-(Rf/Rt)×Vt1}-{{1+(Rf/Rt)+(Rf/Rg)}×Vi2-(Rf/Rg)×Vi1-(Rf/Rt)×Vt2}(10)
Vo1-Vo2={{1+(Rf/Rt)+(Rf/Rg)}×Vi1-(Rf/Rg)×Vi2-(Rf/Rt)×Vt1}-{{1+(Rf/Rt)+(Rf/Rg)}×Vi2-(Rf/Rg)×Vi1-(Rf/Rt)×Vt2}(10)
式(10)を整理すると、下式(11)が得られる。
Vo1-Vo2={1+2×(Rf/Rg)+(Rf/Rt)}×Vi1-{1+2×(Rf/Rg)+(Rf/Rt)}×Vi2-(Rf/Rt)×(Vt1-Vt2)
={1+2×(Rf/Rg)+(Rf/Rt)}×(Vi1-Vi2)-(Rf/Rt)×(Vt1-Vt2) (11)
Vo1-Vo2={1+2×(Rf/Rg)+(Rf/Rt)}×Vi1-{1+2×(Rf/Rg)+(Rf/Rt)}×Vi2-(Rf/Rt)×(Vt1-Vt2)
={1+2×(Rf/Rg)+(Rf/Rt)}×(Vi1-Vi2)-(Rf/Rt)×(Vt1-Vt2) (11)
ここで、Rt=Rgとすると、式(11)は下式(12)となる。
Vo1-Vo2={1+3×(Rf/Rg)}×(Vi1-Vi2)-(Rf/Rg)×(Vt1-Vt2) (12)
Vo1-Vo2={1+3×(Rf/Rg)}×(Vi1-Vi2)-(Rf/Rg)×(Vt1-Vt2) (12)
次に、ホイートストンブリッジ回路2から差動アンプ11に入力される差動信号について、図3に示すホイートストンブリッジ回路2の等価回路を参照しながら考える。
図3において、Vs1,Vs2は差動アンプ11に入力される差動信号に含まれる信号成分の電圧を表し、Voffは当該差動信号に含まれるオフセット成分の電圧を表し、Vcomは当該差動信号に含まれるコモンモード成分の電圧を表す。
ここで、差動アンプ11に入力される差動信号の電圧Vi1,Vi2はそれぞれ下式(13),(14)で表される。
Vi1=Vs1+Voff+Vcom (13)
Vi2=Vs2+Vcom (14)
図3において、Vs1,Vs2は差動アンプ11に入力される差動信号に含まれる信号成分の電圧を表し、Voffは当該差動信号に含まれるオフセット成分の電圧を表し、Vcomは当該差動信号に含まれるコモンモード成分の電圧を表す。
ここで、差動アンプ11に入力される差動信号の電圧Vi1,Vi2はそれぞれ下式(13),(14)で表される。
Vi1=Vs1+Voff+Vcom (13)
Vi2=Vs2+Vcom (14)
式(12)に式(13),(14)を代入すると、下式(15)が得られる。
Vo1-Vo2={1+3×(Rf/Rg)}×{(Vs1+Voff+Vcom)-(Vs2+Vcom)}-(Rf/Rg)×(Vt1-Vt2)
={1+3×(Rf/Rg)}×{(Vs1-Vs2)+Voff}-(Rf/Rg)×(Vt1-Vt2)
={1+3×(Rf/Rg)}×(Vs1-Vs2)+{1+3×(Rf/Rg)}×Voff-(Rf/Rg)×(Vt1-Vt2) (15)
Vo1-Vo2={1+3×(Rf/Rg)}×{(Vs1+Voff+Vcom)-(Vs2+Vcom)}-(Rf/Rg)×(Vt1-Vt2)
={1+3×(Rf/Rg)}×{(Vs1-Vs2)+Voff}-(Rf/Rg)×(Vt1-Vt2)
={1+3×(Rf/Rg)}×(Vs1-Vs2)+{1+3×(Rf/Rg)}×Voff-(Rf/Rg)×(Vt1-Vt2) (15)
式(15)はオフセット調整前の差動アンプ11から出力される差動信号を示している。そして、式(15)では、{1+3×(Rf/Rg)}×Voffのように、オフセット成分が増幅されている。そこで、オフセット調整回路13を用いて下式(16)で表される電圧(Vt1-Vt2)のオフセット調整信号を差動アンプ11に注入する。
(Vt1-Vt2)=3×Voff (16)
(Vt1-Vt2)=3×Voff (16)
すなわち、式(15)に式(16)を代入することで下式(17)が得られる。よって、計装アンプ1は、差動アンプ11に入力される差動信号に対し、オフセット成分は増幅せずに信号成分のみを増幅することができる。
Vo1-Vo2={1+3×(Rf/Rg)}×(Vs1-Vs2)+{1+3×(Rf/Rg)}×Voff-3×(Rf/Rg)×Voff
={1+3×(Rf/Rg)}×(Vs1-Vs2)+Voff (17)
Vo1-Vo2={1+3×(Rf/Rg)}×(Vs1-Vs2)+{1+3×(Rf/Rg)}×Voff-3×(Rf/Rg)×Voff
={1+3×(Rf/Rg)}×(Vs1-Vs2)+Voff (17)
また、オフセット調整回路13を用いることで、下式(18),(19)に示すように、従来の計装アンプに対してゲインを大きくすることができる。なお、式(18),(19)において、G1は実施の形態1に係る計装アンプ1におけるゲインを表し、G2は従来の計装アンプにおけるゲインを表す。
G1=1+3×(Rf/Rg) (18)
G2=1+2×(Rf/Rg) (19)
G1=1+3×(Rf/Rg) (18)
G2=1+2×(Rf/Rg) (19)
一方、オフセット調整回路13に入力されるオフセット調整信号は、式(16)を満足していればどのような値でもよいわけではない。
式(7)を変形することで、下式(20)が得られる。
Vo1=Vi1-(Rf/Rg)×(Vi2-Vi1)-(Rf/Rt)×(Vt1-Vi1) (20)
この式(20)から、(Vt1-Vi1)の値が大きいと、オペアンプ1101から出力される信号の電圧Vo1が飽和する可能性があることが分かる。オペアンプ1102から出力される信号の電圧Vo2についても同様である。
Vo1=Vi1-(Rf/Rg)×(Vi2-Vi1)-(Rf/Rt)×(Vt1-Vi1) (20)
この式(20)から、(Vt1-Vi1)の値が大きいと、オペアンプ1101から出力される信号の電圧Vo1が飽和する可能性があることが分かる。オペアンプ1102から出力される信号の電圧Vo2についても同様である。
そこで、バイアス電圧生成回路14を用い、ホイートストンブリッジ回路2から差動アンプ11に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、オフセット調整回路13に入力されるオフセット調整信号にバイアスをかける。この際、バイアス電圧生成回路14において、抵抗1405~1411の抵抗値を最適化することで、下式(21),(22)で表される電圧Vt1,Vt2を得る。これにより、(Vt1-Vi1)及び(Vt2-Vi2)を小さくさせることができ、差動アンプ11から出力される信号の電圧Vo1,Vo2の飽和を回避することができる。なお、式(21),(22)においてVBはバイアス電圧であり、下式(23)で表される。
Vt1=VB-Vt1’ (21)
Vt2=VB-Vt2’ (22)
VB=(Vi1+Vi2)/2 (23)
Vt1=VB-Vt1’ (21)
Vt2=VB-Vt2’ (22)
VB=(Vi1+Vi2)/2 (23)
このように、オフセット調整回路13及びバイアス電圧生成回路14を用いて式(16),(21),(22)を満足する電圧のオフセット調整信号を差動アンプ11に入力することで、差動アンプ11に入力される差動信号に含まれるオフセット成分は増幅せずに信号成分のみを増幅できる。一方、オフセット調整信号の入力方法を工夫することで、ゲインを更に大きく取ることができる。
以下では、説明を簡略化するため、差動アンプ11に入力される差動信号に含まれる信号成分については省略する。すなわち、式(13),(14)は下式(24),(25)のようになる。
Vi1=Voff+Vcom(24)
Vi2=Vcom (25)
Vi1=Voff+Vcom(24)
Vi2=Vcom (25)
また、式(23)に式(24),(25)を代入すると、下式(26)が得られる。
VB=(Vi1+Vi2)/2=Vcom+(Voff/2) (26)
VB=(Vi1+Vi2)/2=Vcom+(Voff/2) (26)
また、式(21),(22)に式(26)を代入すると、下式(27),(28)が得られる。
Vt1={Vcom+(Voff/2)}-Vt1’ (27)
Vt2={Vcom+(Voff/2)}-Vt2’ (28)
Vt1={Vcom+(Voff/2)}-Vt1’ (27)
Vt2={Vcom+(Voff/2)}-Vt2’ (28)
そして、式(8)に、式(24),(25),(27)を代入すると、下式(29)が得られる。
Vo1={1+(Rf/Rt)+(Rf/Rg)}×(Voff+Vcom)-(Rf/Rg)×Vcom-(Rf/Rt)×{{Vcom+(Voff/2)}-Vt1’}
={1+(Rf/Rt)+(Rf/Rg)}×Voff+{1+(Rf/Rt)}×Vcom-(Rf/Rt)×Vcom-(Rf/Rt)×(Voff/2)+(Rf/Rt)×Vt1’
={1+(1/2)×(Rf/Rt)+(Rf/Rg)}×Voff+Vcom+(Rf/Rt)×Vt1’ (29)
Vo1={1+(Rf/Rt)+(Rf/Rg)}×(Voff+Vcom)-(Rf/Rg)×Vcom-(Rf/Rt)×{{Vcom+(Voff/2)}-Vt1’}
={1+(Rf/Rt)+(Rf/Rg)}×Voff+{1+(Rf/Rt)}×Vcom-(Rf/Rt)×Vcom-(Rf/Rt)×(Voff/2)+(Rf/Rt)×Vt1’
={1+(1/2)×(Rf/Rt)+(Rf/Rg)}×Voff+Vcom+(Rf/Rt)×Vt1’ (29)
ここで、Rg=Rt=Rとおくと、式(29)は下式(30)となる。
Vo1={1+(1/2)×(Rf/R)+(Rf/R)}×Voff+Vcom+(Rf/R)×Vt1’
={1+(3/2)×(Rf/R)}×Voff+Vcom+(Rf/R)×Vt1’ (30)
Vo1={1+(1/2)×(Rf/R)+(Rf/R)}×Voff+Vcom+(Rf/R)×Vt1’
={1+(3/2)×(Rf/R)}×Voff+Vcom+(Rf/R)×Vt1’ (30)
同様に、式(9)に、式(24),(25),(28)を代入すると、下式(31)が得られる。
Vo2={1+(Rf/Rt)+(Rf/Rg)}×Vcom-(Rf/Rg)×(Voff+Vcom)-(Rf/Rt)×{{Vcom+(Voff/2)}-Vt2’}
={1+(Rf/Rt)}×Vcom-(Rf/Rg)×Voff-(Rf/Rt)×Vcom-(Rf/Rt)×(Voff/2)+(Rf/Rt)×Vt2’
=Vcom-{(Rf/Rg)+(1/2)×(Rf/Rt)}×Voff+(Rf/Rt)×Vt2’ (31)
Vo2={1+(Rf/Rt)+(Rf/Rg)}×Vcom-(Rf/Rg)×(Voff+Vcom)-(Rf/Rt)×{{Vcom+(Voff/2)}-Vt2’}
={1+(Rf/Rt)}×Vcom-(Rf/Rg)×Voff-(Rf/Rt)×Vcom-(Rf/Rt)×(Voff/2)+(Rf/Rt)×Vt2’
=Vcom-{(Rf/Rg)+(1/2)×(Rf/Rt)}×Voff+(Rf/Rt)×Vt2’ (31)
ここで、Rg=Rt=Rとおくと、式(31)は下式(32)となる。
Vo2=Vcom-{(Rf/R)+(1/2)×(Rf/R)}×Voff+(Rf/R)×Vt2’
=Vcom-(3/2)×(Rf/R)×Voff+(Rf/R)×Vt2’ (32)
Vo2=Vcom-{(Rf/R)+(1/2)×(Rf/R)}×Voff+(Rf/R)×Vt2’
=Vcom-(3/2)×(Rf/R)×Voff+(Rf/R)×Vt2’ (32)
ここで、式(16)を満足するように、例えば、電圧Vt1’=0とし、電圧Vt2’=3×Voffとしたとする。この場合、式(30),(32)は下式(33),(34)となり、差動アンプ11から出力される信号の電圧Vo1,Vo2に、オフセット成分を増幅した電圧が重畳してしまう。
Vo1=(1+(3/2)×(Rf/R))×Voff+Vcom (33)
Vo2=Vcom-(3/2)×(Rf/R)×Voff+3×(Rf/R)×Voff
=(3/2)×(Rf/R)×Voff+Vcom (34)
Vo1=(1+(3/2)×(Rf/R))×Voff+Vcom (33)
Vo2=Vcom-(3/2)×(Rf/R)×Voff+3×(Rf/R)×Voff
=(3/2)×(Rf/R)×Voff+Vcom (34)
そして、式(33),(34)の差分(Vo1-Vo2)を取るとオフセット成分が調整されることになるが、そもそも電圧Vo1,Vo2の出力レンジが狭くなるため、あまりゲインを大きく取ることができない。
そこで、オフセット調整信号を均等(略均等の意味を含む)に分割し、電圧Vt1’,Vt2’を互いに極性が異なり絶対値が同一である値とする。すなわち、電圧Vt1’,Vt2’を、下式(35),(36)を満足する値とする。
Vt1’=-(3/2)×Voff (35)
Vt2’=(3/2)×Voff (36)
Vt1’=-(3/2)×Voff (35)
Vt2’=(3/2)×Voff (36)
これにより、式(30),(32)は下式(37),(38)となり、差動アンプ11から出力される信号の電圧Vo1,Vo2から、オフセット成分を増幅した電圧を調整できる。これにより、オフセット調整信号を均等に分割しない場合に対し、ゲインを大きく取ることができる。
Vo1={1+(3/2)×(Rf/R)}×Voff+Vcom-(3/2)×(Rf/R)×Voff
=Voff+Vcom(37)
Vo2=Vcom-(3/2)×(Rf/R)×Voff+(3/2)×(Rf/R)×Voff
=Vcom (38)
Vo1={1+(3/2)×(Rf/R)}×Voff+Vcom-(3/2)×(Rf/R)×Voff
=Voff+Vcom(37)
Vo2=Vcom-(3/2)×(Rf/R)×Voff+(3/2)×(Rf/R)×Voff
=Vcom (38)
この発明の実施の形態1に係る計装アンプ1によるオフセット調整のシミュレーション結果例を図4,5に示す。図4はオフセット調整信号を均等に分割しない場合を示し、図5はオフセット調整信号を均等に分割した場合を示している。ここでは、差動アンプ11に入力される差動信号を30mVppの1KHz正弦波とし、当該差動信号に含まれるオフセット成分の電圧を100mVとし、当該差動信号に含まれるコモンモード成分の電圧を2.5Vとし、計装アンプ1のゲインを46倍としている。オフセット成分の電圧が100mVであるため、式(16)から、300mVのオフセット調整信号を注入している。なお図4,5において、符号401,501が差動アンプ11に入力される差動信号を示し、符号402,502がオフセット成分の電圧を示し、符号403,503が電圧Vo1を示し、符号404,504が電圧Vo2を示し、符号405,505が差動アンプ11から出力される差動信号を示している。
図4に示すように、オフセット調整信号を均等に分割しない場合には、電圧Vo1,Vo2に、オフセット成分を増幅した電圧が重畳してしまい、電源電圧付近(+5V)で飽和してアンプとして機能していないことがわかる。
それに対し、図5に示すように、オフセット調整信号を均等に分割した場合には、電圧Vo1,Vo2に、オフセット成分を増幅した電圧がなく、コモンモード付近(+2.5V)で変化するため、アンプとして正常に機能している。また、飽和電圧までまだ余裕があるため、更にゲインを大きく取ることができる。
それに対し、図5に示すように、オフセット調整信号を均等に分割した場合には、電圧Vo1,Vo2に、オフセット成分を増幅した電圧がなく、コモンモード付近(+2.5V)で変化するため、アンプとして正常に機能している。また、飽和電圧までまだ余裕があるため、更にゲインを大きく取ることができる。
なお、差動信号に含まれるコモンモード成分の電圧をバイアス電圧とする方法としては、図1に示す回路に限らず、例えば図6に示す回路を用いてもよい。なお図6では、差動ADC12の図示を省略している。
図6では、図1に示す計装アンプ1からオペアンプ1401及び抵抗1405を取除いている。
図6では、図1に示す計装アンプ1からオペアンプ1401及び抵抗1405を取除いている。
以上のように、この実施の形態1によれば、入力された差動信号を増幅する差動アンプ11と、差動アンプ11に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、入力されたオフセット調整信号にバイアスをかけるバイアス電圧生成回路14と、差動アンプ11に接続され、バイアス電圧生成回路14によりバイアスがかけられたオフセット調整信号により、差動アンプ11に入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路13とを備え、バイアス電圧生成回路14に入力されるオフセット調整信号は、互いに極性が異なり絶対値が同一である2つの信号から構成されたので、差動アンプ11に入力された差動信号に対し、オフセット成分は増幅せずに信号成分のみを増幅可能となる。また、実施の形態1に係る計装アンプ1では、差動アンプ11にオフセット調整回路13を接続することで、従来のようにシングルエンドアンプにオフセット調整回路を接続した場合に対し、ゲインを大きく取ることが可能となる。更に、オフセット調整信号が均等に分割されることで、ゲインを更に大きく取ることが可能となる。
また、差動アンプ11の後段に差動ADC12を接続することで、従来のようなシングルエンドアンプを省略することができる。これにより、差動信号のまま処理を行うことができ、耐ノイズ性能が向上する。
なお図1では、差動ADC12を用いた場合を示しているが、これに限らず、図7に示すように、差動ADC12に代えてシングルエンドアンプ15を用いてもよい。
シングルエンドアンプ15は、差動アンプ11から入力された差動信号をシングルエンド信号に変換する。このシングルエンドアンプ15は、オペアンプ1501、入力抵抗1502~1504及び帰還抵抗1505を有している。
シングルエンドアンプ15は、差動アンプ11から入力された差動信号をシングルエンド信号に変換する。このシングルエンドアンプ15は、オペアンプ1501、入力抵抗1502~1504及び帰還抵抗1505を有している。
入力抵抗1502は、一端がオペアンプ1101の出力端子及び帰還抵抗1103の他端に接続され、他端がオペアンプ1501の非反転入力端子に接続されている。
入力抵抗1503は、一端がオペアンプ1102の出力端子及び帰還抵抗1104の他端に接続され、他端がオペアンプ1501の反転入力端子に接続されている。
入力抵抗1503は、一端がオペアンプ1102の出力端子及び帰還抵抗1104の他端に接続され、他端がオペアンプ1501の反転入力端子に接続されている。
入力抵抗1504は、一端がオペアンプ1501の非反転入力端子及び入力抵抗1502の他端に接続され、他端がグランドに接続されている。
帰還抵抗1505は、一端がオペアンプ1501の反転入力端子及び入力抵抗1503の他端に接続され、他端がオペアンプ1501の出力端子に接続されている。
帰還抵抗1505は、一端がオペアンプ1501の反転入力端子及び入力抵抗1503の他端に接続され、他端がオペアンプ1501の出力端子に接続されている。
なお図7に示すバイアス電圧生成回路14を図6に示すバイアス電圧生成回路14に変更してもよい。
なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。
本発明に係る計装アンプは、オフセット調整機能を有し、且つ、ゲインを大きく取ることが可能であるので、入力された差動信号に含まれるオフセット成分を調整する計装アンプで用いるのに適している。
1 計装アンプ
2 ホイートストンブリッジ回路
11 差動アンプ
12 差動ADC
13 オフセット調整回路
14 バイアス電圧生成回路
15 シングルエンドアンプ
1101,1102 オペアンプ
1103,1104 帰還抵抗
1105 ゲイン設定抵抗
1301,1302 調整抵抗
1401~1404 オペアンプ
1405~1411 抵抗
1501 オペアンプ
1502~1504 入力抵抗
1505 帰還抵抗
2 ホイートストンブリッジ回路
11 差動アンプ
12 差動ADC
13 オフセット調整回路
14 バイアス電圧生成回路
15 シングルエンドアンプ
1101,1102 オペアンプ
1103,1104 帰還抵抗
1105 ゲイン設定抵抗
1301,1302 調整抵抗
1401~1404 オペアンプ
1405~1411 抵抗
1501 オペアンプ
1502~1504 入力抵抗
1505 帰還抵抗
Claims (3)
- 入力された差動信号を増幅する差動アンプと、
前記差動アンプに入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、入力されたオフセット調整信号にバイアスをかけるバイアス電圧生成回路と、
前記差動アンプに接続され、前記バイアス電圧生成回路によりバイアスがかけられたオフセット調整信号により、前記差動アンプに入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路とを備え、
前記バイアス電圧生成回路に入力されるオフセット調整信号は、互いに極性が異なり絶対値が同一である2つの信号から構成された
ことを特徴とする増幅器。 - 前記バイアス電圧生成回路に入力されるオフセット調整信号の電圧は、前記差動アンプに入力される差動信号に含まれるオフセット成分の電圧の3倍である
ことを特徴とする請求項1記載の増幅器。 - 前記差動アンプにより増幅された差動信号を差分信号に変換する差動アナログデジタルコンバータを備えた
ことを特徴とする請求項1又は請求項2記載の増幅器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017220920A JP2019092103A (ja) | 2017-11-16 | 2017-11-16 | 計装アンプ |
JP2017-220920 | 2017-11-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2019097870A1 true WO2019097870A1 (ja) | 2019-05-23 |
Family
ID=66539567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2018/036816 WO2019097870A1 (ja) | 2017-11-16 | 2018-10-02 | 計装アンプ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2019092103A (ja) |
WO (1) | WO2019097870A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2024064551A (ja) * | 2022-10-28 | 2024-05-14 | 日置電機株式会社 | 差動入力差動出力型の反転増幅回路および測定装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006174122A (ja) * | 2004-12-16 | 2006-06-29 | Oki Electric Ind Co Ltd | 出力増幅回路及びそれを用いたセンサ装置 |
JP2015154488A (ja) * | 2014-02-14 | 2015-08-24 | アナログ デバイシス グローバル | オフセット補償を備えた増幅器 |
JP2015177205A (ja) * | 2014-03-13 | 2015-10-05 | ヤマハ株式会社 | オフセットキャンセル回路 |
-
2017
- 2017-11-16 JP JP2017220920A patent/JP2019092103A/ja active Pending
-
2018
- 2018-10-02 WO PCT/JP2018/036816 patent/WO2019097870A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006174122A (ja) * | 2004-12-16 | 2006-06-29 | Oki Electric Ind Co Ltd | 出力増幅回路及びそれを用いたセンサ装置 |
JP2015154488A (ja) * | 2014-02-14 | 2015-08-24 | アナログ デバイシス グローバル | オフセット補償を備えた増幅器 |
JP2015177205A (ja) * | 2014-03-13 | 2015-10-05 | ヤマハ株式会社 | オフセットキャンセル回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2019092103A (ja) | 2019-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101127891B1 (ko) | 출력증폭회로 및 그것을 사용한 센서 장치 | |
US8446220B2 (en) | Method and apparatus for increasing the effective resolution of a sensor | |
CN107144800B (zh) | 非线性补偿电路及传感装置 | |
US10840866B2 (en) | Amplifier circuit arrangement and method to calibrate the same | |
EP3979494A1 (en) | Single-ended differential transimpedance amplifier | |
WO2019097870A1 (ja) | 計装アンプ | |
JP2011071752A (ja) | オペアンプ | |
US20120198946A1 (en) | Pressure-sensitive amplifier stage | |
JP2000269761A (ja) | Δς変調を用いるスイッチング増幅器 | |
US8618882B2 (en) | Variable gain amplifier | |
JP2016126550A (ja) | 定電流回路及びこれを有するセンサ装置 | |
JP6257019B2 (ja) | 磁気センサ | |
WO2019097871A1 (ja) | 計装アンプ | |
JP6310045B1 (ja) | 増幅回路 | |
JP5284875B2 (ja) | オフセット電圧補正回路 | |
JP2008544725A (ja) | 温度補償および利得線形性が向上された可変利得増幅器 | |
KR20230170901A (ko) | 고차 전압 출력 부품의 연속 보정에 기반한 자기 센서출력의 선형화 | |
JP6166124B2 (ja) | 信号処理回路 | |
JP2010085319A (ja) | センサ信号検出回路、レシオメトリック補正回路及びセンサ装置 | |
JPH08340222A (ja) | オフセットキャンセル回路とそれを用いたオフセットキャンセルシステム | |
JP6357182B2 (ja) | センサ装置 | |
JPH0229011A (ja) | 増幅回路 | |
US8390488B2 (en) | Non-linearity correction that is independent of input common mode, temperature variation, and process variation | |
Dutta et al. | Low offset, low noise, variable gain interfacing circuit with a novel scheme for sensor sensitivity and offset compensation for MEMS based, Wheatstone bridge type, resistive smart sensor | |
JP2004320553A (ja) | 補償回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18879344 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 18879344 Country of ref document: EP Kind code of ref document: A1 |