JP5198150B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP5198150B2
JP5198150B2 JP2008141304A JP2008141304A JP5198150B2 JP 5198150 B2 JP5198150 B2 JP 5198150B2 JP 2008141304 A JP2008141304 A JP 2008141304A JP 2008141304 A JP2008141304 A JP 2008141304A JP 5198150 B2 JP5198150 B2 JP 5198150B2
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
solid
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008141304A
Other languages
English (en)
Other versions
JP2009290000A (ja
Inventor
美恵 松尾
祥代 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008141304A priority Critical patent/JP5198150B2/ja
Priority to US12/404,675 priority patent/US8098312B2/en
Publication of JP2009290000A publication Critical patent/JP2009290000A/ja
Application granted granted Critical
Publication of JP5198150B2 publication Critical patent/JP5198150B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、裏面照射型の固体撮像装置に関するものである。
近年、ビデオカメラや電子カメラが普及しており、これらのカメラには、ＣＣＤ（Charge Coupled Device）型の固体撮像素子や増幅型の固体撮像素子（ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ）が使用されている。特に、携帯電話やＰＤＡ（Personal Digital Assistance）、ノート型パーソナルコンピュータなどのカメラモジュールを備えた持ち運び可能なサイズの電子機器の普及に伴って、カメラモジュールに対する小型化、軽量化、薄型化、および低コスト化への要求が強くなっている。
一般的に、固体撮像装置は、シリコン基板上の第１の主面（受光面）側に光電変換素子や増幅回路、多層配線層を形成し、この多層配線上にさらにマイクロレンズやカラーフィルタを形成したチップの第１の主面上に、接着剤などのスペーサでカバーガラスを貼り合わせ、チップの第２の主面側に端子を形成した構造を有する。また、カメラモジュールは、この固体撮像装置のカバーガラス上部にレンズやフィルタなどを組み合わせて樹脂で固めてパッケージ化した構造を有し、実装基板上に実装される構造を有する。
従来では、固体撮像装置は、基板上に光電変換素子が形成され、その上部に多層配線層が形成されていたが、このような構造では、基板の表面側より入射する光が多層配線層などで遮られてしまい、十分な集光特性を得ることができなくなってきている。そこで、近年では、基板の裏面側から光を入射させ、基板内部で光電変換を行う裏面入射型の固体撮像装置が作製されている（たとえば、特許文献１参照）。この裏面入射型の固体撮像装置は、素子分離領域によって分離されたシリコン基板の表面（受光面とは反対側の面）の領域に、シリコン基板の裏面（受光面）から入射した光を受光し、光電変換を行う光電変換素子と、光電変換素子に蓄積された信号電荷を増幅したり、転送したり、信号電荷を読み出したりする各種の電界効果型トランジスタと、が形成され、これらの光電変換素子と電界効果型トランジスタが形成されたシリコン基板の表面上に多層配線層が形成される構造を有している。そして、この特許文献１に記載の固体撮像装置では、受光面側から入射した光がシリコン基板を透過して多層配線層で反射して、光電変換素子に入射してしまうことを防ぐために、シリコン基板と多層配線層との界面に、シリコン基板の受光面側から入射してシリコン基板を透過した光が配線層まで到達することを防ぐ透過防止膜を設けた構造としている。
上述したように近年の電子デバイスの小型化、軽量化、薄型化の要求によって、たとえば、携帯電話などの電子機器の場合には、フレキシブル基板などのそれ自体が薄い基板に上記の固体撮像装置やカメラモジュールを搭載する構造となる場合が存在する。ところで、携帯電話などの電子機器内には、液晶のバックライトやボタンの照明用ライトなどの電子機器の機体内での光発生源が多く使用されている。そのため、フレキシブル基板などの薄い基板に取り付けられた固体撮像装置やカメラモジュールの側面や裏面からの光が光電変換素子に入射してしまう場合が発生し、その結果、表面側（受光面とは反対側）の配線が、撮像素子に写りこんでしまうという問題点があった。特に、裏面照射型の固体撮像装置においては、裏面側から光を入射させるためにシリコン基板を５〜１０μｍ前後に薄くしているとともに、表面側（受光面とは反対側）では金属配線以外は光を透過する絶縁材料からなるので、表面側や側面側から入射してきた光が、表面側の多層配線層を通過してシリコン基板に到達し、さらにシリコン基板でも減衰されないので、被写体からの光以外の光による映りこみが大きな問題となっていた。
上記特許文献１には、裏面（受光面側）からの乱反射などを抑制するための構造として、シリコン基板と多層配線層との界面にシリコン基板の受光面側から入射する光が多層配線層側に透過してしまうことを防ぐための透過防止膜を備えてはいるが、裏面とは反対側（表面側、つまり多層配線層側）の面からの光の入射を抑制するための構造については着目されていなかった。そのため、光電変換素子やトランジスタのソース／ドレイン領域、ゲート電極の上面にしか透過防止膜が形成されていない特許文献１に記載の固体撮像装置の構造では、それ以外の透過防止膜が形成されていない領域、たとえば素子分離領域などに、斜めから入射する光の光電変換素子への入射を遮断することはできないという問題点があった。
特開２００６−１２０８０５号公報
本発明は、裏面照射型の固体撮像装置において、受光面とは反対側の面である表面側からの光の光電変換素子への入射を抑制することができる固体撮像装置を提供することを目的とする。
本発明の一態様によれば、半導体基板に、光電変換素子と電界効果型トランジスタを含む画素を複数配列した撮像画素部と、前記撮像画素部の周辺回路部と、を設け、前記撮像画素部の電界効果型トランジスタを駆動する配線層を複数積層した多層配線層が前記半導体基板の第１面側に形成され、前記光電変換素子の受光面が前記半導体基板の第２面側に配置された固体撮像装置であって、前記第１面側から見て、前記半導体基板の少なくとも前記撮像画素部における配線の被覆率が１００％となるように、前記多層配線層を構成する各配線層内の配線が配置され、前記撮像画素部に形成される前記多層配線層の周縁部に、紫外線以上の波長の光を反射する材料によって塀状のビアリングを備えることを特徴とする固体撮像装置が提供される。
また、本発明の一態様によれば、半導体基板に、光電変換素子と電界効果型トランジスタを含む画素を複数配列した撮像画素部と、前記撮像画素部の周辺回路部と、を設け、前記撮像画素部の電界効果型トランジスタを駆動する配線層を複数積層した多層配線層が前記半導体基板の第１面側に形成され、前記光電変換素子の受光面が前記半導体基板の第２面側に配置された固体撮像装置であって、前記第１面側から見て、前記半導体基板の少なくとも前記撮像画素部での配線で被覆されていない領域を挟む前記多層配線層を構成する隣接する配線間の距離が、紫外線の最短波長以下となるように、前記多層配線層を構成する各配線層内の配線が配置され、前記撮像画素部に形成される前記多層配線層の周縁部に、紫外線以上の波長の光を反射する材料によって塀状のビアリングを備えることを特徴とする固体撮像装置が提供される。
本発明によれば、裏面照射型の固体撮像装置において、受光面とは反対側の面である表面側からの光の光電変換素子への入射を抑制することができるという効果を有する。
以下に添付図面を参照して、本発明の実施の形態にかかる固体撮像装置を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。また、以下の実施の形態で用いられる固体撮像装置やカメラモジュールの断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。さらに、以下で示す膜厚は一例であり、これに限定されるものではない。
（第１の実施の形態）
図１は、本発明の実施の形態の固体撮像装置を適用したカメラモジュールの一例を模式的に示す断面図であり、図２は、固体撮像装置の回路構成の一例を模式的に示す図である。このカメラモジュール１０は、レンズホルダ１１２に保持されたレンズ１１１を有するレンズユニット１１の下に、カバーガラス１２と、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）イメージセンサチップからなる裏面照射型の固体撮像装置１４と、これらのレンズユニット１１、カバーガラス１２および固体撮像装置１４を固定保持する筺体１６と、を備える。固体撮像装置１４の受光面とは反対側の下面には、外部接続端子としての半田ボール１５が形成されている。また、カバーガラス１２は、接着剤１３によって固体撮像装置１４の受光面側に固定され、固体撮像装置１４の受光面側を保護している。
図２に示されるように、固体撮像装置１４中には、撮像画素部４１と、この撮像画素部４１の周辺回路部が設けられている。撮像画素部４１には、画素４２−１１，４２−１２，…，４２−ｍｎ（ｍ，ｎは自然数）がｍ行およびｎ列の２次元アレイ状に配列されている。ここでは撮像画素部４１における４個の画素を抽出してその回路構成を詳細に示している。撮像画素部４１における各画素列にはそれぞれ、垂直信号線ＶＬＩＮ１，ＶＬＩＮ２，ＶＬＩＮ３，…が接続されている。
それぞれの画素４２−１１，４２−１２，…，４２−ｍｎは、４つの電界効果型トランジスタ（行選択トランジスタＴａ、増幅トランジスタＴｂ、リセットトランジスタＴｃおよび読出トランジスタＴｄ）と、光電変換素子であるフォトダイオードＰＤと、から構成されている。画素４２−１１を例に取ると、トランジスタＴａ，Ｔｂの電流通路は、電源ＶＤＤと垂直信号線ＶＬＩＮ１間に直列接続される。トランジスタＴａのゲートにはアドレスパルスＡＤＲＥＳ１が供給される。トランジスタＴｃの電流通路は、電源ＶＤＤとトランジスタＴｂのゲート（電荷検出部ＦＤ）との間に接続され、そのゲートにリセットパルスＲＥＳＥＴ１が供給される。また、トランジスタＴｄの電流通路の一端は電荷検出部ＦＤに接続され、そのゲートに読み出しパルスＲＥＡＤ１が供給される。そして、トランジスタＴｄの電流通路の他端にフォトダイオードＰＤのカソードが接続され、このフォトダイオードＰＤのアノードは接地されている。
フォトダイオードＰＤによって生成された信号電荷は、読み出しパルスＲＥＡＤ１に応答して、読出トランジスタＴｄを介して電荷検出部ＦＤに供給される。電荷検出部ＦＤの信号電荷は、増幅トランジスタＴｂによって電気信号に変換されて増幅される。そして、アドレスパルスＡＤＲＥＳ１により行選択トランジスタＴａが選択されると、電源ＶＤＤから垂直信号線ＶＬＩＮ１に信号電荷量に対応する電流が供給される。読み出しが終了すると、電荷検出部ＦＤの信号電荷はリセットパルスＲＥＳＥＴ１に応答してリセットトランジスタＴｃでリセットされる。
周辺回路部として、撮像画素部４１を選択および駆動する駆動回路、撮像画素部４１から出力される画素信号の信号処理を行う信号処理回路、およびこの信号処理回路から得られたデータを保持するデータ保持回路などが設けられている。
垂直選択回路４３は、撮像画素部４１の各画素行にアドレスパルスＡＤＲＥＳ１，ＡＤＲＥＳ２，…、リセットパルスＲＥＳＥＴ１，ＲＥＳＥＴ２，…、および読み出しパルスＲＥＡＤ１，ＲＥＡＤ２，…などの画素駆動パルス信号を供給し、画素行を選択して駆動する駆動回路として働く。
垂直信号線ＶＬＩＮ１，ＶＬＩＮ２，ＶＬＩＮ３，…の一端と接地点間には、負荷回路４４が設けられている。この負荷回路４４には、バイアス回路４５からバイアス電圧ＶＴＬが印加され、このバイアス電圧ＶＴＬによって垂直信号線ＶＬＩＮ１，ＶＬＩＮＥ２，ＶＬＩＮＥ３，…を流れる電流量が設定される。
垂直信号線ＶＬＩＮ１，ＶＬＩＮ２，ＶＬＩＮ３，…の他端には、信号処理回路４６とデータ保持回路４７が設けられている。信号処理回路４６は、相関二重サンプリング（ＣＤＳ）回路４８とアナログ／デジタル変換器（ＡＤＣ）４９で構成される。アナログ／デジタル変換器４９は、撮像画素部４１の各画素から垂直信号線ＶＬＩＮ１，ＶＬＩＮ２，ＶＬＩＮ３，…に読み出したデータのアナログ／デジタル変換を行い、相関二重サンプリング回路４８は、この読み出したデータのアナログ／デジタル変換時に低ノイズ化処理動作を行う。
データ保持回路４７は、ラッチ回路５０、ラインメモリ５１および水平シフトレジスタ回路５２などを備え、信号処理回路４６による信号処理で得たデジタルデータを保持する。ラッチ回路５０は、アナログ／デジタル変換器４９でＡ／Ｄ変換して得たデジタルデータをラッチする。水平シフトレジスタ回路５２はラッチ回路５０にラッチしたデジタルデータを順次転送し、ラインメモリ５１は、ラッチしたデジタルデータを記憶し、固体撮像装置１４の外部に出力信号ＯＵＴとして出力する。
垂直選択回路４３による撮像画素部４１の選択および駆動動作、信号処理回路４６の動作、およびデータ保持回路４７の動作などは、タイミングジェネレータ５３から出力されるタイミング信号によって制御される。
上記のような構成において、撮像画素部４１の各画素における電界効果型トランジスタＴａ，Ｔｂ，Ｔｃ，Ｔｄを駆動する配線層は、図１の固体撮像装置１４（半導体基板）の半導体基板表面側（第１面側）に形成され、フォトダイオードＰＤの受光面は固体撮像装置１４の半導体基板裏面側（第２面側）に配置される。そして、レンズユニット１１に入射された光は、カバーガラス１２を介して固体撮像装置１４中に形成されたフォトダイオードＰＤの受光面に照射されるようになっている。また、この固体撮像装置１４の裏面側には、受光面の非受光領域（周辺回路が配置される領域）に対応して遮光膜（図示せず）が形成されている。
図３は、図１のカメラモジュール内の固体撮像装置の一部を拡大して示す断面図である。ここでは、光を受光して画像形成に寄与する信号を生成する撮像画素部４１と、撮像画素部４１から得られる信号を処理する周辺回路部５５と、を含む領域が示されている。
この固体撮像装置１４は、撮像画素部４１でマトリクス状に光電変換素子２１と読出トランジスタＴｄなどの電界効果型トランジスタが形成され、周辺回路部５５で電界効果型トランジスタ２３などの素子が形成された厚さ１０μｍ以下の、より望ましくは５〜１０μｍのシリコン基板２０の裏面側にカラーフィルタ２５やマイクロレンズ２８が形成され、表面側に多層配線層２９が形成された構成を有する。なお、ここでは、シリコン基板２０を用いて固体撮像装置１４を形成する場合を示すが、基板は半導体基板であればよい。
シリコン基板２０の裏面側の撮像画素部４１に対応する領域上には、光電変換素子２１の形成位置に対応して赤色カラーパターン２４Ｒ、青色カラーパターン２４Ｂ、緑色カラーパターン２４Ｇが水平方向に所定の順番で配置されたカラーフィルタ２５が設けられ、周辺回路部５５に対応する領域上には、裏面側から周辺回路部５５への光の入射を防止するアルミニウム膜などからなる遮光膜２６が設けられている。また、撮像画素部４１のカラーフィルタ２５と周辺回路部５５の遮光膜２６上の全面に、窒化シリコン膜などのパッシベーション膜２７が設けられ、さらに撮像画素部４１のカラーフィルタ２５上の各位置に対応してマイクロレンズ２８が設けられている。ここでは、１つの光電変換素子２１は１画素に対応し、カラーパターン２４Ｒ，２４Ｂ，２４Ｇを有する３つの画素をまとめた光電変換素子２１が画像を形成する最小単位である１絵素に対応しているものとする。
なお、図１に示されるように、固体撮像装置１４のマイクロレンズ２８側には、カバーガラス１２が設けられる。このカバーガラス１２と固体撮像装置１４とは、接着剤１３によって固定される。この接着剤１３は、マイクロレンズ２８よりも屈折率の小さい材料からなることが望ましいが、マイクロレンズ２８の屈折率よりも大きい材料を用いる場合には、マイクロレンズ２８が形成されている領域のみパターニングによって抜き取り、キャビティとしてもよい。
ここで、シリコン基板２０は、たとえばＰ型のシリコン基板で構成されているものとする。撮像画素部４１においては、Ｐ型シリコン基板２０の画素形成位置に対応して、Ｎ型の光電変換素子２１がシリコン基板２０を貫通するように形成されている。光電変換素子２１の表面側付近には、光電変換素子２１で変換された電荷を検出する電荷検出部ＦＤが設けられている。また、シリコン基板２０の表面上には、光電変換素子２１から電荷検出部ＦＤへと電荷信号を転送するための読出トランジスタＴｄが設けられている。なお、画素を構成するその他の電界効果型トランジスタの図示は省略している。また、周辺回路部５５においては、シリコン基板２０の表面側にはウェル２２が形成されており、このウェル２２上に電界効果型トランジスタ２３などの素子が設けられている。
一方、撮像画素部４１の読出トランジスタＴｄなどの電界効果型トランジスタや周辺回路部５５の電界効果型トランジスタ２３が設けられたシリコン基板２０の表面上には、シリコン基板２０上に形成された素子間を接続したり、外部の素子との間を接続したりするための多層配線層２９が形成されている。この図３の例では、シリコン基板２０の表面上に、第１の層間絶縁膜３０−１、第１の配線層３１−１、第２の層間絶縁膜３０−２、第２の配線層３１−２、第３の層間絶縁膜３０−３、第３の配線層３１−３、第４の層間絶縁膜３０−４および第４の配線層３１−４が順に積層されて形成されている。第４の配線層３１−４には、半田ボールなどの外部接続端子を形成するためのパッド３２が設けられており、このパッド３２以外の領域は、半田が付着しないようにするために耐熱性コーティング材（ソルダーレジスト）３３で被覆されている。
この第１の実施の形態では、この多層配線層２９において、シリコン基板２０の表面を多層配線層２９の形成面側（表面側）から見た場合に、多層配線層２９を形成する各配線層３１−１〜３１−４の配線のシリコン基板２０に対する被覆率が、少なくともシリコン基板２０の撮像画素部４１の表面で１００％となるように各配線層３１−１〜３１−４の配線を配置するようにしている。
裏面照射型の固体撮像装置１４においては、これらの各配線層３１−１〜３１−４における配線のレイアウトに制限はなく、電気的に問題がなければ自由に配置することが可能である。ただし、固体撮像装置１４の動作に必要な配線のみを施したのでは、シリコン基板２０の表面には配線で被覆されていない領域が存在する。そのため、上記したように携帯電話などの電子機器に、このような固体撮像装置を有するカメラモジュールを実装した場合には、電子機器内の光発生源からの光によって、カメラモジュール（固体撮像装置１４）の側面や表面からの光が光電変換素子２１に入射してしまう。そこで、この第１の実施の形態では、固体撮像装置１４の動作に必要な配線のみを施した状態で、シリコン基板２０の表面を多層配線層２９の形成面側（表面側）から見た場合に、配線層３１−１〜３１−４によって覆われていない部分に、ダミー配線パターンを配置するようにしている。このダミー配線パターンの配置は、多層配線層２９が複数の配線層３１−１〜３１−４からなるので、シリコン基板２０の表面のダミー配線を含む配線層による配線被覆率が１００％となるように適宜選択することが可能である。
これらの配線層３１−１〜３１−４には、紫外線の最短波長以上の光を吸収または反射することができる配線材料が用いられ、通常のＬＳＩ（Large-Scale Integration）の配線材料として使用されるＡｌ，Ｃｕ，Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，Ｗなどの金属材料やこれらの金属材料の積層膜を用いることができる。これらの金属材料であれば、材料特性から、１００ｎｍ程度の厚さを有していれば、単層でも紫外線の波長（３００ｎｍ）以上の光を遮断することが可能であるので、通常使用されている配線の膜厚で光を遮断することが可能である。したがって、シリコン基板２０の表面側や側面側からの光を遮光するために、多層配線層２９を構成する各配線層３１−１〜３１−４の厚さを変える必要がなく、ダミー配線パターンを配置するだけでよい。
なお、１層の配線層で、完全にシリコン基板２０の表面側や側面側からの光を遮光することは、電気的な制約から不可能であるが、２層以上の配線層で構成される多層配線層２９であれば、第１の配線層３１−１の配線間スペースを、他の配線層の配線で補間することが可能である。
図４は、第１の実施の形態にかかる固体撮像装置の平面構造の一例を示す図であり、図５は、図４のＡ−Ａ断面図である。図４に示されるように、固体撮像装置１４では、シリコン基板２０の中央付近に、画素が配置される撮像画素部４１が設けられており、この周辺に垂直選択回路４３や負荷回路４４などの周辺回路部５５が形成されている。なお、図４において、ハッチングを付してある領域は、ダミー配線を含む配線層による配線被覆率が１００％となっている領域であることを示している。
この第１の実施の形態では、撮像画素部４１の多層配線層２９の周縁部に沿って、ビアリング７０が形成されている。図５に示されるように、ビアリング７０は、各配線層３１−１〜３１−４に形成される配線７１−１〜７１−４とプラグ７２−１〜７２−４の積層構造で構成される塀であり、撮像画素部４１の周縁部に配置したものである。なお、図５において、ビアリング７０を構成する配線７１−１〜７１−４とプラグ７２−１〜７２−４は、ともに紙面に垂直な方向に連続して形成されている。また、撮像画素部４１と周辺回路部５５との間の配線が形成される部位では、その配線が形成される付近に塀状構造は形成されておらず、ビアリング７０は、撮像画素部４１内の配線とは非導通となっている。このようなビアリング７０を設けることで、撮像画素部４１の表面側や側面側から入射する光をさらに効果的に遮断することが可能となる。ただし、この第１の実施の形態においては、撮像画素部４１におけるシリコン基板２０の表面のダミー配線を含む配線層による配線被覆率が１００％となるように配線とダミー配線パターンとを配置することで、すでに撮像画素部４１の表面側や側面側から入射する光を遮断することができる構造となっている。ここで、撮像画素部４１の周縁部にビアリング７０を設けることで、より確実に撮像画素部４１の特に側面側から入射する光を遮断することが可能となるが、ダミー配線を含む配線層による光の遮断が十分である場合には、このビアリング７０の形成を省略してもよい。
つぎに、このような構成の固体撮像装置１４の製造方法について説明する。図６−１〜図６−４は、第１の実施の形態による固体撮像装置の製造方法の手順の一例を模式的に示す平面図であり、図７（ａ）は、図６−４におけるＢ−Ｂ断面図であり、図７（ｂ）は、図６−４におけるＣ−Ｃ断面図である。なお、以下では、撮像画素部４１での多層配線層２９の形成方法の部分についてのみ図示し、他の部分の図示は省略している。また、図６−１〜図６−４において、紙面内の左右方向をＸ軸方向とし、紙面内のＸ軸方向に垂直な方向をＹ軸方向とする。さらに、図６−１〜図６−４において、層間絶縁膜は図示していない。
まず、撮像画素部４１を形成する領域に光電変換素子２１が形成されたシリコン基板２０の表面上に、電荷検出部ＦＤを含む読出トランジスタＴｄや他の電界効果型トランジスタを形成し、さらにこれらの電界効果型トランジスタを形成したシリコン基板２０の表面上に第１の層間絶縁膜３０−１を形成する。
ついで、第１の層間絶縁膜３０−１上にＡｌ，Ｃｕ，Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，Ｗなどの金属材料やこれらの金属材料の積層膜を形成し、フォトリソグラフィ技術とエッチング技術を用いて、Ｙ軸方向に延在した所定の形状にパターニングを行って第１の配線層３１−１を形成する（図６−１（ａ））。なお、ここでは、第１の配線層３１−１中の配線３１１Ａに電気的に導通をとるように上層の配線と接続を行い、他はダミー配線３１１Ｂであるものとする。また、ここでは、図示されていないが、この配線３１１Ａは下層の電界効果型トランジスタとの間で図示しないコンタクトを介して電気的に接続されているものとする。
図８は、ダミー配線の形状の一例を示す平面図である。ダミー配線の形状としては、種々のものを使用することができる。たとえば、（ａ）に示されるような略正方形のドット形状のダミー配線、（ｂ）に示されるような一方向に延在した矩形状の配線が所定の間隔で配置されたラインアンドスペース（Ｌ／Ｓ）形状のダミー配線、（ｃ）に示されるような網目状のダミー配線などを使用することができる。（ａ）や（ｂ）の形状のダミー配線は、色々な箇所で使用することができる。また、（ｃ）の形状のダミー配線は、配線が全く形成されていない領域が所定の面積になる場合に、その領域を被覆する場合などに有効である。なお、図６−１以下に示す例では、ダミー配線として、図８（ａ）のドット形状のダミー配線と図８（ｂ）のラインアンドスペース形状のダミー配線が用いられている。
図６−１に戻って、第１の配線層３１−１を形成した後、第１の配線層３１−１上に図示しない第２の層間絶縁膜を形成し、フォトリソグラフィ技術とエッチング技術を用いて、配線３１１Ａの形成位置上の所定の位置にビアホール３５−１を形成する（図６−１（ｂ））。このビアホール３５−１の底面で、第１の配線層３１−１の配線３１１Ａが露出する。
その後、第２の層間絶縁膜上に、Ａｌ，Ｃｕ，Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，Ｗなどの金属材料やこれらの金属材料の積層膜を形成し、フォトリソグラフィ技術とエッチング技術を用いて、Ｘ軸方向に延在した所定の形状にパターニングを行って第２の配線層３１−２を形成する（図６−２（ａ））。このとき、図６−１（ｂ）の工程で形成したビアホール３５−１内が金属材料で埋め込まれた状態となり、配線３１１Ａと第２の配線層３１−２の配線３１２Ａとを結ぶビア３５１が形成される。また、第２の配線層３１−２中のビア３５１に接続される配線３１２Ａ以外は、ダミー配線３１２Ｂとする。この第２の配線層３１−２では、第１の配線層３１−１におけるＹ軸方向の配線間の切れ目３４１を覆うように、Ｘ軸方向に延在した形状のダミー配線３１２Ｂが配置される。また、第２の配線層３１−２を構成する配線３１２Ａとダミー配線３１２ＢのＸ軸方向の配線間の切れ目３４２は、ほとんどが第１の配線層３１−１の配線３１１Ａまたはダミー配線３１１Ｂの上に位置するように設計されている。
第２の配線層３１−２上に図示しない第３の層間絶縁膜を形成した後、フォトリソグラフィ技術とエッチング技術を用いて、配線３１２Ａの形成位置上の所定の位置にビアホール３５−２を形成する（図６−２（ｂ））。このビアホール３５−２の底面で、第２の配線層３１−２の配線３１２Ａが露出する。
その後、第３の層間絶縁膜上に、Ａｌ，Ｃｕ，Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，Ｗなどの金属材料やこれらの金属材料の積層膜を形成し、フォトリソグラフィ技術とエッチング技術を用いて、Ｙ軸方向に延在した所定の形状にパターニングを行って第３の配線層３１−３を形成する（図６−３（ａ））。このとき、図６−２（ｂ）の工程で形成したビアホール３５−２内が金属材料で埋め込まれた状態となり、配線３１２Ａと第３の配線層３１−３の配線３１３Ａとを結ぶビア３５２が形成される。また、第３の配線層３１−３中のビア３５２に接続される配線３１３Ａ以外は、ダミー配線３１３Ｂ，３１３Ｃとする。この第３の配線層３１−３では、第１の配線層３１−１の配線３１１Ａやダミー配線３１１ＢとＸ軸方向の位置をずらしてＹ軸方向に延在した形状で配線３１３Ａやダミー配線３１３Ｂ，３１３Ｃが形成される。ダミー配線３１３Ｂのように、第１の配線層３１−１のＸ軸方向の切れ目（配線間隔）をすべて覆うように形成される配線もあれば、ダミー配線３１３Ｃのように、第１の配線層３１−１のＸ軸方向の切れ目（配線間隔）をすべて覆わずにシリコン基板表面の一部が配線で覆われない領域３４３が残ってしまうように形成される配線もある。
第３の配線層３１−３上に図示しない第４の層間絶縁膜を形成した後、フォトリソグラフィ技術とエッチング技術を用いて、配線３１３Ａの形成位置上の所定の位置にビアホール３５−３を形成する（図６−３（ｂ））。このビアホール３５−３の底面で、第３の配線層３１−３の配線３１３Ａが露出する。
ついで、第４の層間絶縁膜上に、Ａｌ，Ｃｕ，Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，Ｗなどの金属材料やこれらの金属材料の積層膜を形成し、フォトリソグラフィ技術とエッチング技術を用いて、Ｘ軸方向に延在した所定の形状にパターニングを行って第４の配線層３１−４を形成する（図６−４）。このとき、図６−３（ｂ）の工程で形成したビアホール３５−３内が金属材料で埋め込まれた状態となり、配線３１３Ａと第４の配線層３１−４の配線３１４Ａとを結ぶビア３５３が形成される。また、第４の配線層３１−４中のビア３５３に接続される配線３１４Ａ以外は、ダミー配線３１４Ｂとする。この第４の配線層３１−４では、第２の配線層３１−２の配線３１２Ａやダミー配線３１２ＢとＹ軸方向の位置をずらしてＸ軸方向に延在した形状で配線３１４Ａやダミー配線３１４Ｂが配置される。また、この第４の配線層３１−４は多層配線層２９における最上層の配線層であるため、第３の配線層３１−３までに配線によって被覆されなかったシリコン基板２０の表面の領域がなくなるように形成される。ここでは、たとえば、図６−３（ａ）におけるシリコン基板２０表面が配線で覆われない領域３４３をすべて覆うように、配線３１４Ａやダミー配線３１４Ｂが形成される位置と配線の太さ（Ｙ軸方向の長さ）が決定される。以上によって、多層配線層２９が形成される。
ここで、図７（ａ）に示されるように、図６−４のＢ−Ｂ断面においては、第４の配線層３１−４が形成されていないが、第１〜第３の配線層３１−１〜３１−３によって配線被覆率が１００％となっている。そのため、この位置から入射した光は、シリコン基板に到達することがない。
同様に、図７（ｂ）に示されるように、図６−４のＣ−Ｃ断面においては、第２の配線層３１−２が形成されていないが、第１、第３および第４の配線層３１−１，３１−３，３１−４によって配線被覆率が１００％となっている。そのため、この位置から入射した光も、シリコン基板に到達することがない。
これらのように、場所によっては、多層配線層２９を構成するすべての配線層３１−１〜３１−４を用いて撮像画素部４１の表面の配線被覆率を１００％とする必要はなく、多層配線層２９を構成する少なくとも２つの配線層でその領域における配線被覆率が１００％となる領域を含んでいてもよい。
以上のようにして多層配線層２９を形成した後、第４の配線層３１−４上のパッド（半田ボール）形成位置以外の領域を、ソルダレジストなどの耐熱性コーティング材３３で覆った後、シリコン基板２０の裏面を１０μｍ以下の所定の厚さとなるように研磨する。ついで、薄く研磨したシリコン基板２０の撮像画素部４１を除く領域（周辺回路部）の裏面上に遮光膜２６を形成し、撮像画素部４１上の各画素の位置に対応してカラーフィルタ２５を形成した後、カラーフィルタ２５と遮光膜２６上にパッシベーション膜２７を形成する。
さらに、撮像画素部４１上の各画素の位置に対応してマイクロレンズ２８を形成することで、図３に示されるような固体撮像装置１４が得られる。このようにして得られた固体撮像装置１４に対し、マイクロレンズ２８を形成した側に接着剤１３を塗布して、カバーガラス１２を貼り付けた上で、固体撮像装置１４の多層配線層２９が形成された側にはパッド３２上に半田ボール１５を搭載する。以上の工程は、１つのシリコン基板２０（ウェハ）上に形成された複数の領域で行われており、シリコン基板２０上に半田ボール１５が搭載された後に、これらの各領域をダイシングによって個片化（チップ化）する。その後、切断されたそれぞれのチップについて、カバーガラス１２上にレンズユニット１１を配置し、樹脂でパッケージ化することによって、図１に示されるようなカメラモジュール１０が得られる。
この第１の実施の形態によれば、裏面照射型の固体撮像装置において、表面側に形成される多層配線層２９を構成する各配線層３１−１〜３１−４を、通常の配線に加えてダミー配線を用いて、表面側から見たシリコン基板の配線被覆率が１００％となるように配置したので、受光面とは反対側からの不要な光の光電変換素子２１への入射を遮ることができ、表面側の配線が、光電変換素子２１に写りこんでしまうことを防止できるという効果を有する。
（第２の実施の形態）
第１の実施の形態では、少なくとも撮像画素部での配線被覆率が１００％となるようにダミー配線を配置した場合を示したが、ダミー配線を用いた遮光方法としては、表面側から入射する光の入射波長のうち、遮光したい範囲の光の最短波長、具体的には紫外線の最短波長（たとえば、３００ｎｍ）以下となる配線（金属）間距離で配線を配置してもよい。つまり、多層配線層を構成する配線で被覆されていない領域を挟む隣接する配線間の距離が、紫外線の最短波長以下となるように、多層配線層を構成する各配線層の配線を配置するようにしてもよい。これは、光は波長よりも短い隙間を透過することができないからである。このような規則にしたがって、シリコン基板の表面に光が到達しないように多層配線層を形成することで、配線被覆率を１００％としなくても、シリコン基板の受光面とは反対側や側面側から入射する光のうち、配線間距離以上の波長を有する光を遮光することが可能となる。この場合、より微細な設計ルールで形成されている下層配線（シリコン基板に近い側の配線層〜中ほどに位置する配線層）を用いてダミー配線パターンを形成し、遮光することが望ましい。
このような方法で配線を行う場合として、同一方向に延在する複数の配線（たとえば、ＡＤＲＥＳ線とＲＥＳＥＴ線、ＲＥＡＤ線など）を同一配線層内に形成しなければならない場合などを例示することができる。また、設計時には、第１の実施の形態のように、被覆率が１００％となるように各配線層中の配線が形成された多層配線層が、実際に製造されたときには設計時の位置からずれてしまうことがある。このような場合に、その位置ずれの範囲が上記の紫外線の波長以下であれば、表面側や側面側から入射する光を遮光することが可能となる。
この第２の実施の形態によっても、第１の実施の形態と同様の効果を得ることができる。
（第３の実施の形態）
第１の実施の形態では、少なくとも撮像画素部での配線被覆率が１００％となるようにダミー配線を配置するとともに、撮像画素部の周縁部にビアリングを形成する場合を説明した。この第３の実施の形態では、撮像画素部の周縁部にビアリングを形成しない場合について説明する。
図９は、第３の実施の形態による固体撮像装置の配線被覆率の関係を模式的に示す平面図である。この図９に示されるように、撮像画素部４１での配線被覆率を１００％となるように配置し、周辺回路部５５でも配線被覆率が１００％となるように、または配線が形成されないシリコン基板２０上の領域において、隣接する配線間の距離が紫外線の波長以下となるような条件で、配線またはダミー配線を形成する。なお、この図９におけるハッチングは、ダミー配線を含む配線層による配線被覆率が１００％となっている領域、または隣接する配線間の距離が紫外線の波長以下となるような条件で、配線またはダミー配線を形成した領域であることを示している。
このように、撮像画素部４１だけでなく、周辺回路部５５も固体撮像装置１４の表面側や側面側から入射する光を遮光する構造とすることによって、撮像画素部４１の周縁部にビアリングを形成しない場合でも、撮像画素部４１の光電変換素子へ入射する光をより確実に防ぐことができる。
また、このように、撮像画素部４１だけでなく、周辺回路部５５を含めたシリコン基板２０の全体を配線やダミー配線で覆うことによって、シリコン基板２０上における配線の被覆率を均一にすることができる。その結果、多層配線層の絶縁膜でのクラックの発生や界面剥がれなどを防止することができる。以下に、この効果について詳細に説明する。
ここでは、シリコン基板２０上（多層配線層）に、配線が密に形成されている領域と、配線が疎の領域と、が存在し、配線がＣｕで形成される場合と、この第３の実施の形態と、を比較して説明する。Ｃｕは熱膨張係数が大きく、ヤング率が大きい材料（硬くて伸びやすい材料）であり、層間絶縁膜を構成する一般的な絶縁膜は、これとは反対に熱膨張係数が小さく、ヤング率が小さい材料（柔らかくて伸び難い材料）である。そのため、シリコン基板２０を薄くしたり、個片化したりするパッケージ時や、固体撮像装置１４をパッケージ化することで組み立てられたカメラモジュール１０の基板への実装時（マウント時）に、シリコン基板２０に熱応力や外部応力がかかると、配線が密な部分と疎な部分とが存在するシリコン基板２０上でパターンにゆがみが生じ、それらの境界部付近に割れ目が生じてしまうことがある。
しかし、上記した実施の形態で説明したように、シリコン基板２０上における配線の被覆率をほぼ均一化することで、パッケージ時やマウント時に、シリコン基板２０に熱応力や外部応力が加えられても、シリコン基板２０全体にかかる熱荷重や外部荷重が均一化され、チップの反りが抑制される。
この第３の実施の形態によれば、撮像画素部４１だけでなく、周辺回路部５５も固体撮像装置１４の表面側や側面側から入射する光を遮光する構造としたので、撮像画素部４１の周縁部にビアリングを形成することなく、撮像画素部４１の表面側や側面側から光電変換素子へと入射する光をより確実に防ぐことができる。また、撮像画素部４１だけでなくシリコン基板２０全体の配線被覆率が均一となるように配線やダミー配線を配置したので、固体撮像装置１４の剛性が高くなり、マウント時やパッケージ時に生じる熱荷重や外部荷重が均一化され、固体撮像装置１４の反りが抑制される。その結果、固体撮像装置１４の性能を向上させると同時に、絶縁膜クラックや界面剥がれ不良が抑制され、高品質、高信頼性の固体撮像装置１４が得られるという効果も有する。
（第４の実施の形態）
多層配線層においては、多層配線間での寄生容量を低減させるために、層間絶縁膜の誘電率を低減させることが望まれている。しかし、一般的に低誘電率膜はヤング率が小さく、配線層を構成する金属材料（たとえば、Ｃｕ）と比較して１桁以上小さい。ヤング率が小さくなると、低誘電率膜の材料自体の機械的強度や低誘電率膜を含む積層膜の界面における密着強度が劣化するおそれが生じるという問題点があった。実際に、比誘電率の低い低誘電率膜を用いて層間絶縁膜を形成した場合に、固体撮像装置の層間絶縁膜でのクラックや界面剥がれなどの不良が生じるおそれがあった。そのため、従来では、多層配線層における層間絶縁膜には、酸化シリコンやシリコン窒化膜などの比誘電率の高い材料が使用されていた。そこで、この第４の実施の形態では、固体撮像装置の多層配線層における層間絶縁膜に比誘電率の小さい材料を使用しても、固体撮像装置の層間絶縁膜でのクラックや界面剥がれなどの不良を抑制することができる構造について説明する。
第３の実施の形態に示したように、撮像画素部だけでなく、周辺回路部にも表面側からの光を遮光するための構造を設けることで、固体撮像装置全体の配線被覆率がほぼ均一化される。すなわち、固体撮像装置の場所によって、配線が密であったり、配線が疎であったりするような構造が解消され、ダミー配線によって、固体撮像装置のどの場所でもほぼ同じ配線被覆率を得ることができる。その結果、マウント時やパッケージ時に固体撮像装置に印加される熱応力や外部応力は均一化されるので、層間絶縁膜を、従来のように比誘電率が高く大きいヤング率を有する材料で構成する必要がなくなる。そのため、多層配線層を構成する層間絶縁膜のうち少なくとも１層を比誘電率３．４以下の低誘電率膜で構成することができる。
図１０は、第４の実施の形態による固体撮像装置の多層配線層の構造を模式的に示す断面図である。ここでは、多層配線層２９は、第１〜第３の配線層３１−１〜３１−３と、それぞれの第１〜第３の配線層３１−１〜３１−３の上下に形成される第１〜第４の層間絶縁膜３０−１〜３０−４と、を含む。そして、多層配線層２９を構成する少なくとも１層の層間絶縁膜は、比誘電率が３．４以下の材料で構成される。
たとえば、第１の層間絶縁膜３０−１上に形成される第１の配線層３１−１では、実際に電流を流すための配線３１１Ａを囲むように電気的に切断されたダミー配線３１１Ｂが配置されている。また、この第１の配線層３１−１上には、シリコン窒化膜３０２Ａ（比誘電率＝７．０）と、比誘電率が３．４以下の材料からなる低誘電率膜３０２Ｂとが積層された第２の層間絶縁膜３０−２が形成され、配線３１１Ａの形成位置の一部が露出するように第２の層間絶縁膜３０−２にビアホールが形成され、ここにビア３５１が配設される。さらに、第２の層間絶縁膜３０−２のビア３５１を含む所定の領域上に配線３１２Ａと、配線３１２Ａを取り囲むようにダミー配線３１２Ｂとを含む第２の配線層３１−２が形成される。
この第２の配線層３１−２上にも、第２の層間絶縁膜３０−２と同様に、シリコン窒化膜３０３Ａと低誘電率膜３０３Ｂとが積層された第３の層間絶縁膜３０−３が形成される。そして、配線３１２Ａの形成位置の一部が露出するように、第３の層間絶縁膜３０−３にビアホールが形成され、ここにビア３５２が配設される。また、第３の層間絶縁膜３０−３のビア３５２を含む所定の領域上に配線３１３Ａと、配線３１３Ａを取り囲むようにダミー配線３１３Ｂとを含む第３の配線層３１−３が形成される。さらに、その上にシリコン窒化膜３０４Ａとシリコン酸化膜３０４Ｂが積層された第４の層間絶縁膜３０−４が形成され、この第４の層間絶縁膜３０−４の上部に図示しない外部接続端子接続用のパッドが形成される。このとき、上述した実施の形態で説明したように、受光面と反対側からの不要な光の入射を遮るために、配線３１１Ａ，３１２Ａ，３１３Ａとダミー配線３１１Ｂ，３１２Ｂ，３１３Ｂとを、お互いの配線間を補間するように配置する。
ここでは、配線３１１Ａ，３１２Ａ，３１３Ａ、ビア３５１，３５２、およびダミー配線３１１Ｂ，３１２Ｂ，３１３Ｂは、層間絶縁膜３０−１〜３０−３の表面の所定の位置に沿って配設されたバリアメタルと、バリアメタル上に形成された導電材料と、からなるものとする。バリアメタルとして、Ｔａ，Ｔｉ，Ｎｂ，Ｗ，Ｒｕ，Ｒｈ、これらを含む合金、これらの化合物、またはこれらの積層膜を使用することができる。また、導電材料として、Ｃｕ，Ａｌまたはこれらを含む合金を使用することができる。
さらに、低誘電率膜３０２Ｂ，３０３Ｂとしては、たとえば、ポリメチルシロキサン膜（比誘電率＝２．８）などの有機絶縁膜やハイドロジェンシルセスキオキサンなどの高分子膜、カーボン含有ＳｉＯ2膜（ＳｉＯＣ膜）、多孔質シリカ膜、アモルファスカーボン膜（Ｆドープ）などを用いることができる。これらの材料は、いずれも比誘電率３．４以下である。また、低誘電率膜３０２Ｂ，３０３Ｂを、上記の低誘電率材料の内の１種類以上を含む積層膜により形成してもよい。
また、配線３１２Ａ（３１３Ａ）とビア３５１（３５２）が配設されたシリコン窒化膜３０２Ａ（３０３Ａ）と低誘電率膜３０２Ｂ（３０３Ｂ）をさらに多層化してもよい。さらに、ここでは、多層配線層２９のうち、第２と第３の層間絶縁膜３０−２，３０−３の２層に低誘電率膜３０２Ｂ，３０３Ｂを使用した場合を示したが、多層配線層２９のうち、少なくとも１層以上の層間絶縁膜に低誘電率膜を使用していればよく、それ以外の層間絶縁膜には比誘電率が３．４より大きい材料からなる層間絶縁膜を用いてもよい。
つぎに、固体撮像装置の全体における配線被覆率を変化させた場合の層間絶縁膜の剥がれやすさについて実験を行った結果を示す。ここでは、ダミー配線３１１Ｂ，３１２Ｂ，３１３Ｂの形状は、図８（ａ）に示されるようなドット形状（略正方形の平面形状）とし、ダミー配線配置後の表面側から見たシリコン基板に対する配線被覆率を１００％とする。また、比較対象としてダミー配線を配置しない固体撮像装置も作製する。なお、いずれの構造においても、実際に電流を流すのに使用する配線の位置と形状を同じものとする。
このダミー配線を用いて配線被覆率を変化させた構造とダミー配線のない構造の固体撮像装置を形成し、それぞれについて、プロセス中の熱応力と外部応力による絶縁膜クラック不良の有無を観察する。その結果、表面側から見た配線被覆率が１００％の構造のものについては、クラックは観察されないが、ダミー配線を配置しない構造のものにおいては、表面側から見た場合に配線が広い範囲で存在しない領域の絶縁膜に、クラックが観察された。
これらの固体撮像装置１４の多層配線層２９を形成する低誘電率膜は一般的にヤング率が１５ＧＰａ以下と小さい。これに対して、配線層として使用されるＣｕのヤング率は１３０ＧＰａであり、低誘電率膜に比較して約１桁大きい。そのため、固体撮像装置１４に熱応力や外部応力が印加されると、Ｃｕ配線近傍の歪量と低誘電率膜（絶縁膜）内部の歪量との間に差が生じ、この差が絶縁膜クラック進展の駆動力となる。この歪量の差は、低誘電率膜中のＣｕの配線被覆率分布が不均一であるほど大きくなる。ここで、ダミー配線を配置しない場合には、配線被覆率分布が不均一となり、歪量の差が大きくなり、絶縁膜クラックが進展しやすくなる一方、表面側から見た配線被覆率を１００％とすることによって、絶縁膜中のＣｕの配線被覆率分布を均一化し、歪量の差を小さくすることができる。これによって、配線被覆率が１００％の構造のものについては、プロセス中の熱応力、外部応力による絶縁膜クラック不良を抑制することが可能となる。
この第４の実施の形態によれば、多層配線層に少なくとも１層の比誘電率が３．４以下である低誘電率膜を用いた固体撮像装置において、多層配線層内で、実効配線とは電気的に切断されたダミー配線を、受光面とは反対側から見た配線被覆率が１００％になるように、複数の配線層間でお互いの配線間を補間するように配置した。これによって、受光部とは反対側からの不要な光の入射を遮るとともに、ダミー配線は絶縁膜の補強材としての効果をもち、機械的強度低下による絶縁膜クラックや界面剥がれ不良を抑制することができる。その結果、多層配線層２９に低誘電率の層間絶縁膜を用いることができ、多層配線間での寄生容量を低減させることができるという効果を有する。
なお、この第４の実施の形態では、ダミー配線の平面形状を略正方形状（ドット状）としたが、図８に示す他の形状でも同様の効果を得ることができる。また、配線層毎にダミー配線の形状や被覆率を変化させてもよいし、１つの配線層内で異なる形状のダミー配線を混在させて配置してもよい。このように、配線層毎にダミー配線の形状や被覆率を変化させることによって、必要最小限の被覆率のダミー配線で、表面側からの不要な光の入射を遮ることが可能になる。また、ダミー配線の配置による多層配線間の寄生容量増大を最小限に抑えることもできる。
本発明の実施の形態の固体撮像装置を適用したカメラモジュールの一例を模式的に示す断面図である。 固体撮像装置の回路構成の一例を模式的に示す図である。 図１のカメラモジュール内の固体撮像装置の一部を拡大して示す断面図である。 第１の実施の形態にかかる固体撮像装置の平面構造の一例を示す図である。 図４のＡ−Ａ断面図である。 第１の実施の形態による固体撮像装置の製造方法の手順の一例を模式的に示す平面図である（その１）。 第１の実施の形態による固体撮像装置の製造方法の手順の一例を模式的に示す平面図である（その２）。 第１の実施の形態による固体撮像装置の製造方法の手順の一例を模式的に示す平面図である（その３）。 第１の実施の形態による固体撮像装置の製造方法の手順の一例を模式的に示す平面図である（その４）。 図６−４における断面図である。 ダミー配線の形状の一例を示す平面図である。 第３の実施の形態による固体撮像装置の配線被覆率の関係を模式的に示す平面図である。 第４の実施の形態による固体撮像装置の多層配線層の構造を模式的に示す断面図である。
符号の説明
１０…カメラモジュール、１１…レンズユニット、１２…カバーガラス、１３…接着剤、１４…固体撮像装置、１５…半田ボール、２０…シリコン基板、２１…光電変換素子、２２…ウェル、２３…電界効果型トランジスタ、２５…カラーフィルタ、２６…遮光膜、２７…パッシベーション膜、２８…マイクロレンズ、２９…多層配線層、３０−１〜３０−４…層間絶縁膜、３１−１〜３１−４…配線層、３２…パッド、３３…耐熱性コーティング材、３５−１〜３５−３…ビアホール、４１…撮像画素部、４２…画素、５５…周辺回路部、７０…ビアリング、７１…配線、７２…プラグ、ＦＤ…電荷検出部、ＰＤ…フォトダイオード、Ｔａ…行選択トランジスタ、Ｔｂ…増幅トランジスタ、Ｔｃ…リセットトランジスタ、Ｔｄ…読出トランジスタ。

Claims (4)

  1. 半導体基板に、光電変換素子と電界効果型トランジスタを含む画素を複数配列した撮像画素部と、前記撮像画素部の周辺回路部と、を設け、前記撮像画素部の電界効果型トランジスタを駆動する配線層を複数積層した多層配線層が前記半導体基板の第１面側に形成され、前記光電変換素子の受光面が前記半導体基板の第２面側に配置された固体撮像装置であって、
    前記第１面側から見て、前記半導体基板の少なくとも前記撮像画素部における配線の被覆率が１００％となるように、前記多層配線層を構成する各配線層内の配線が配置され、
    前記撮像画素部に形成される前記多層配線層の周縁部に、紫外線以上の波長の光を反射する材料によって塀状のビアリングを備えることを特徴とする固体撮像装置。
  2. 半導体基板に、光電変換素子と電界効果型トランジスタを含む画素を複数配列した撮像画素部と、前記撮像画素部の周辺回路部と、を設け、前記撮像画素部の電界効果型トランジスタを駆動する配線層を複数積層した多層配線層が前記半導体基板の第１面側に形成され、前記光電変換素子の受光面が前記半導体基板の第２面側に配置された固体撮像装置であって、
    前記第１面側から見て、前記半導体基板の少なくとも前記撮像画素部での配線で被覆されていない領域を挟む前記多層配線層を構成する隣接する配線間の距離が、紫外線の最短波長以下となるように、前記多層配線層を構成する各配線層内の配線が配置され、
    前記撮像画素部に形成される前記多層配線層の周縁部に、紫外線以上の波長の光を反射する材料によって塀状のビアリングを備えることを特徴とする固体撮像装置。
  3. 前記第１面側から見て、前記半導体基板の前記撮像画素部以外の領域で前記配線で被覆されていない領域を有する場合に、前記第１面側から見て前記配線で被覆されていない領域を挟む前記多層配線層を構成する隣接する配線間の距離が、紫外線の最短波長以下となるように、前記多層配線層を構成する各配線層内の配線が配置されることを特徴とする請求項１または２に記載の固体撮像装置。
  4. 前記多層配線層を構成する層間絶縁膜の少なくとも１層は、比誘電率が３．４以下の低誘電率材料によって構成されることを特徴とする請求項３に記載の固体撮像装置。
JP2008141304A 2008-05-29 2008-05-29 固体撮像装置 Expired - Fee Related JP5198150B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008141304A JP5198150B2 (ja) 2008-05-29 2008-05-29 固体撮像装置
US12/404,675 US8098312B2 (en) 2008-05-29 2009-03-16 Back-illuminated type solid-state image pickup apparatus with peripheral circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008141304A JP5198150B2 (ja) 2008-05-29 2008-05-29 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2009290000A JP2009290000A (ja) 2009-12-10
JP5198150B2 true JP5198150B2 (ja) 2013-05-15

Family

ID=41379327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008141304A Expired - Fee Related JP5198150B2 (ja) 2008-05-29 2008-05-29 固体撮像装置

Country Status (2)

Country Link
US (1) US8098312B2 (ja)
JP (1) JP5198150B2 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5438374B2 (ja) * 2009-05-12 2014-03-12 キヤノン株式会社 固体撮像装置
JP5150566B2 (ja) * 2009-06-22 2013-02-20 株式会社東芝 半導体装置およびカメラモジュール
KR101648200B1 (ko) * 2009-10-22 2016-08-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2011216865A (ja) * 2010-03-17 2011-10-27 Canon Inc 固体撮像装置
JP5422455B2 (ja) * 2010-03-23 2014-02-19 パナソニック株式会社 固体撮像装置
JP2012009816A (ja) * 2010-05-28 2012-01-12 Casio Comput Co Ltd 半導体装置およびその製造方法
US9406621B2 (en) * 2010-06-10 2016-08-02 Texas Instruments Incorporated Ultraviolet energy shield for non-volatile charge storage memory
JP5542543B2 (ja) 2010-06-28 2014-07-09 株式会社東芝 半導体装置の製造方法
JP2012044091A (ja) * 2010-08-23 2012-03-01 Canon Inc 撮像装置、撮像モジュール及びカメラ
JP2012064703A (ja) * 2010-09-15 2012-03-29 Sony Corp 撮像素子および撮像装置
JP2012064709A (ja) 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
JP5570377B2 (ja) 2010-09-30 2014-08-13 キヤノン株式会社 固体撮像装置
JP5644341B2 (ja) * 2010-10-04 2014-12-24 ソニー株式会社 固体撮像素子、および、その製造方法、電子機器
JP5633323B2 (ja) * 2010-11-11 2014-12-03 ソニー株式会社 固体撮像装置及び電子機器
KR101133154B1 (ko) * 2011-02-03 2012-04-06 디지털옵틱스 코포레이션 이스트 상이한 파장을 균일하게 수광하기 위한 차등 높이 실리콘을 포함하는 이면 조사 센서 패키지
KR101095945B1 (ko) * 2011-02-03 2011-12-19 테쎄라 노쓰 아메리카, 아이엔씨. 상이한 파장을 균일하게 수광하기 위한 흡광 재료를 포함하는 이면 조사 센서 패키지
US20120241905A1 (en) * 2011-03-25 2012-09-27 Tang William W K Substrate isolation structure
US20120274811A1 (en) * 2011-04-28 2012-11-01 Dmitry Bakin Imaging devices having arrays of image sensors and precision offset lenses
EP2717561B1 (en) 2011-05-24 2019-03-27 Sony Semiconductor Solutions Corporation Solid-state imaging element and camera system
JP5794002B2 (ja) * 2011-07-07 2015-10-14 ソニー株式会社 固体撮像装置、電子機器
JP2013058661A (ja) * 2011-09-09 2013-03-28 Sony Corp 固体撮像素子および電子機器
US9153490B2 (en) 2011-07-19 2015-10-06 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
US8748828B2 (en) * 2011-09-21 2014-06-10 Kla-Tencor Corporation Interposer based imaging sensor for high-speed image acquisition and inspection systems
WO2013077121A1 (ja) * 2011-11-24 2013-05-30 富士フイルム株式会社 固体撮像装置
CN107863362B (zh) 2012-02-03 2022-09-09 索尼公司 半导体器件和电子设备
JP2013187360A (ja) * 2012-03-08 2013-09-19 Sony Corp 固体撮像装置、及び、電子機器
JP6053333B2 (ja) 2012-05-31 2016-12-27 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
JP5926634B2 (ja) * 2012-07-03 2016-05-25 キヤノン株式会社 固体撮像装置及びカメラ
JP2014135326A (ja) * 2013-01-08 2014-07-24 Toshiba Corp 固体撮像装置
JP6270335B2 (ja) * 2013-04-26 2018-01-31 オリンパス株式会社 撮像装置
JP6270336B2 (ja) * 2013-04-26 2018-01-31 オリンパス株式会社 撮像装置
WO2014174994A1 (ja) 2013-04-26 2014-10-30 オリンパス株式会社 撮像装置
JP6209890B2 (ja) * 2013-07-29 2017-10-11 ソニー株式会社 裏面照射型イメージセンサ、撮像装置、および電子機器
JP6184240B2 (ja) 2013-08-08 2017-08-23 オリンパス株式会社 固体撮像装置および撮像装置
US9473719B2 (en) * 2013-12-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer in CMOS image sensor array region
JP2015185823A (ja) * 2014-03-26 2015-10-22 ソニー株式会社 固体撮像素子、及び、撮像装置
US9467606B2 (en) * 2014-06-10 2016-10-11 Omnivision Technologies, Inc. Wafer level stepped sensor holder
JP6682175B2 (ja) * 2014-07-31 2020-04-15 キヤノン株式会社 固体撮像素子および撮像システム
JP6079807B2 (ja) * 2015-03-24 2017-02-15 ソニー株式会社 固体撮像装置及び電子機器
JP6197901B2 (ja) * 2016-03-04 2017-09-20 ソニー株式会社 固体撮像装置、及び、電子機器
US10818718B2 (en) * 2016-07-20 2020-10-27 Sony Corporation Light receiving element, method of manufacturing light receiving element, imaging device, and electronic apparatus
JP6691101B2 (ja) 2017-01-19 2020-04-28 ソニーセミコンダクタソリューションズ株式会社 受光素子
JP6910814B2 (ja) * 2017-02-22 2021-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP6804395B2 (ja) * 2017-06-21 2020-12-23 ソニー株式会社 固体撮像装置
JP6947550B2 (ja) * 2017-06-27 2021-10-13 株式会社ジャパンディスプレイ 表示装置
JP2019075441A (ja) * 2017-10-13 2019-05-16 キヤノン株式会社 光電変換装置および機器
CN115145019B (zh) * 2018-01-25 2023-12-08 台湾东电化股份有限公司 光学***
JP7175655B2 (ja) * 2018-07-18 2022-11-21 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
TW202038456A (zh) * 2018-10-26 2020-10-16 日商索尼半導體解決方案公司 固態攝像元件、固態攝像元件封裝及電子機器
US11573320B2 (en) * 2019-02-20 2023-02-07 Sony Semiconductor Solutions Corporation Light receiving element and ranging module
CN115088074A (zh) * 2020-02-20 2022-09-20 新唐科技日本株式会社 固体摄像装置以及摄像装置
JP2021158348A (ja) * 2020-03-27 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び固体撮像装置の製造方法
JP2024070699A (ja) * 2022-11-11 2024-05-23 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04235475A (ja) 1991-01-10 1992-08-24 Olympus Optical Co Ltd 固体撮像装置
JPH11326954A (ja) 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP3434740B2 (ja) * 1999-06-30 2003-08-11 Ｎｅｃエレクトロニクス株式会社 固体撮像装置
JP3722367B2 (ja) 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
JP4306265B2 (ja) * 2003-02-04 2009-07-29 株式会社ニコン 固体撮像装置
JP4499386B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
JP4619705B2 (ja) * 2004-01-15 2011-01-26 株式会社東芝 半導体装置
JP2005209674A (ja) * 2004-01-20 2005-08-04 Sony Corp 電荷転送装置、電荷転送装置の製造方法および固体撮像装置
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4867152B2 (ja) 2004-10-20 2012-02-01 ソニー株式会社 固体撮像素子
JP4285432B2 (ja) 2005-04-01 2009-06-24 ソニー株式会社 固体撮像素子及びその製造方法
JP4752447B2 (ja) * 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
KR101225317B1 (ko) 2005-12-28 2013-01-22 엘지디스플레이 주식회사 액정표시소자의 구동 장치 및 방법
JP4976765B2 (ja) * 2006-07-07 2012-07-18 ルネサスエレクトロニクス株式会社 固体撮像装置
JP2008103572A (ja) * 2006-10-19 2008-05-01 Sony Corp 固体撮像装置及びその製造方法
JP5151375B2 (ja) * 2007-10-03 2013-02-27 ソニー株式会社 固体撮像装置およびその製造方法および撮像装置

Also Published As

Publication number Publication date
US20090295979A1 (en) 2009-12-03
JP2009290000A (ja) 2009-12-10
US8098312B2 (en) 2012-01-17

Similar Documents

Publication Publication Date Title
JP5198150B2 (ja) 固体撮像装置
JP5843475B2 (ja) 固体撮像装置および固体撮像装置の製造方法
JP5693060B2 (ja) 固体撮像装置、及び撮像システム
JP5451547B2 (ja) 固体撮像装置
US20220415956A1 (en) Solid-state image sensor, method for producing solid-state image sensor, and electronic device
US8519459B2 (en) Solid-state imaging device and electronic equipment
JP4383959B2 (ja) 光電変換装置およびその製造方法
JP5553693B2 (ja) 固体撮像装置及び撮像システム
US20110127629A1 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US11817471B2 (en) Imaging device and electronic device configured by bonding a plurality of semiconductor substrates
JP2023055816A (ja) 固体撮像装置および固体撮像装置の製造方法
US9287318B2 (en) Solid-state imaging sensor, method of manufacturing the same, and camera
JP2011166033A (ja) 固体撮像素子及びその製造方法、並びに電子情報機器
JP5225233B2 (ja) 光電変換装置
CN117063296A (zh) 光检测装置和电子设备
JP2008181973A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees